JPH07106687A - 半導体レ−ザ - Google Patents
半導体レ−ザInfo
- Publication number
- JPH07106687A JPH07106687A JP24288493A JP24288493A JPH07106687A JP H07106687 A JPH07106687 A JP H07106687A JP 24288493 A JP24288493 A JP 24288493A JP 24288493 A JP24288493 A JP 24288493A JP H07106687 A JPH07106687 A JP H07106687A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- ingaalp
- semiconductor laser
- current blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 電流をブロックすると同時に静電容量を低減
させ高周波特性を向上させる電流ブロック構造を有する
半導体レ−ザを提供する。 【構成】 半導体レ−ザは、ｎ−ＩｎＧａＡｌＰクラッ
ド層１２と、ＭＱＷ活性層１４と、ｐ−ＩｎＧａＡｌＰ
クラッド層１６と、ストライプ状に形成されたｐ−Ｉｎ
ＧａＡｌＰクラッド層１８と、アクセプタ濃度５×１０
15ｃｍ-3のｐ−ＧａＡｓ層２０１とドナ−濃度４×１０
17ｃｍ-3のｎ−ＧａＡｓ層２０２とからなるｐｎ接合構
造の電流ブロック層２０と、ｐ−ＧａＡｓコンタクト層
２１とを有する。
させ高周波特性を向上させる電流ブロック構造を有する
半導体レ−ザを提供する。 【構成】 半導体レ−ザは、ｎ−ＩｎＧａＡｌＰクラッ
ド層１２と、ＭＱＷ活性層１４と、ｐ−ＩｎＧａＡｌＰ
クラッド層１６と、ストライプ状に形成されたｐ−Ｉｎ
ＧａＡｌＰクラッド層１８と、アクセプタ濃度５×１０
15ｃｍ-3のｐ−ＧａＡｓ層２０１とドナ−濃度４×１０
17ｃｍ-3のｎ−ＧａＡｓ層２０２とからなるｐｎ接合構
造の電流ブロック層２０と、ｐ−ＧａＡｓコンタクト層
２１とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、光通信、光情報処理あ
るいは光計測などの光源として用いられている半導体レ
−ザ、特にＩｎＧａＡｌＰ系材料を用いた半導体レ−ザ
に関する。
るいは光計測などの光源として用いられている半導体レ
−ザ、特にＩｎＧａＡｌＰ系材料を用いた半導体レ−ザ
に関する。
【０００２】
【従来の技術】近年、０．６μｍ帯に発振波長をもつＩ
ｎＧａＡｌＰ系材料を用いた赤色半導体レ−ザが製品化
され、高密度光ディスク装置、レ−ザビ−ムプリンタ、
バ−コ−ドリ−ダ及び光計測等の光源として期待されて
いる。光情報処理速度の高速化及び光記録密度の高密度
化という点で、この系の半導体レ−ザには高出力化が要
求されている。また、光ディスクからの読み取りの際
に、低ノイズ化を図るために、４００ＭＨｚ以上の高周
波重畳した動作が必要である。
ｎＧａＡｌＰ系材料を用いた赤色半導体レ−ザが製品化
され、高密度光ディスク装置、レ−ザビ−ムプリンタ、
バ−コ−ドリ−ダ及び光計測等の光源として期待されて
いる。光情報処理速度の高速化及び光記録密度の高密度
化という点で、この系の半導体レ−ザには高出力化が要
求されている。また、光ディスクからの読み取りの際
に、低ノイズ化を図るために、４００ＭＨｚ以上の高周
波重畳した動作が必要である。
【０００３】しかし、高周波動作において、周波数が高
くなるにつれて半導体レ−ザの光出力は急激に低下す
る。この光出力の低下は半導体レ−ザの電流注入部に並
列に存在する静電容量に起因する。それゆえ、光出力の
低下は静電容量を低減することにより抑制できる。実際
には、実用上高周波動作における光出力は、直流動作時
の光出力の半分以上必要であるが、従来において２００
ＭＨｚ以下の周波数においてのみ達成されていた。
くなるにつれて半導体レ−ザの光出力は急激に低下す
る。この光出力の低下は半導体レ−ザの電流注入部に並
列に存在する静電容量に起因する。それゆえ、光出力の
低下は静電容量を低減することにより抑制できる。実際
には、実用上高周波動作における光出力は、直流動作時
の光出力の半分以上必要であるが、従来において２００
ＭＨｚ以下の周波数においてのみ達成されていた。
【０００４】以下、従来の半導体レ−ザの素子構造を図
７を参照して説明する。同図（ａ）によれば、ｎ−Ｇａ
Ａｓ基板１１１上にｎ−ＩｎＧａＡｌＰクラッド層１１
２、ＩｎＧａＡｌＰ光ガイド層１１３、ＭＱＷ活性層１
１４、ＩｎＧａＡｌＰ光ガイド層１１５、ｐ−ＩｎＧａ
ＡｌＰクラッド層１１６及びＩｎＧａＰ層１１７を順次
形成する。その上にｐ−ＩｎＧａＡｌＰクラッド層１１
８とＩｎＧａＰ通電容易層１１９とをストライプ状に形
成する。ＩｎＧａＰ層１１７上でｐ−ＩｎＧａＡｌＰク
ラッド層１１８の両側にｎ−ＧａＡｓ電流ブロック層１
２０を形成し、主面上にｐ−ＧａＡｓコンタクト層１２
１を形成する。表面及び裏面にそれぞれ電極１２２，１
２３を設ける。
７を参照して説明する。同図（ａ）によれば、ｎ−Ｇａ
Ａｓ基板１１１上にｎ−ＩｎＧａＡｌＰクラッド層１１
２、ＩｎＧａＡｌＰ光ガイド層１１３、ＭＱＷ活性層１
１４、ＩｎＧａＡｌＰ光ガイド層１１５、ｐ−ＩｎＧａ
ＡｌＰクラッド層１１６及びＩｎＧａＰ層１１７を順次
形成する。その上にｐ−ＩｎＧａＡｌＰクラッド層１１
８とＩｎＧａＰ通電容易層１１９とをストライプ状に形
成する。ＩｎＧａＰ層１１７上でｐ−ＩｎＧａＡｌＰク
ラッド層１１８の両側にｎ−ＧａＡｓ電流ブロック層１
２０を形成し、主面上にｐ−ＧａＡｓコンタクト層１２
１を形成する。表面及び裏面にそれぞれ電極１２２，１
２３を設ける。
【０００５】このように、ｎ−ＧａＡｓ電流ブロック層
１２０をｐ−ＧａＡｓコンタクト層１２１とｐ−ＩｎＧ
ａＡｌＰクラッド層１１６との間に挿入することによ
り、この部分で電流を遮断し、ｐ−ＩｎＧａＡｌＰクラ
ッド層１１８のみに電流が流れるようにしている。
１２０をｐ−ＧａＡｓコンタクト層１２１とｐ−ＩｎＧ
ａＡｌＰクラッド層１１６との間に挿入することによ
り、この部分で電流を遮断し、ｐ−ＩｎＧａＡｌＰクラ
ッド層１１８のみに電流が流れるようにしている。
【０００６】同図（ｂ）に電流ブロックの原理を示す。
ＭＱＷ活性層１１４で発生した光はｎ−ＧａＡｓ電流ブ
ロック層１２０で吸収されて、電子と正孔とを生じさせ
る。上記正孔は、ｎ−ＧａＡｓ電流ブロック層１２０と
ｐ−ＩｎＧａＡｌＰクラッド層１１６との接合面に掛か
る電界により、ｐ−ＩｎＧａＡｌＰクラッド層１１６側
へ流れ込む。この結果、上記電子はｎ−ＧａＡｓ電流ブ
ロック層１２０に注入されたことになり、ｐ−ＧａＡｓ
コンタクト層１２１とｎ−ＧａＡｓ電流ブロック層１２
０の接合面に順バイアスが掛かり、トランジスタ動作を
起こして電流が流れ始める。
ＭＱＷ活性層１１４で発生した光はｎ−ＧａＡｓ電流ブ
ロック層１２０で吸収されて、電子と正孔とを生じさせ
る。上記正孔は、ｎ−ＧａＡｓ電流ブロック層１２０と
ｐ−ＩｎＧａＡｌＰクラッド層１１６との接合面に掛か
る電界により、ｐ−ＩｎＧａＡｌＰクラッド層１１６側
へ流れ込む。この結果、上記電子はｎ−ＧａＡｓ電流ブ
ロック層１２０に注入されたことになり、ｐ−ＧａＡｓ
コンタクト層１２１とｎ−ＧａＡｓ電流ブロック層１２
０の接合面に順バイアスが掛かり、トランジスタ動作を
起こして電流が流れ始める。
【０００７】このとき、ｐ−ＧａＡｓコンタクト層１２
２からｎ−ＧａＡｓ電流ブロック層１２０に流入してき
た正孔は、多数のキャリアである光励起により注入され
た上記電子とｎ−ＧａＡｓ電流ブロック層１２０中で再
結合を起こす。それにより、ｐ−ＧａＡｓコンタクト層
１２１とｎ−ＧａＡｓ電流ブロック層１２０との接合面
に順バイアスが掛らなくなる。従って、最初に僅かに電
流は流れるが、最終的には電流は流れず電流をブロック
することができる。
２からｎ−ＧａＡｓ電流ブロック層１２０に流入してき
た正孔は、多数のキャリアである光励起により注入され
た上記電子とｎ−ＧａＡｓ電流ブロック層１２０中で再
結合を起こす。それにより、ｐ−ＧａＡｓコンタクト層
１２１とｎ−ＧａＡｓ電流ブロック層１２０との接合面
に順バイアスが掛らなくなる。従って、最初に僅かに電
流は流れるが、最終的には電流は流れず電流をブロック
することができる。
【０００８】ところで、このように電流をブロックする
には、ｎ−ＧａＡｓ電流ブロック層１２０のドナ−濃度
を高く設定するか若しくは層厚を厚く形成する必要があ
る。例えば、層厚を０．５〜１．０μｍ程度にするに
は、ドナ−濃度を４×１０17ｃｍ-3以上に設定する必要
がある。しかし一方で、ｐ−ＩｎＧａＡｌＰクラッド層
１１６のアクセプタ濃度は４×１０17ｃｍ-3以上に設定
されているため、動作中逆バイアスが掛かっているｎ−
ＧａＡｓ電流ブロック層１２０とｐ−ＩｎＧａＡｌＰク
ラッド層１１６との接合面に生じる空乏層は余り広がら
ない。このため、静電容量が大きくなり、動作信号が２
００ＭＨｚ以上において光出力がおよそ半分に低下して
しまう。
には、ｎ−ＧａＡｓ電流ブロック層１２０のドナ−濃度
を高く設定するか若しくは層厚を厚く形成する必要があ
る。例えば、層厚を０．５〜１．０μｍ程度にするに
は、ドナ−濃度を４×１０17ｃｍ-3以上に設定する必要
がある。しかし一方で、ｐ−ＩｎＧａＡｌＰクラッド層
１１６のアクセプタ濃度は４×１０17ｃｍ-3以上に設定
されているため、動作中逆バイアスが掛かっているｎ−
ＧａＡｓ電流ブロック層１２０とｐ−ＩｎＧａＡｌＰク
ラッド層１１６との接合面に生じる空乏層は余り広がら
ない。このため、静電容量が大きくなり、動作信号が２
００ＭＨｚ以上において光出力がおよそ半分に低下して
しまう。
【０００９】逆に、静電容量を低減するため、ｎ−Ｇａ
Ａｓ電流ブロック層１２０のドナ−濃度を低減すると、
ｐ−ＧａＡｓコンタクト層１２１からｎ−ＧａＡｓ電流
ブロック層１２０に流入する正孔は、再結合により十分
に消滅せずｐ−ＩｎＧａＡｌＰクラッド層１１６に流れ
込み、電流ブロック層の機能が失われる。
Ａｓ電流ブロック層１２０のドナ−濃度を低減すると、
ｐ−ＧａＡｓコンタクト層１２１からｎ−ＧａＡｓ電流
ブロック層１２０に流入する正孔は、再結合により十分
に消滅せずｐ−ＩｎＧａＡｌＰクラッド層１１６に流れ
込み、電流ブロック層の機能が失われる。
【００１０】
【発明が解決しようとする課題】上述のように、単一の
ｎ−ＧａＡｓからなる電流ブロック構造を有する半導体
レ−ザにおいて、電流をブロックすることと静電容量を
少なくすることを同時に実現することは困難である。そ
のため、静電容量の値が大きく、動作信号が２００ＭＨ
ｚ以上では光出力が約半分になり、高周波特性が劣って
いる。
ｎ−ＧａＡｓからなる電流ブロック構造を有する半導体
レ−ザにおいて、電流をブロックすることと静電容量を
少なくすることを同時に実現することは困難である。そ
のため、静電容量の値が大きく、動作信号が２００ＭＨ
ｚ以上では光出力が約半分になり、高周波特性が劣って
いる。
【００１１】それ故に、本発明の目的は、電流をブロッ
クすると同時に静電容量を低減させ高周波特性を向上さ
せる電流ブロック構造を有する半導体レ−ザを提供する
ことである。
クすると同時に静電容量を低減させ高周波特性を向上さ
せる電流ブロック構造を有する半導体レ−ザを提供する
ことである。
【００１２】
【課題を解決するための手段】本発明による一半導体レ
−ザは、ＧａＡｓ基板と、上記ＧａＡｓ基板上に順次設
けれたｎ−ＩｎＧａＡｌＰクラッド層、活性層及び第１
のｐ−ＩｎＧａＡｌＰクラッド層と、上記第１のｐ−Ｉ
ｎＧａＡｌＰクラッド層上にストライプ状に形成された
第２のｐ−ＩｎＧａＡｌＰクラッド層と、上記第１のｐ
−ＩｎＧａＡｌＰクラッド層上に上記第２のｐ−ＩｎＧ
ａＡｌＰクラッド層の両側に形成された電流ブロック層
と、上記第２のｐ−ＩｎＧａＡｌＰクラッド層及び上記
電流ブロック層上に形成されたｐ−ＧａＡｓコンタクト
層とを有し、上記電流ブロック層はｐ−ＧａＡｓ層とｎ
−ＧａＡｓ層とからなる少なくとも一組のｐｎ接合構造
であり、少なくとも一方の不純物濃度は４×１０16ｃｍ
-3以下である。
−ザは、ＧａＡｓ基板と、上記ＧａＡｓ基板上に順次設
けれたｎ−ＩｎＧａＡｌＰクラッド層、活性層及び第１
のｐ−ＩｎＧａＡｌＰクラッド層と、上記第１のｐ−Ｉ
ｎＧａＡｌＰクラッド層上にストライプ状に形成された
第２のｐ−ＩｎＧａＡｌＰクラッド層と、上記第１のｐ
−ＩｎＧａＡｌＰクラッド層上に上記第２のｐ−ＩｎＧ
ａＡｌＰクラッド層の両側に形成された電流ブロック層
と、上記第２のｐ−ＩｎＧａＡｌＰクラッド層及び上記
電流ブロック層上に形成されたｐ−ＧａＡｓコンタクト
層とを有し、上記電流ブロック層はｐ−ＧａＡｓ層とｎ
−ＧａＡｓ層とからなる少なくとも一組のｐｎ接合構造
であり、少なくとも一方の不純物濃度は４×１０16ｃｍ
-3以下である。
【００１３】あるいは、上記電流ブロック層は、上記ｐ
−ＧａＡｓ層と４×１０16ｃｍ-3以下の不純物濃度に設
定された上記ｎ−ＧａＡｓ層の両層と、上記ｎ−ＧａＡ
ｓ層上に形成され不純物濃度を１×１０18ｃｍ-3以上と
する他のｎ−ＧａＡｓ層とから構成される。
−ＧａＡｓ層と４×１０16ｃｍ-3以下の不純物濃度に設
定された上記ｎ−ＧａＡｓ層の両層と、上記ｎ−ＧａＡ
ｓ層上に形成され不純物濃度を１×１０18ｃｍ-3以上と
する他のｎ−ＧａＡｓ層とから構成される。
【００１４】あるいは、上記電流ブロック層は、不純物
濃度を４×１０16ｃｍ-3以下とする上記ｐ−ＧａＡｓ層
と、４×１０16ｃｍ-3以下とするｎ−ＩｎＧａＡｌＰ層
とから構成される。
濃度を４×１０16ｃｍ-3以下とする上記ｐ−ＧａＡｓ層
と、４×１０16ｃｍ-3以下とするｎ−ＩｎＧａＡｌＰ層
とから構成される。
【００１５】
【作用】上記半導体レ−ザによれば、上記電流ブロック
層は上記ｐ−ＧａＡｓ層と上記ｎ−ＧａＡｓ層とからな
るｐｎ接合構造であり、上記半導体レ−ザに動作電圧を
加えると、上記ｐ−ＧａＡｓ層及び上記ｎ−ＧａＡｓ層
には逆バイアスがかかりその接合面に空乏層が生じる。
その上、上記ｐ−ＧａＡｓ層及び上記ｎ−ＧａＡｓ層の
いずれか一方は低濃度に形成されているため、上記空乏
層は大きく広がり静電容量を低減することが可能であ
る。また、上記ｐ−ＧａＡｓ層を０．５μｍ以上に形成
することにより、上記活性層からの光は上記ｎ−ＧａＡ
ｓ層に届かず上記ｎ−ＧａＡｓ層中で電子及び正孔は新
たに発生することはない。従って、上記ｐ−ＧａＡｓ層
または上記ｎ−ＧａＡｓ層の少なくとも一方を低濃度に
形成したとしても、電流をブロックすることが可能であ
る。
層は上記ｐ−ＧａＡｓ層と上記ｎ−ＧａＡｓ層とからな
るｐｎ接合構造であり、上記半導体レ−ザに動作電圧を
加えると、上記ｐ−ＧａＡｓ層及び上記ｎ−ＧａＡｓ層
には逆バイアスがかかりその接合面に空乏層が生じる。
その上、上記ｐ−ＧａＡｓ層及び上記ｎ−ＧａＡｓ層の
いずれか一方は低濃度に形成されているため、上記空乏
層は大きく広がり静電容量を低減することが可能であ
る。また、上記ｐ−ＧａＡｓ層を０．５μｍ以上に形成
することにより、上記活性層からの光は上記ｎ−ＧａＡ
ｓ層に届かず上記ｎ−ＧａＡｓ層中で電子及び正孔は新
たに発生することはない。従って、上記ｐ−ＧａＡｓ層
または上記ｎ−ＧａＡｓ層の少なくとも一方を低濃度に
形成したとしても、電流をブロックすることが可能であ
る。
【００１６】また、上記ｐ−ＧａＡｓ層と上記ｎ−Ｇａ
Ａｓ層との両層を低濃度に形成すると、さらに空乏層幅
が広がり、静電容量をより低減できる。尚、上記ｐ−Ｇ
ａＡｓ層が０．５μｍ以下の場合には、上記ｎ−ＧａＡ
ｓ層は非常に低濃度であるため、上記ｐ−ＧａＡｓコン
タクト層から流入された正孔が上記ｎ−ＧａＡｓ層中で
再結合されずに上記ｐ−ＧａＡｓ層まで流れ込み、電流
ブロック効果がなくなる。それゆえ、上記ｎ−ＧａＡｓ
層と上記ｐ−ＧａＡｓコンタクト層との間に高濃度な上
記他のｎ−ＧａＡｓ層を形成する。
Ａｓ層との両層を低濃度に形成すると、さらに空乏層幅
が広がり、静電容量をより低減できる。尚、上記ｐ−Ｇ
ａＡｓ層が０．５μｍ以下の場合には、上記ｎ−ＧａＡ
ｓ層は非常に低濃度であるため、上記ｐ−ＧａＡｓコン
タクト層から流入された正孔が上記ｎ−ＧａＡｓ層中で
再結合されずに上記ｐ−ＧａＡｓ層まで流れ込み、電流
ブロック効果がなくなる。それゆえ、上記ｎ−ＧａＡｓ
層と上記ｐ−ＧａＡｓコンタクト層との間に高濃度な上
記他のｎ−ＧａＡｓ層を形成する。
【００１７】更にまた、上記電流ブロック層を上記ｐ−
ＧａＡｓ層と上記ｎ−ＩｎＧａＡｌＰ層とすることによ
り、上記ｐ−ＧａＡｓコンタクト層と上記ｎ−ＩｎＧａ
ＡｌＰ層とはヘテロ接合となり、このヘテロ障壁により
上記ｐ−ＧａＡｓコンタクト層からの正孔は上記ｎ−Ｉ
ｎＧａＡｌＰ層に流入できず、電流をブロックすること
ができる。また、上記ｐ−ＧａＡｓ層と上記ｎ−ＩｎＧ
ａＡｌＰ層とはいずれも低濃度であるため、それらのｐ
ｎ接合面における空乏層の幅は広がり静電容量を低減で
きる。
ＧａＡｓ層と上記ｎ−ＩｎＧａＡｌＰ層とすることによ
り、上記ｐ−ＧａＡｓコンタクト層と上記ｎ−ＩｎＧａ
ＡｌＰ層とはヘテロ接合となり、このヘテロ障壁により
上記ｐ−ＧａＡｓコンタクト層からの正孔は上記ｎ−Ｉ
ｎＧａＡｌＰ層に流入できず、電流をブロックすること
ができる。また、上記ｐ−ＧａＡｓ層と上記ｎ−ＩｎＧ
ａＡｌＰ層とはいずれも低濃度であるため、それらのｐ
ｎ接合面における空乏層の幅は広がり静電容量を低減で
きる。
【００１８】
【実施例】以下、本発明による一実施例を図面を参照し
て説明する。本発明による第１の実施例を図１より説明
する。半導体レ−ザは、ｎ−ＧａＡｓ基板１１上に順次
設けられたｎ−ＩｎＧａＡｌＰクラッド層（厚さ１．０
μｍ）１２、ＩｎＧａＡｌＰ光ガイド層（厚さ０．５ｎ
ｍ）１３、ＭＱＷ活性層１４、ＩｎＧａＡｌＰ光ガイド
層（厚さ０．５ｎｍ）１５、ｐ−ＩｎＧａＡｌＰクラッ
ド層（厚さ０．２μｍ）１６、ＩｎＧａＰ層（厚さ５ｎ
ｍ）１７と、該ＩｎＧａＰ層（厚さ５ｎｍ）１７上にス
トライプ状に形成されたｐ−ＩｎＧａＡｌＰクラッド層
１８及びＩｎＧａＰ通電容易層（厚さ５０ｎｍ）１９
と、ＩｎＧａＰ層１７上かつｐ−ＩｎＧａＡｌＰクラッ
ド層の両側に形成された電流ブロック層２０と、ＩｎＧ
ａＰ通電容易層１９及びｎ−ＧａＡｓ層２０２上に形成
されたｐ−ＧａＡｓコンタクト層２１と、該ｐ−ＧａＡ
ｓコンタクト層２１上に形成されたＡｕＺｎ／Ａｕ電極
２２と、ｎ−ＧａＡｓ基板１１の裏面に形成されたＡｕ
Ｇｅ／Ａｕ電極２３とからなる。
て説明する。本発明による第１の実施例を図１より説明
する。半導体レ−ザは、ｎ−ＧａＡｓ基板１１上に順次
設けられたｎ−ＩｎＧａＡｌＰクラッド層（厚さ１．０
μｍ）１２、ＩｎＧａＡｌＰ光ガイド層（厚さ０．５ｎ
ｍ）１３、ＭＱＷ活性層１４、ＩｎＧａＡｌＰ光ガイド
層（厚さ０．５ｎｍ）１５、ｐ−ＩｎＧａＡｌＰクラッ
ド層（厚さ０．２μｍ）１６、ＩｎＧａＰ層（厚さ５ｎ
ｍ）１７と、該ＩｎＧａＰ層（厚さ５ｎｍ）１７上にス
トライプ状に形成されたｐ−ＩｎＧａＡｌＰクラッド層
１８及びＩｎＧａＰ通電容易層（厚さ５０ｎｍ）１９
と、ＩｎＧａＰ層１７上かつｐ−ＩｎＧａＡｌＰクラッ
ド層の両側に形成された電流ブロック層２０と、ＩｎＧ
ａＰ通電容易層１９及びｎ−ＧａＡｓ層２０２上に形成
されたｐ−ＧａＡｓコンタクト層２１と、該ｐ−ＧａＡ
ｓコンタクト層２１上に形成されたＡｕＺｎ／Ａｕ電極
２２と、ｎ−ＧａＡｓ基板１１の裏面に形成されたＡｕ
Ｇｅ／Ａｕ電極２３とからなる。
【００１９】但し、電流ブロック層２０は、ｐ−ＧａＡ
ｓ層２０１とｎ−ＧａＡｓ層２０２とからなるｐｎ接合
構造である。ｐ−ＧａＡｓ層２０１はアクセプタ濃度を
５×１０15ｃｍ-3，厚さを約１．０μｍ、ｎ−ＧａＡｓ
層２０２はドナ−濃度４×１０17ｃｍ-3，厚さを約１．
０μｍである。また、ＭＱＷ活性層１４は、Ｉｎ0.62Ｇ
ａ0.38Ｐ井戸層（厚さ６．５ｎｍ）とＩｎ0.5（Ｇａ0.5
Ａｌ0.5）0.5Ｐ障壁層（厚さ４ｎｍ）とを積層したもの
である。
ｓ層２０１とｎ−ＧａＡｓ層２０２とからなるｐｎ接合
構造である。ｐ−ＧａＡｓ層２０１はアクセプタ濃度を
５×１０15ｃｍ-3，厚さを約１．０μｍ、ｎ−ＧａＡｓ
層２０２はドナ−濃度４×１０17ｃｍ-3，厚さを約１．
０μｍである。また、ＭＱＷ活性層１４は、Ｉｎ0.62Ｇ
ａ0.38Ｐ井戸層（厚さ６．５ｎｍ）とＩｎ0.5（Ｇａ0.5
Ａｌ0.5）0.5Ｐ障壁層（厚さ４ｎｍ）とを積層したもの
である。
【００２０】尚、これら各半導体層の組成比は以下の通
りである。符号１２は、ｎ−Ｉｎ0.5（Ｇａ0.3Ａ
ｌ0.7）0.5Ｐであり、 符号１３，１５は、Ｉｎ
0.5（Ｇａ0.5Ａｌ0.5）0.5Ｐであり、 符号１６，１
８は、ｐ−Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐであり、符
号１７，１９は、Ｉｎ0.5Ｇａ0.5Ｐである。
りである。符号１２は、ｎ−Ｉｎ0.5（Ｇａ0.3Ａ
ｌ0.7）0.5Ｐであり、 符号１３，１５は、Ｉｎ
0.5（Ｇａ0.5Ａｌ0.5）0.5Ｐであり、 符号１６，１
８は、ｐ−Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐであり、符
号１７，１９は、Ｉｎ0.5Ｇａ0.5Ｐである。
【００２１】このように、本実施例では、ｐ−ＩｎＧａ
ＡｌＰクラッド層１６、ＩｎＧａＰ層１７、ｐ−ＧａＡ
ｓ層２０１とｎ−ＧａＡｓ層２０２とのｐｎ接合を有す
る電流ブロック層２０、及びｐ−ＧａＡｓコンタクト層
２１からなる電流ブロック構造を用いている。
ＡｌＰクラッド層１６、ＩｎＧａＰ層１７、ｐ−ＧａＡ
ｓ層２０１とｎ−ＧａＡｓ層２０２とのｐｎ接合を有す
る電流ブロック層２０、及びｐ−ＧａＡｓコンタクト層
２１からなる電流ブロック構造を用いている。
【００２２】以下、図２を参照して電流ブロックの動作
原理を説明する。半導体レ−ザ素子に動作電圧、つまり
ｐ−ＧａＡｓコンタクト層２１側がｐ−ＩｎＧａＡｌＰ
クラッド層１６よりも電圧が高くなるように（順バイア
ス）電圧を加えると、ｐ−ＧａＡｓ層２０１とｎ−Ｇａ
Ａｓ層２０２との接合面には逆バイアスの電圧がかか
る。ｐ−ＧａＡｓ層２０１はアクセプタ濃度を５×１０
15ｃｍ-3に形成されており非常に低濃度であるため、半
導体レ−ザ素子に動作電圧が加わると、上記接合面に大
きな空乏層が生じる。その結果、静電容量を小さく抑え
ることが可能であり、動作電流の周波数が約７００ＭＨ
ｚまで、直流動作時の半分の光出力が得られる。
原理を説明する。半導体レ−ザ素子に動作電圧、つまり
ｐ−ＧａＡｓコンタクト層２１側がｐ−ＩｎＧａＡｌＰ
クラッド層１６よりも電圧が高くなるように（順バイア
ス）電圧を加えると、ｐ−ＧａＡｓ層２０１とｎ−Ｇａ
Ａｓ層２０２との接合面には逆バイアスの電圧がかか
る。ｐ−ＧａＡｓ層２０１はアクセプタ濃度を５×１０
15ｃｍ-3に形成されており非常に低濃度であるため、半
導体レ−ザ素子に動作電圧が加わると、上記接合面に大
きな空乏層が生じる。その結果、静電容量を小さく抑え
ることが可能であり、動作電流の周波数が約７００ＭＨ
ｚまで、直流動作時の半分の光出力が得られる。
【００２３】また、ｐ−ＧａＡｓ層２０１のアクセプタ
濃度及びｎ−ＧａＡｓ層２０２のドナ−濃度を、それぞ
れ、図３に示す斜線部分の範囲において任意に設定する
ことにより、４００ＭＨｚ以上の高周波動作においても
直流動作時の半分の光出力を得ることができる。例え
ば、ｎ−ＧａＡｓ層２０２のドナ−濃度が４×１０17ｃ
ｍ-3以上に設定されている場合は、ｐ−ＧａＡｓ層２０
１のアクセプタ濃度を２×１０16ｃｍ-3以下に設定され
る。また、ｎ−ＧａＡｓ層２０２のドナ−濃度が３×１
０16ｃｍ-3以下に設定されている場合は、ｐ−ＧａＡｓ
層２０１のアクセプタ濃度を６×１０16ｃｍ-3以下に設
定される。
濃度及びｎ−ＧａＡｓ層２０２のドナ−濃度を、それぞ
れ、図３に示す斜線部分の範囲において任意に設定する
ことにより、４００ＭＨｚ以上の高周波動作においても
直流動作時の半分の光出力を得ることができる。例え
ば、ｎ−ＧａＡｓ層２０２のドナ−濃度が４×１０17ｃ
ｍ-3以上に設定されている場合は、ｐ−ＧａＡｓ層２０
１のアクセプタ濃度を２×１０16ｃｍ-3以下に設定され
る。また、ｎ−ＧａＡｓ層２０２のドナ−濃度が３×１
０16ｃｍ-3以下に設定されている場合は、ｐ−ＧａＡｓ
層２０１のアクセプタ濃度を６×１０16ｃｍ-3以下に設
定される。
【００２４】尚、ｎ−ＧａＡｓ層２０２のドナ−濃度が
１×１０17ｃｍ-3以下の場合、少なくともｎ−ＧａＡｓ
層２０２の厚さが０．７μｍ以上、若しくはｐ−ＧａＡ
ｓ層２０１の厚さが０．５μｍ以上であることが望まし
い。また、ＧａＡｓ層に低濃度のド−ピングは非常に困
難であるが、ＭＯＣＶＤ法を用いてアンド−プ成長する
ことにより可能である。これはＧａＡｓ層が成長する際
に、炭素が取り込まれるためである。
１×１０17ｃｍ-3以下の場合、少なくともｎ−ＧａＡｓ
層２０２の厚さが０．７μｍ以上、若しくはｐ−ＧａＡ
ｓ層２０１の厚さが０．５μｍ以上であることが望まし
い。また、ＧａＡｓ層に低濃度のド−ピングは非常に困
難であるが、ＭＯＣＶＤ法を用いてアンド−プ成長する
ことにより可能である。これはＧａＡｓ層が成長する際
に、炭素が取り込まれるためである。
【００２５】本発明による第２の実施例を図４を用いて
説明する。但し、第１の実施例と異なるところのみを説
明する。電流ブロック層２０は、ｐ−ＧａＡｓ層２０
１、ｎ−ＧａＡｓ層２０３及びｎ−ＧａＡｓ層２０４か
ら構成される。尚、ｐ−ＧａＡｓ層２０１は、第１の実
施例と同様に、アクセプタ濃度５×１０15ｃｍ-3，厚さ
約１．０μｍである。ｎ−ＧａＡｓ層２０３は、ドナ−
濃度３×１０16ｃｍ-3以下、厚さ１．０μｍである。ｎ
−ＧａＡｓ層２０４は、ドナ−濃度１×１０18ｃｍ-3以
上、厚さ０．３μｍである。
説明する。但し、第１の実施例と異なるところのみを説
明する。電流ブロック層２０は、ｐ−ＧａＡｓ層２０
１、ｎ−ＧａＡｓ層２０３及びｎ−ＧａＡｓ層２０４か
ら構成される。尚、ｐ−ＧａＡｓ層２０１は、第１の実
施例と同様に、アクセプタ濃度５×１０15ｃｍ-3，厚さ
約１．０μｍである。ｎ−ＧａＡｓ層２０３は、ドナ−
濃度３×１０16ｃｍ-3以下、厚さ１．０μｍである。ｎ
−ＧａＡｓ層２０４は、ドナ−濃度１×１０18ｃｍ-3以
上、厚さ０．３μｍである。
【００２６】本実施例では、ｐ−ＧａＡｓ層２０１とｎ
−ＧａＡｓ層２０３との双方を低濃度に形成する。それ
により、第１の実施例と同じ動作電圧を半導体レ−ザ素
子に加えた際に、ｐ−ＧａＡｓ層２０１とｎ−ＧａＡｓ
層２０３との接合面に生じる空乏層は更に広がる。その
結果、より静電容量を低減することができ、半導体レ−
ザ素子の高周波特性が向上され、約８００ＭＨｚまで直
流動作時の半分の光出力を得ることができる。
−ＧａＡｓ層２０３との双方を低濃度に形成する。それ
により、第１の実施例と同じ動作電圧を半導体レ−ザ素
子に加えた際に、ｐ−ＧａＡｓ層２０１とｎ−ＧａＡｓ
層２０３との接合面に生じる空乏層は更に広がる。その
結果、より静電容量を低減することができ、半導体レ−
ザ素子の高周波特性が向上され、約８００ＭＨｚまで直
流動作時の半分の光出力を得ることができる。
【００２７】但し、ｎ−ＧａＡｓ層２０４は高濃度に形
成されている。なぜなら、ｐ−ＧａＡｓ層２０１とｎ−
ＧａＡｓ層２０３とが共に極めて低濃度であるため、ｐ
−ＧａＡｓコンタクト層２１から流入してきた正孔がｎ
−ＧａＡｓ層２０３及２０４の両層中にて再結合されず
ｐ−ＧａＡｓ層２０１にまで流れ込むのを防止するため
である。特に、ｐ−ＧａＡｓ層ｓ２０１の層厚が０．５
μｍ以下の場合に有効である。
成されている。なぜなら、ｐ−ＧａＡｓ層２０１とｎ−
ＧａＡｓ層２０３とが共に極めて低濃度であるため、ｐ
−ＧａＡｓコンタクト層２１から流入してきた正孔がｎ
−ＧａＡｓ層２０３及２０４の両層中にて再結合されず
ｐ−ＧａＡｓ層２０１にまで流れ込むのを防止するため
である。特に、ｐ−ＧａＡｓ層ｓ２０１の層厚が０．５
μｍ以下の場合に有効である。
【００２８】本発明による第３の実施例を図５を用いて
説明する。但し、第１の実施例と異なるところのみを説
明する。電流ブロック層２０としてｐ−ＧａＡｓ層２０
１とｎ−ＩｎＧａＡｌＰ層２０５とを用いている。ｐ−
ＧａＡｓ層２０１は第１の実施例と同様に形成される。
ｎ−ＩｎＧａＡｌＰ層２０５は、組成比がＩｎ0.5（Ｇ
ａ1-XＡｌX）0.5Ｐ，Ｘ≧０．５の範囲であり、例え
ば、Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐである。また、ド
ナ−濃度は４×１０16ｃｍ-3以下であり、厚さは例えば
０．４μｍである。
説明する。但し、第１の実施例と異なるところのみを説
明する。電流ブロック層２０としてｐ−ＧａＡｓ層２０
１とｎ−ＩｎＧａＡｌＰ層２０５とを用いている。ｐ−
ＧａＡｓ層２０１は第１の実施例と同様に形成される。
ｎ−ＩｎＧａＡｌＰ層２０５は、組成比がＩｎ0.5（Ｇ
ａ1-XＡｌX）0.5Ｐ，Ｘ≧０．５の範囲であり、例え
ば、Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐである。また、ド
ナ−濃度は４×１０16ｃｍ-3以下であり、厚さは例えば
０．４μｍである。
【００２９】このような電流ブロック層２０では、同図
（ｂ）に示すように、ｐ−ＧａＡｓコンタクト層２１と
ｎ−ＩｎＧａＡｌＰ層２０５との接合面には大きなヘテ
ロ障壁が存在するため、ｐ−ＧａＡｓコンタクト層２１
から流入される正孔は上記ヘテロ障壁に遮断されて、ｎ
−ＩｎＧａＡｌＰ層２０５には流入されず、電流がブロ
ックされる。
（ｂ）に示すように、ｐ−ＧａＡｓコンタクト層２１と
ｎ−ＩｎＧａＡｌＰ層２０５との接合面には大きなヘテ
ロ障壁が存在するため、ｐ−ＧａＡｓコンタクト層２１
から流入される正孔は上記ヘテロ障壁に遮断されて、ｎ
−ＩｎＧａＡｌＰ層２０５には流入されず、電流がブロ
ックされる。
【００３０】尚、ｎ−ＩｎＧａＡｌＰ層２０５を低ドナ
−濃度（１×１０16以下）とするためには、ＭＯＣＶＤ
法を用いてアンド−プ成長して形成される。この方法を
用いると、Ａｌを含む混晶層には酸素が成長中に取り込
まれるため、安定してドナ−濃度が１×１０16ｃｍ-3以
下の半導体層を得ることが可能である。
−濃度（１×１０16以下）とするためには、ＭＯＣＶＤ
法を用いてアンド−プ成長して形成される。この方法を
用いると、Ａｌを含む混晶層には酸素が成長中に取り込
まれるため、安定してドナ−濃度が１×１０16ｃｍ-3以
下の半導体層を得ることが可能である。
【００３１】このような電流ブロック層２０であると、
ｐ−ＧａＡｓ層２０１及びｎ−ＩｎＧａＡｌＰ層２０５
を低濃度に設定することができると共に、ｐ−ＧａＡｓ
コンタクト層２１との接合面に第２の実施例のような高
濃度の半導体層を形成する必要もない。本実施例では、
第２の実施例と同程度に静電容量を低減することがで
き、高周波特性を改善することができる。また、第２の
実施例に比べて層厚を薄くすることができるので、半導
体レ−ザ素子を形成する際に、表面の平坦性が向上さ
れ、素子抵抗を低く抑えることができる。
ｐ−ＧａＡｓ層２０１及びｎ−ＩｎＧａＡｌＰ層２０５
を低濃度に設定することができると共に、ｐ−ＧａＡｓ
コンタクト層２１との接合面に第２の実施例のような高
濃度の半導体層を形成する必要もない。本実施例では、
第２の実施例と同程度に静電容量を低減することがで
き、高周波特性を改善することができる。また、第２の
実施例に比べて層厚を薄くすることができるので、半導
体レ−ザ素子を形成する際に、表面の平坦性が向上さ
れ、素子抵抗を低く抑えることができる。
【００３２】本発明による第４の実施例を図６を用いて
説明する。但し、第１の実施例と異なるところのみを説
明する。同図（ａ）によれば、本実施例では、第１の実
施例で設けているＩｎＧａＰ層１７を設けず、第１の実
施例におけるｐ−ＩｎＧａＡｌＰクラッド層１６、１８
の両層とに相当するｐ−ＩｎＧａＡｌＰクラッド層１６
´を形成する。それにより、電流ブロック層２０はｐ−
ＧａＡｓコンタクト層２１とｐ−ＩｎＧａＡｌＰクラッ
ド層１６´との間に直接配置される。
説明する。但し、第１の実施例と異なるところのみを説
明する。同図（ａ）によれば、本実施例では、第１の実
施例で設けているＩｎＧａＰ層１７を設けず、第１の実
施例におけるｐ−ＩｎＧａＡｌＰクラッド層１６、１８
の両層とに相当するｐ−ＩｎＧａＡｌＰクラッド層１６
´を形成する。それにより、電流ブロック層２０はｐ−
ＧａＡｓコンタクト層２１とｐ−ＩｎＧａＡｌＰクラッ
ド層１６´との間に直接配置される。
【００３３】本構造では、同図（ｂ）に示される様に、
ｐ−ＧａＡｓ層２０１とｐ−ＩｎＧａＡｌＰクラッド層
１６´との接合面にヘテロ障壁が存在するため、第１の
実施例に対し、ストライプ状のＰ−ＩｎＧａＡｌＰクラ
ッド層１６´（図１ではＰ−ＩｎＧａＡｌＰクラッド層
１８に相当部分）の側面を通りＰ−ＧａＡｓ層２０１に
抜けて、Ｐ−ＩｎＧａＡｌＰクラッド層１６´（図１で
はＰ−ＩｎＧａＡｌＰクラッド層１６に相当部分）に流
入するリ−ク電流をも遮断することができるので、更に
動作電流を低減できる。また、仮に電流ブロック層２０
で十分電流ブロックできななくても、このヘテロ障壁に
より完全に電流をブロックできる。尚、第２の実施例及
び第３の実施例においても、本実施例と同様に、ＩｎＧ
ａＰ層１７を設けず、ｐ−ＩｎＧａＡｌＰ層１６´とす
れば、更に動作電流が低減可能である。
ｐ−ＧａＡｓ層２０１とｐ−ＩｎＧａＡｌＰクラッド層
１６´との接合面にヘテロ障壁が存在するため、第１の
実施例に対し、ストライプ状のＰ−ＩｎＧａＡｌＰクラ
ッド層１６´（図１ではＰ−ＩｎＧａＡｌＰクラッド層
１８に相当部分）の側面を通りＰ−ＧａＡｓ層２０１に
抜けて、Ｐ−ＩｎＧａＡｌＰクラッド層１６´（図１で
はＰ−ＩｎＧａＡｌＰクラッド層１６に相当部分）に流
入するリ−ク電流をも遮断することができるので、更に
動作電流を低減できる。また、仮に電流ブロック層２０
で十分電流ブロックできななくても、このヘテロ障壁に
より完全に電流をブロックできる。尚、第２の実施例及
び第３の実施例においても、本実施例と同様に、ＩｎＧ
ａＰ層１７を設けず、ｐ−ＩｎＧａＡｌＰ層１６´とす
れば、更に動作電流が低減可能である。
【００３４】
【発明の効果】本発明によれば、電流ブロック構造にか
かる静電容量を大幅に低減することができ、高周波特性
が大きく改善される。４００ＭＨｚ以上の高周波動作に
おいても、直流動作時の半分の光出力を得ることが可能
である。
かる静電容量を大幅に低減することができ、高周波特性
が大きく改善される。４００ＭＨｚ以上の高周波動作に
おいても、直流動作時の半分の光出力を得ることが可能
である。
【図１】本発明による第１の実施例の半導体レ−ザの素
子構造を示す断面図である。
子構造を示す断面図である。
【図２】第１の実施例における電流ブロック層での電流
ブロックの原理を示すバンド図である。
ブロックの原理を示すバンド図である。
【図３】電流ブロック層を構成するｎ型半導体層のドナ
−濃度とｐ型半導体層のアクセプタ濃度との関係を示す
グラフ図である。
−濃度とｐ型半導体層のアクセプタ濃度との関係を示す
グラフ図である。
【図４】本発明による第２の実施例の半導体レ−ザの素
子構造を示す断面図である。
子構造を示す断面図である。
【図５】本発明による第３の実施例の半導体レ−ザの素
子構造を示す断面図（ａ）と電流ブロック層での電流ブ
ロックの原理を示すバンド図（ｂ）である。
子構造を示す断面図（ａ）と電流ブロック層での電流ブ
ロックの原理を示すバンド図（ｂ）である。
【図６】本発明による第４の実施例の半導体レ−ザの素
子構造を示す断面図（ａ）と電流ブロック層での電流ブ
ロックの原理を示すバンド図（ｂ）である。
子構造を示す断面図（ａ）と電流ブロック層での電流ブ
ロックの原理を示すバンド図（ｂ）である。
【図７】従来の半導体レ−ザの素子構造を示す断面図
（ａ）と電流ブロック層での電流ブロックの原理を示す
バンド図（ｂ）である。
（ａ）と電流ブロック層での電流ブロックの原理を示す
バンド図（ｂ）である。
１１…ｎ−ＧａＡｓ基板 １２…ｎ−Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラッド層
１３，１５…Ｉｎ0.5（Ｇａ0.5Ａｌ0.5）0.5
Ｐ光ガイド層 １４…ＭＱＷ活性層 １６，１８…ｐ−Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラ
ッド層 １７…Ｉｎ0.5Ｇａ0.5Ｐ層、１９…Ｉｎ0.5
Ｇａ0.5Ｐ通電容易層 ２０…電流ブロック層 ２０１…ｐ−ＧａＡｓ層、２０２…ｎ−ＧａＡｓ層、２
０３…ｎ−ＧａＡｓ層 ２０４…ｎ−ＧａＡｓ層、２０
５…ｎ−ＩｎＧａＡｌＰ層 ２１…
ｐ−ＧａＡｓコンタクト層 ２２…ＡｕＺｎ／Ａｕ電極、２３…ＡｕＧｅ／Ａｕ電極
１３，１５…Ｉｎ0.5（Ｇａ0.5Ａｌ0.5）0.5
Ｐ光ガイド層 １４…ＭＱＷ活性層 １６，１８…ｐ−Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐクラ
ッド層 １７…Ｉｎ0.5Ｇａ0.5Ｐ層、１９…Ｉｎ0.5
Ｇａ0.5Ｐ通電容易層 ２０…電流ブロック層 ２０１…ｐ−ＧａＡｓ層、２０２…ｎ−ＧａＡｓ層、２
０３…ｎ−ＧａＡｓ層 ２０４…ｎ−ＧａＡｓ層、２０
５…ｎ−ＩｎＧａＡｌＰ層 ２１…
ｐ−ＧａＡｓコンタクト層 ２２…ＡｕＺｎ／Ａｕ電極、２３…ＡｕＧｅ／Ａｕ電極
Claims (3)
- 【請求項１】 半導体基板上に順次形成された第１のク
ラッド層と活性層と第２のクラッド層と、上記第２のク
ラッド層上にストライプ状に形成された第３のクラッド
層と、上記第２のクラッド層上かつ上記第３のクラッド
層の両側に形成された電流阻止層とを含む半導体レ−ザ
であって、 上記電流阻止層は、ｐ型半導体層とｎ型半導体層からな
る少なくとも一つの接合構造を有しており、上記ｐ型半
導体層または上記ｎ型半導体層の少なくとも一方の不純
物濃度が４×１０16ｃｍ-3以下であることを特徴とする
半導体レ−ザ。 - 【請求項２】 上記ｐ型半導体層及び上記ｎ型半導体層
それぞれの不純物濃度が４×１０16ｃｍ-3以下であり、
上記ｎ型半導体層の界面のうち上記ｐ型半導体層との接
合面の反対側の界面に不純物濃度を１×１０18ｃｍ-3以
上とする高濃度ｎ型半導体層が設けれていることを特徴
とする請求項１記載の半導体レ−ザ。 - 【請求項３】 上記ｐ型半導体層はＧａＡｓからなり、
上記ｎ型半導体層はＩｎ0.5（Ｇａ1-XＡｌX）0.5Ｐ（Ｘ
≧０．５）からなることを特徴とする請求項１記載の半
導体レ−ザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24288493A JPH07106687A (ja) | 1993-09-29 | 1993-09-29 | 半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24288493A JPH07106687A (ja) | 1993-09-29 | 1993-09-29 | 半導体レ−ザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106687A true JPH07106687A (ja) | 1995-04-21 |
Family
ID=17095671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24288493A Pending JPH07106687A (ja) | 1993-09-29 | 1993-09-29 | 半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106687A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026493A (ja) * | 2003-07-03 | 2005-01-27 | Sharp Corp | 酸化物半導体発光素子 |
| US7072371B2 (en) | 2001-08-13 | 2006-07-04 | Rohm Co., Ltd. | Ridge-type semiconductor laser element fabrication method |
| JP2011249767A (ja) * | 2010-04-27 | 2011-12-08 | Sumitomo Electric Device Innovations Inc | 光半導体装置の製造方法 |
-
1993
- 1993-09-29 JP JP24288493A patent/JPH07106687A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7072371B2 (en) | 2001-08-13 | 2006-07-04 | Rohm Co., Ltd. | Ridge-type semiconductor laser element fabrication method |
| JP2005026493A (ja) * | 2003-07-03 | 2005-01-27 | Sharp Corp | 酸化物半導体発光素子 |
| JP2011249767A (ja) * | 2010-04-27 | 2011-12-08 | Sumitomo Electric Device Innovations Inc | 光半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2980435B2 (ja) | 半導体装置 | |
| JPH0834330B2 (ja) | 半導体レーザ装置 | |
| JP3179511B2 (ja) | 半導体レーザ | |
| JPH0856045A (ja) | 半導体レーザ装置 | |
| JPH05102600A (ja) | 半導体レーザ | |
| JPH07106687A (ja) | 半導体レ−ザ | |
| US4809289A (en) | Semiconductor laser device | |
| JPH0513809A (ja) | 半導体発光素子 | |
| JP2812273B2 (ja) | 半導体レーザ | |
| JPH0927651A (ja) | 半導体レーザ | |
| JP3360937B2 (ja) | 半導体レーザ | |
| JPH0567836A (ja) | ＡｌＧａＩｎＰ系半導体レーザ素子 | |
| JPH01184972A (ja) | 半導体レーザ装置 | |
| JPH03133189A (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JP2893846B2 (ja) | 半導体レーザ | |
| JP2865325B2 (ja) | 半導体レーザ装置 | |
| JP2001077475A (ja) | 半導体レーザ | |
| JPH0878789A (ja) | 半導体レーザ装置 | |
| JP3792434B2 (ja) | 自励発振型半導体レーザ | |
| JP2962881B2 (ja) | 面発光型半導体レーザ | |
| JPH05136528A (ja) | 半導体レーザ素子及びその駆動方法 | |
| JPH07202346A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH10163561A (ja) | 半導体レーザ素子 | |
| JPH0685385A (ja) | 半導体レーザ装置 | |
| JP3189900B2 (ja) | 半導体レーザ素子 |