JPH07105469B2 - リードフレームとその加工方法、および半導体装置の製法 - Google Patents

リードフレームとその加工方法、および半導体装置の製法

Info

Publication number
JPH07105469B2
JPH07105469B2 JP1127309A JP12730989A JPH07105469B2 JP H07105469 B2 JPH07105469 B2 JP H07105469B2 JP 1127309 A JP1127309 A JP 1127309A JP 12730989 A JP12730989 A JP 12730989A JP H07105469 B2 JPH07105469 B2 JP H07105469B2
Authority
JP
Japan
Prior art keywords
lead
island
frame
tie bar
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1127309A
Other languages
English (en)
Other versions
JPH02305456A (ja
Inventor
守 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1127309A priority Critical patent/JPH07105469B2/ja
Publication of JPH02305456A publication Critical patent/JPH02305456A/ja
Publication of JPH07105469B2 publication Critical patent/JPH07105469B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は表面実装型半導体装置の製造に用いて好適なリ
ードフレームと製法、および半導体装置の製造方法に関
する。
(ロ)従来の技術 高密度実装に適したパッケージ形状として、第8図に示
すような装置本体(1)の側面から導出したリード
(2)をZ字形状に折り曲げた表面実装用フラットパッ
ケージがあげられる。しかしながら、同図の形状は実装
面積としてリード(2)の曲げ加工に要する面積も含ま
れる為、それ以上の高密度実装ができない欠点があっ
た。曲げ角度を大きくするには、リード(2)や装置本
体(1)への機械的ストレスが増大して困難である(実
開昭59−111049号公報) そこで本願発明者は、第5図および第6図と第7図に示
すパッケージを試案した。このパッケージは装置本体
(1)の底面に沿うようにリード(15)を導出したもの
で、半田付け可能なリード(15)表面が本体(1)の端
部まで露出するので、実装面積を更に小さくできるもの
である。
ところで、半導体装置製造にはリードフレームが用いら
れ、上記試案パッケージにもリードフレームが用いられ
る。試案パッケージは、半導体チップ(18)を封止する
為に第7図に示す如くリード(15)とタイバー(14)を
装置本体(1)内で折り曲げるので、リードフレームに
はタイバー(14)に最初から曲げ加工(絞り)を処した
ものが要求される。そして、半導体チップ(18)を本体
(1)内に封止する必然性から絞り量、つまりリード
(15)の先端の表面とリードフレームの水平面との高さ
の差異がリードフレーム材料の厚みの3〜5倍とするこ
とがリードフレームに要求される。
(ハ)発明が解決しようとする課題 しかしながら、ICやLSI用にアイランド(13)に段付加
工を処したリードフレームを例にとると、アイランド
(13)への段付加工は機械的強度の点で板厚の1.5倍が
限度である。リード(15)は先端が保持されていないの
で段付加工の応力を逃がせるとはいえ、寸法精度の保持
という点でリード(15)の先端を移動させることは好ま
しくない。その為、3〜5倍もの絞り量を入れることは
信頼性保持の点で困難である欠点があった。
また、リード(15)は先端が保持されないので、この様
な段付加工を処すと第9図に示すようにリード(15)と
リードフレームの枠体(11)との取付部が変形し、リー
ド(15)の先端が横方向にブレてしまう欠点があった。
(ニ)課題を解決するための手段 本発明は上記従来の課題に鑑み成されたもので、リード
(15)とリードフレーム(12)の枠体(11)との間に、
リード(15)の延在方向とほぼ直角方向に延在しリード
(15)と枠体(11)とを連絡する保持タイバー(16)を
設け、リード(15)と保持タイバー(16)との取付角が
変化して段付加工の応力を吸収するよう構成したことを
特徴とする。
また、本発明のもう一つの特徴は、保持タイバー(16)
をリード(15)の左右に夫々複数本設けることにより、
リード(15)の左右へのブレをも防止したリードフレー
ム(12)を提供することにある。
(ホ)作 用 本発明によれば、リード(15)と保持タイバー(16)と
の取付角の変化が段付加工の応力を吸収するので、その
吸収は主にリード(15)と保持タイバー(16)との取付
部における金属材料の曲げ変形により吸収される。曲げ
変形は、従来のように直線的な引張り変形よりは変形量
を大きくでき、また保持タイバー(16)の長さを長くす
ることによってリード(15)の移動量を大きくすること
もできるので、リードフレーム(12)の絞り量を大きく
できる。
また、保持タイバー(16)をリード(15)の左右に夫々
複数本設けることにより、リード(15)の移動は直線的
な移動に規制されるので、リード(15)先端の左右のブ
レを防止できる。
(ヘ)実施例 以下に本発明の一実施例を図面を参照しながら詳細に説
明する。
第1図は本発明のリードフレームを示す平面図、第2図
と第3図は夫々AA線断面図とBB線断面図を示し、(11)
はリードフレーム(12)の枠体、(13)は半導体チップ
を載置する為のアイランド、(14)はアイランド(13)
と連結しアイランド(13)をアイランド(13)の両側で
枠体(11)に保持する為のタイバー、(15)は先端をア
イランド(13)に近接しタイバー(14)に対して直交し
て延在するリード、(16)はリード(15)の延在方向に
対してほぼ直交して延在し、リード(15)の終端をリー
ドフレーム(12)の枠体(11)に連結する保持タイバー
である。
枠体(11)の4箇所の角部は同図に示す如く大きく切込
みが成され、リード(15)と直交する保持タイバー(1
6)が一直線状に延在して枠体(11)に連結される。保
持タイバー(16)はリード(15)の左右に2箇所づつ平
行して計4箇所に設けられ、機械的に変形し易いように
リード(15)より細く形成される。タイバー(14)の終
端も保持タイバー(16′)により同様に保持される。
このリードフレーム(12)は、銅系又は鉄系4−2アロ
イ合金等の金属から成る例えば肉厚0.5mmの平板状金属
材料をエッチング又は打ち抜き加工することにより製作
されたもので、その製作過程において、アイランド(1
3)部分にスタンピング加工を処すことによりアイラン
ド(13)とリード(15)の先端部分を深さ方向に段付け
したものである。
第2図および第3図は上記アイランド(13)の加工状態
を示すもので、アイランド(13)近傍のタイバー(14)
が折り曲げられることによりアイランド(13)のチップ
取付面がリードフレーム(12)の水平面に対して高さが
異るように段付けが成される。リード(15)の先端部分
は半導体チップの厚みを考慮した分だけ浅く段付けが成
される。
上記段付加工は金属材料の延性を利用するので、リード
(15)には第2図矢印(17)の如き応力が加わる。
第4図は前記応力を本願のリードフレーム(12)が吸収
する状態を示すもので、第1図と同じ部位には同じ符号
を付してある。先ずリードフレーム(12)は第4図点線
で示すようにリード(15)と保持タイバー(16)との取
付角θが約90度となるように加工され、続いて前記段
付加工が成される。その際、リード(15)は前記応力に
よって矢印の如く内側へ移動し、この移動によってリー
ド(15)と保持タイバー(16)との取付角θが図示実
線のように直角より大きな鈍角となる。このように、リ
ード(15)と保持タイバー(16)との取付角が変化する
ことにより段付加工の応力を吸収する。
そして、リード(15)の左右に夫々複数本設けた保持タ
イバー(16)が、リード(15)の移動方向を直線方向に
規制するので、段付加工を行ってもリード(15)先端が
左右にブレることが無い。
以上に説明した本願構成のリードフレーム(12)によれ
ば、リード(15)の移動に対応してリード(15)と保持
タイバー(16)との取付角が変化するので、材料の引張
り強度のみに依存する手法に比べてアイランド(13)と
リード(15)の段付け(絞り量)を大きくすることがで
きる。また、保持タイバー(16)をリード(15)の左右
に設けることで応力を分散するので機械的強度が増し、
複数箇所に設けることでリード(15)の延在方向がズレ
ない。
本願のリードフレーム(12)により製造した半導体装置
を第5図,第6図および第7図に示す。(18)はアイラ
ンド(13)にダイボンドされた半導体チップ、(19)は
チップ(18)とリード(15)とをワイヤボンドするワイ
ヤであり、ダイボンドおよびワイヤボンド装置の作業性
の容易さから同図に示す向きで半導体チップ(18)がダ
イボンド、ワイヤボンドされ、トランスファーモールド
によりリード(15)の折り曲げられた部分を含み半導体
チップ(18)とその周辺部分を樹脂(20)で封止するこ
とにより得られる。尚、第1図のタイバー(14)は装置
完成後リード(15)として用いられる。
この半導体装置は、外部接続用のリード(15)を装置本
体(1)の底面に沿うようにして導出したもので、チッ
プ(18)を本体(1)内に封止する必然性からアイラン
ド(13)とリード(15)との段付け量(絞り量)を大き
くする要求が生まれ、第1図のリードフレーム(12)を
用いることにより前記要求を満足して構成したものであ
る。この構成によれば、半田付可能なリード(15)表面
が装置本体(1)の底面にまで露出するので、表面実装
面積を縮小できる有益なものである。
また、本願のリードフレーム(12)は段付け量(絞り
量)を大きくとれるので、本体(1)底面の必要部分以
外を掘り下げることができる。即ち第5乃至第7図に示
す如く本体(1)底面に夫々が樹脂と一体化し互いに独
立した突出部(21)を設け、この突出部(21)底面に沿
うようにしてリード(15)を導出したものである。斯る
構成によれば、装置をプリント基板上に表面実装した時
に、個々のリード(15)の間の樹脂(20)がプリント基
板から離れるので、フラックス残さ等による樹脂(20)
表面を媒体としたリーク電流を防止できる。
(ト)発明の効果 以上に説明した通り、本発明によればリード(15)と保
持タイバー(16)との取付角が変形するので、リード
(15)の段付(絞り)加工を大きくできる一方、機械的
強度と信頼性を保てる利点を有する。
また、段付け(絞り)量を大きくできるので、リード
(15)を装置本体(1)の底面から導出した半導体装置
の製造に用いて好適なリードフレームを提供できる利点
を有する。
さらに、上記リードフレームにより、実装面積を縮小で
きる半導体装置を容易に製造できる利点をも有する。
そして、保持タイバー(16)をリード(15)の左右に夫
々複数本設けることにより、移動方向が規制されるので
リード(15)の寸法精度を保持できる利点をも有する。
【図面の簡単な説明】
第1図は本発明を説明する為の平面図、第2図と第3図
は夫々本発明を説明する為のAA線断面図とBB線断面図、
第4図は保持タイバー(16)の変形状態を説明する為の
平面図、第5図と第6図および第7図は夫々本発明を説
明する為の斜視図と底面図およびCC線断面図、第8図と
第9図は夫々従来例を説明する為の斜視図と平面図であ
る。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体チップを載置するアイランドと、こ
    のアイランドに先端を近接する如く延在する外部接続用
    のリードと、前記アイランドに連続し前記アイランドを
    リードフレームの枠体に保持する為のタイバーと、を具
    備するリードフレームにおいて、 前記アイランドとリードの先端部分とが前記リードフレ
    ームの水平面に対して高さが異るように、前記タイバー
    と前記リード部に段付加工が成され、 前記リードの終端部分は、前記リードの延在方向に対し
    てほぼ直角に延在する保持タイバーで前記枠体に保持
    し、 前記保持タイバーは、前記リードの両側に各々複数本設
    けたことを特徴とするリードフレーム。
  2. 【請求項2】前記外部接続用のリードと、前記アイラン
    ドを前記枠体に保持する為のタイバーとが十文字形状を
    成すことを特徴とする請求項第1項に記載のリードフレ
    ーム。
  3. 【請求項3】一枚の板状材料をパターニングすることに
    より、半導体チップを搭載するアイランドと、前記アイ
    ランドをリードフレームの枠体に保持するためのタイバ
    ーと、前記アイランドに先端を近接して延在する外部接
    続用のリードと、前記リードの延在方向に対してほぼ直
    角方向に延在し、前記リードの両側に各々複数本設け、
    前記リードを前記リードフレームの枠体に保持する保持
    タイバーとを形成する工程と、 前記タイバーと前記リードに段付け加工を施すことによ
    り、前記アイランドと前記リードの先端とを前記リード
    フレームの水平面に対して高さが異るように形成し、前
    記段付加工による前記リードの変形を、前記リードと前
    記複数本の保持タイバーとが成す角度が変形して吸収す
    るようにしたことを特徴とするリードフレームの加工方
    法。
  4. 【請求項4】半導体チップを搭載するアイランドと、前
    記アイランドをリードフレームの枠体に保持するための
    タイバーと、前記アイランドに先端を近接して延在する
    外部接続用のリードと、前記リードの延在方向に対して
    ほぼ直角方向に延在し、前記リードの両側に各々複数本
    設け、前記リードを前記リードフレームの枠体に保持す
    る保持タイバーとを有するリードフレームを形成する工
    程と、 前記タイバーと前記リードに段付け加工を施すことによ
    り、前記アイランドと前記リードの先端とを前記リード
    フレームの水平面に対して高さが異るように形成し、前
    記段付加工による前記リードの変形を、前記リードと前
    記複数本の保持タイバーとが成す角度が変形して吸収す
    る工程と、 前記アイランド表面に半導体チップを固着する工程と、 前記段付加工により曲げられた前記リードの折り曲げ部
    分が樹脂の内部に封止され且つ前記リードが装置の底面
    に沿って導出されるようにして前記半導体チップを含む
    主要部をモールドする工程と、 前記リードを切断して装置を個々に分断する工程と、を
    具備することを特徴とする半導体装置の製法。
JP1127309A 1989-05-19 1989-05-19 リードフレームとその加工方法、および半導体装置の製法 Expired - Fee Related JPH07105469B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1127309A JPH07105469B2 (ja) 1989-05-19 1989-05-19 リードフレームとその加工方法、および半導体装置の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1127309A JPH07105469B2 (ja) 1989-05-19 1989-05-19 リードフレームとその加工方法、および半導体装置の製法

Publications (2)

Publication Number Publication Date
JPH02305456A JPH02305456A (ja) 1990-12-19
JPH07105469B2 true JPH07105469B2 (ja) 1995-11-13

Family

ID=14956760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1127309A Expired - Fee Related JPH07105469B2 (ja) 1989-05-19 1989-05-19 リードフレームとその加工方法、および半導体装置の製法

Country Status (1)

Country Link
JP (1) JPH07105469B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPS62162837U (ja) * 1986-04-04 1987-10-16
JPS6315453A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd 表面実装型半導体装置及びその製造方法
JPH01119045A (ja) * 1987-10-31 1989-05-11 Sony Corp リードフレーム

Also Published As

Publication number Publication date
JPH02305456A (ja) 1990-12-19

Similar Documents

Publication Publication Date Title
US7943431B2 (en) Leadless semiconductor package and method of manufacture
US8853836B1 (en) Integrated circuit package and method of making the same
US6198163B1 (en) Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US20070108563A1 (en) Semiconductor device
JPH02502323A (ja) 集積回路用支持組立体
US6441400B1 (en) Semiconductor device and method of fabricating the same
JP3209696B2 (ja) 電子部品の製造方法
US20070034996A1 (en) System and Method for Forming One or More Integrated Circuit Packages Using a Flexible Leadframe Structure
US4801997A (en) High packing density lead frame and integrated circuit
JPH03177060A (ja) 半導体装置用リードフレーム
JPH07105469B2 (ja) リードフレームとその加工方法、および半導体装置の製法
JPH07105468B2 (ja) リードフレームとその加工方法、および半導体装置の製法
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
JP2859057B2 (ja) リードフレーム
JP2022514456A (ja) 内向きに湾曲したリードを含む集積回路パッケージ
JPS62219646A (ja) リ−ドフレ−ム
JPH0653399A (ja) 樹脂封止型半導体装置
JPH046859A (ja) 樹脂封止型半導体装置
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
JP2006032773A (ja) 半導体装置
JPH087644Y2 (ja) 半導体装置
JPS6334289Y2 (ja)
JPH062711U (ja) 樹脂封止型半導体装置
JPH0766352A (ja) リードフレーム
JPH01270256A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees