JPH07105370B2 - Backside processing method for semiconductor wafer - Google Patents

Backside processing method for semiconductor wafer

Info

Publication number
JPH07105370B2
JPH07105370B2 JP61240040A JP24004086A JPH07105370B2 JP H07105370 B2 JPH07105370 B2 JP H07105370B2 JP 61240040 A JP61240040 A JP 61240040A JP 24004086 A JP24004086 A JP 24004086A JP H07105370 B2 JPH07105370 B2 JP H07105370B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
back surface
protective sheet
processing
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61240040A
Other languages
Japanese (ja)
Other versions
JPS6394630A (en
Inventor
謙二 辻
Original Assignee
ロ−ム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ロ−ム株式会社 filed Critical ロ−ム株式会社
Priority to JP61240040A priority Critical patent/JPH07105370B2/en
Publication of JPS6394630A publication Critical patent/JPS6394630A/en
Publication of JPH07105370B2 publication Critical patent/JPH07105370B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体の製造工程における半導体ウェハの裏
面加工方法に関する。
TECHNICAL FIELD The present invention relates to a back surface processing method for a semiconductor wafer in a semiconductor manufacturing process.

〈従来の技術〉 従来から、ダイオードやトランジスタなどの一般的な半
導体の製造工程においては、第4図(a)の工程図に示
すように、シリコンからなる半導体ウェハの裏面に対し
てサンドブラストや砥石などによる研削加工を行って半
導体ウェハの厚みを薄くし、かつこの裏面をエッチング
処理により平滑に仕上げたうえ、平滑な裏面にメタル層
を形成することが行われている。
<Prior Art> Conventionally, in the general manufacturing process of semiconductors such as diodes and transistors, as shown in the process diagram of FIG. 4 (a), a sandblast or a grindstone is applied to the back surface of a semiconductor wafer made of silicon. It has been practiced to reduce the thickness of a semiconductor wafer by performing a grinding process by, for example, and to finish the back surface of the semiconductor wafer to be smooth by etching and to form a metal layer on the smooth back surface.

この際、半導体ウェハ30の表面30aには、第5図に示す
ような加工パターン31,…が既に形成されているので、
裏面加工処理による影響を被らないために表面保護処理
が施される。このような表面保護処理の第1の方法とし
ては、第4図(b)に手順を示すように、保護シートを
用い、かつレジスト膜を形成する方法、また、第2の方
法としては、第4図(c)に手順を示すように、レジス
ト膜を2度にわたって形成する方法が知られている。な
お、第6図(a),(b)は、これらの方法が実施され
た状態の半導体ウェハ30を示す側面図であって、第6図
(a)中の符号32は保護シート、第6図(b)中の符号
33はレジスト膜である。
At this time, since the processing pattern 31, ... As shown in FIG. 5 is already formed on the surface 30a of the semiconductor wafer 30,
A surface protection treatment is performed to avoid the influence of the back surface treatment. As the first method of such surface protection treatment, as shown in the procedure in FIG. 4 (b), a method of using a protective sheet and forming a resist film, and the second method is As shown in FIG. 4 (c), a method of forming a resist film twice is known. 6 (a) and 6 (b) are side views showing the semiconductor wafer 30 in a state in which these methods have been carried out, and the reference numeral 32 in FIG. 6 (a) is a protective sheet, and FIG. Symbols in Figure (b)
33 is a resist film.

つぎに、このような半導体ウェハの裏面加工方法につい
て、それぞれ説明する。
Next, each of the methods for processing the back surface of such a semiconductor wafer will be described.

第1の方法においては、まず、半導体ウェハ30の表面30
aにプラスチックからなる保護シート32を貼付したの
ち、その裏面30bの研削加工を行い、この研削加工終了
後に保護シート32を除去する。つぎに、半導体ウェハ30
の表面30aに、エッチング溶液の侵入を防止し得るレジ
スト膜33を形成したうえで、液相もしくは気相によるエ
ッチング処理を行い、その裏面30bを平滑に仕上げたの
ち、レジスト膜33を除去する。そして、レジスト膜33を
除去したのち、蒸着処理によって半導体ウェハ30の裏面
30bにメタル層を形成している。
In the first method, first, the surface 30 of the semiconductor wafer 30 is
After attaching the protective sheet 32 made of plastic to a, the back surface 30b is ground, and the protective sheet 32 is removed after the grinding is completed. Next, the semiconductor wafer 30
After forming a resist film 33 capable of preventing the invasion of the etching solution on the front surface 30a, etching treatment is performed in a liquid phase or a vapor phase to finish the back surface 30b to be smooth, and then the resist film 33 is removed. Then, after removing the resist film 33, the back surface of the semiconductor wafer 30 is subjected to a vapor deposition process.
A metal layer is formed on 30b.

このように、エッチング処理の前段で保護シート32を剥
離してレジスト膜33を形成するのは、つぎのような理由
による。すなわち、一般的に半導体ウェハ30の表面30a
では、第5図に示すように、加工パターン31,…を構成
する分割溝34,…が半導体ウェハ30の周縁にまで到達し
ている。半導体ウェハ表面30aに貼付した保護シート32
の接着剤35は分割溝34,…が微小な寸法であることか
ら、これらの分割溝34,…を埋め込んで密封してしまう
ことができない。そのため、裏面研削加工前に貼付した
保護シート32を半導体ウェハ表面30aに貼付した状態の
ままでエッチング処理を行うと、半導体ウェハ30の周縁
の開口した分割溝34,…からエッチング溶液、いわゆる
エッチャントが侵入して加工パターン31,…を浸食する
というような不都合が発生する。このような不都合の発
生を防止するために、保護シート32を剥離したうえ、レ
ジスト膜33を厚く形成して分割溝34,…の開口を埋め込
まなければならない。
The reason why the protective film 32 is peeled off and the resist film 33 is formed before the etching process is as follows. That is, in general, the surface 30a of the semiconductor wafer 30
Then, as shown in FIG. 5, the dividing grooves 34, ... Forming the processing patterns 31, .. reach the peripheral edge of the semiconductor wafer 30. Protective sheet 32 attached to the semiconductor wafer surface 30a
Since the dividing grooves 34, ... Of the adhesive 35 have a very small size, it is impossible to fill and seal the dividing grooves 34 ,. Therefore, if the etching treatment is performed with the protective sheet 32 attached before the back surface grinding process attached to the semiconductor wafer front surface 30a, the etching solution, a so-called etchant, is generated from the divided grooves 34, ... Opened in the peripheral edge of the semiconductor wafer 30. Inconveniences such as invasion and erosion of the processing patterns 31 ,. In order to prevent such an inconvenience from occurring, the protective sheet 32 must be peeled off, and the resist film 33 must be formed thick to fill the openings of the dividing grooves 34, ....

また、第2の方法においては、半導体ウェハ30の表面30
aにレジスト膜33を形成したのち、その裏面30bの研削加
工を行い、この研削加工によって損傷を被ったレジスト
膜33を一旦除去して、再度、レジスト膜33を形成する。
つぎに、液相もしくは気相によるエッチング処理を行
い、半導体ウェハ30の裏面30bを平滑に仕上げたのち、
レジスト膜33を除去する。そして、このレジスト膜33を
除去したのち、半導体ウェハ30の裏面30bに対し蒸着処
理を行い、メタル層を形成している。
In addition, in the second method, the surface 30 of the semiconductor wafer 30 is
After the resist film 33 is formed on a, the back surface 30b is ground, the resist film 33 damaged by the grinding is once removed, and the resist film 33 is formed again.
Next, after performing a liquid phase or gas phase etching process to finish the back surface 30b of the semiconductor wafer 30 to be smooth,
The resist film 33 is removed. After removing the resist film 33, the back surface 30b of the semiconductor wafer 30 is subjected to a vapor deposition process to form a metal layer.

〈発明が解決しようとする問題点〉 このように、第1および第2のいずれの裏面加工方法に
おいても、半導体ウェハ30のエッチング処理毎に、保護
シート32を剥離してレジスト膜33を形成したり、レジス
ト膜33を形成し直したりする必要があるため、半導体ウ
ェハ30の裏面加工処理は手間がかかり、かつ生産性の悪
いものとなっていた。しかも、厚みの薄い半導体ウェハ
30に対して耐酸性を得るためにレジスト膜33を厚く形成
しなければならないので、この点でも作業性が悪かっ
た。
<Problems to be Solved by the Invention> As described above, in any of the first and second back surface processing methods, the protective sheet 32 is peeled off to form the resist film 33 every time the semiconductor wafer 30 is etched. Alternatively, since it is necessary to re-form the resist film 33, the back surface processing of the semiconductor wafer 30 is troublesome and the productivity is low. Moreover, thin semiconductor wafers
Since the resist film 33 must be formed thick in order to obtain acid resistance with respect to 30, workability was also poor in this respect.

本発明はかかる従来の問題点に鑑み、表面保護処理に要
する手間を省いて生産性の向上を図ることができる半導
体ウェハの裏面加工方法の提供を目的とする。
In view of such conventional problems, an object of the present invention is to provide a method for processing the back surface of a semiconductor wafer, which can save the labor required for the surface protection processing and improve the productivity.

〈問題点を解決するための手段〉 本発明は、このような目的を達成するために、半導体ウ
ェハの表面の周囲に加工パターンが形成されない平滑面
部を残存させておき、その表面に保護シートを貼付して
全面を覆ったのち、半導体ウェハの裏面に対して研削加
工を行い、かつ前記表面に前記保護シートを貼付した状
態で前記裏面をエッチング処理によって平滑に仕上げた
うえ、前記表面から前記保護シートを剥離したのち、前
記裏面にメタル層を形成することに特徴を有するもので
ある。
<Means for Solving Problems> In order to achieve such an object, the present invention leaves a smooth surface portion on which a processing pattern is not formed around the surface of a semiconductor wafer, and a protective sheet is provided on the surface. After sticking and covering the entire surface, the back surface of the semiconductor wafer is ground, and the back surface is finished smooth by etching while the protection sheet is stuck to the front surface, and the protection is performed from the front surface. After peeling the sheet, a metal layer is formed on the back surface.

〈実施例〉 以下、本発明を図面に示す実施例に基づき詳細に説明す
る。
<Example> Hereinafter, the present invention will be described in detail based on an example shown in the drawings.

第1図は半導体ウェハの加工処理工程図、第2図は加工
処理される半導体ウェハの平面図、第3図は表面保護処
理が実施された状態の半導体ウェハの側面図である。第
2図および第3図における符号10はシリコンなどからな
る半導体ウェハであって、この半導体ウェハ10の表面10
aには分割溝11,…で区切られた多数の加工パターン12,
…が形成され、かつ表面10aの周囲には加工パターンが
形成されない平滑面部13が残存させられている。また、
第3図における符号14は、半導体ウェハ表面10aを保護
するための保護シートであって、耐酸性を有するプラス
チックなどからなっている。
FIG. 1 is a semiconductor wafer processing step diagram, FIG. 2 is a plan view of a semiconductor wafer to be processed, and FIG. 3 is a side view of a semiconductor wafer in a state where surface protection processing is performed. Reference numeral 10 in FIGS. 2 and 3 denotes a semiconductor wafer made of silicon or the like, and the surface 10 of the semiconductor wafer 10
a has a number of machining patterns 12, which are divided by dividing grooves 11 ,.
, And the smooth surface portion 13 on which the processing pattern is not formed is left around the surface 10a. Also,
Reference numeral 14 in FIG. 3 is a protective sheet for protecting the surface 10a of the semiconductor wafer, which is made of plastic having acid resistance.

つぎに、このような半導体ウェハ10に対する加工処理に
ついて、第1図(a)に示す裏面処理の工程図および第
1図(b)の表面保護処理の工程図に基づき、順次説明
する。
Next, the processing of such a semiconductor wafer 10 will be sequentially described based on the process diagram of the back surface treatment shown in FIG. 1A and the process diagram of the surface protection treatment of FIG. 1B.

まず、半導体ウェハ10の表面10aに形成された加工パタ
ーン12,…が裏面加工処理によって不都合な影響を被ら
ないように、半導体ウェハ表面10に保護シート14を貼付
し、その全面を覆う。そののち、この半導体ウェハ10の
裏面10bに対してサンドブラストや砥石などによる研削
加工を行ってその厚みを薄くする。
First, a protective sheet 14 is attached to the front surface 10 of the semiconductor wafer to cover the entire surface so that the processing patterns 12, ... Formed on the front surface 10a of the semiconductor wafer 10 are not adversely affected by the back surface processing. After that, the back surface 10b of the semiconductor wafer 10 is ground by sandblasting or a grindstone to reduce its thickness.

つぎに、半導体ウェハ表面10aに保護シート14を貼付し
た状態のままで、液相もしくは気相によるエッチング処
理を行い、その裏面10bを平滑に仕上げる。このとき、
半導体ウェハ10の表面10aに形成された分割溝11,…は表
面10aの周縁にまで到達していないので周縁が保護シー
ト14によって封止され、半導体ウェハ表面10aにエッチ
ャントが侵入して加工パターン12,…に不都合な影響を
及ぼすことはない。
Next, with the protective sheet 14 still attached to the front surface 10a of the semiconductor wafer, an etching process in a liquid phase or a vapor phase is performed to finish the back surface 10b of the surface smooth. At this time,
Since the dividing grooves 11, ... Formed on the surface 10a of the semiconductor wafer 10 do not reach the peripheral edge of the surface 10a, the peripheral edge is sealed by the protective sheet 14, and the etchant enters the semiconductor wafer surface 10a and the processing pattern 12 is formed. It does not adversely affect, ....

そして、このエッチング処理の終了後に保護シート14を
剥離したうえ、蒸着処理によって半導体ウェハ裏面10b
にメタル層を形成する。
After completion of this etching process, the protective sheet 14 is peeled off, and the semiconductor wafer back surface 10b is formed by a vapor deposition process.
A metal layer is formed on.

なお、以上の説明における保護シート14として、紫外線
硬化樹脂製の接着シートを使用すれば、紫外線の照射に
よりその接着剤15部分が硬化するので、半導体ウェハ10
から保護シート14を極めて容易に剥離することができ
る。そのため、剥離する際に半導体ウェハ10が割れると
いうような不都合を生じることはない。また、表面10a
の周囲に加工パターン12,…が形成されない平滑面部13
を有する半導体ウェハ10を製造するには、その加工パタ
ーン形成工程において使用するパターンマスクを変更す
ることのみで可能であるから、その製造工程を何等変更
する必要はなく、容易に実施できる。さらに、このよう
な半導体ウェハ10は次工程において分割されることにな
るが、この分割は表面10aに分割溝11,…を基準にダイシ
ングソーなどにより位置決めされたうえで実施されるの
で、半導体ウェハ表面10aの周囲に平滑面部13が形成さ
れていても支障はない。
If an adhesive sheet made of an ultraviolet curable resin is used as the protective sheet 14 in the above description, the adhesive 15 portion is cured by irradiation with ultraviolet rays, so that the semiconductor wafer 10
The protective sheet 14 can be peeled off very easily. Therefore, there is no inconvenience that the semiconductor wafer 10 breaks when peeling. Also, the surface 10a
The smooth surface part 13 where the processing pattern 12, ... Is not formed around the
Since it is possible to manufacture the semiconductor wafer 10 having the above, only by changing the pattern mask used in the processing pattern forming step, there is no need to change the manufacturing step, and it can be easily carried out. Further, such a semiconductor wafer 10 is to be divided in the next process, but since this division is performed after being positioned on the surface 10a with a dicing saw or the like with reference to the dividing grooves 11, ... There is no problem even if the smooth surface portion 13 is formed around the surface 10a.

〈発明の効果〉 以上のように本発明によれば、表面の周囲に加工パター
ンが形成されない平滑面部を有する半導体ウェハに保護
シートを貼付しているので、半導体ウェハ裏面に対する
エッチング処理時にその表面にエッチャントが侵入する
ことがないため、研削加工前に保護シートを貼付した状
態のままでエッチング処理を行うことができる。そのた
め、保護シートを剥離してレジスト膜を厚く形成した
り、レジスト膜を形成し直す必要がないので、表面保護
処理に要する手間を省くことができ、かつ生産性の向上
を図ることができる。
<Effects of the Invention> As described above, according to the present invention, since the protective sheet is attached to the semiconductor wafer having the smooth surface portion in which the processing pattern is not formed around the surface, the surface of the semiconductor wafer is etched during the etching process on the back surface thereof. Since the etchant does not enter, the etching treatment can be performed with the protective sheet attached before the grinding process. Therefore, it is not necessary to peel off the protective sheet to form a thick resist film or to re-form the resist film, so that the labor required for the surface protection treatment can be omitted and the productivity can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図ないし第3図は本発明の実施例を示し、第1図は
半導体ウェハの加工処理工程図、第2図は加工処理され
る半導体ウェハの平面図、第3図は表面保護処理が実施
された状態の半導体ウェハの側面図である。また、第4
図ないし第6図は従来例を示し、第4図は半導体ウェハ
の加工処理工程図、第5図は半導体ウェハの平面図、第
6図は表面保護処理が実施された状態の半導体ウェハの
側面図である。 10……半導体ウェハ、10a……半導体ウェハの表面、10b
……半導体ウェハの裏面、12……加工パターン、13……
平滑面部、14……保護シート。
1 to 3 show an embodiment of the present invention, FIG. 1 is a process diagram of a semiconductor wafer processing, FIG. 2 is a plan view of a semiconductor wafer to be processed, and FIG. It is a side view of the semiconductor wafer in the implemented state. Also, the fourth
1 to 6 show a conventional example, FIG. 4 is a processing step diagram of a semiconductor wafer, FIG. 5 is a plan view of a semiconductor wafer, and FIG. 6 is a side surface of a semiconductor wafer in a state where surface protection processing is performed. It is a figure. 10 ... Semiconductor wafer, 10a ... Semiconductor wafer surface, 10b
…… Surface of semiconductor wafer, 12 …… Processing pattern, 13 ……
Smooth surface, 14 …… Protective sheet.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】半導体ウェハの表面の周囲に加工パターン
が形成されない平滑面部を残存させておき、その表面に
保護シートを貼付して全面を覆ったのち、半導体ウェハ
の裏面に対して研削加工を行い、かつ前記表面に前記保
護シートを貼付した状態で前記裏面をエッチング処理に
よって平滑に仕上げたうえ、前記表面から前記保護シー
トを剥離したのち、前記裏面にメタル層を形成すること
を特徴とする半導体ウェハの裏面加工方法。
1. A smooth surface portion on which a processing pattern is not formed is left around the front surface of a semiconductor wafer, a protective sheet is attached to the surface to cover the entire surface, and then the back surface of the semiconductor wafer is ground. And, after the protective sheet is adhered to the front surface, the back surface is finished to be smooth by an etching process, and after the protective sheet is peeled from the surface, a metal layer is formed on the back surface. Backside processing method for semiconductor wafer.
JP61240040A 1986-10-08 1986-10-08 Backside processing method for semiconductor wafer Expired - Fee Related JPH07105370B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61240040A JPH07105370B2 (en) 1986-10-08 1986-10-08 Backside processing method for semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61240040A JPH07105370B2 (en) 1986-10-08 1986-10-08 Backside processing method for semiconductor wafer

Publications (2)

Publication Number Publication Date
JPS6394630A JPS6394630A (en) 1988-04-25
JPH07105370B2 true JPH07105370B2 (en) 1995-11-13

Family

ID=17053576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61240040A Expired - Fee Related JPH07105370B2 (en) 1986-10-08 1986-10-08 Backside processing method for semiconductor wafer

Country Status (1)

Country Link
JP (1) JPH07105370B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102593676B1 (en) * 2023-06-30 2023-10-25 (주)하늘소프트 Method for enhancing object detecting performance using reverse tracking and object tracking device therefor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19502777A1 (en) * 1994-02-22 1995-08-24 Siemens Ag Method for plasma-assisted backside etching of a semiconductor wafer in the case of a lacquer-free front surface of a pane
KR100407472B1 (en) * 2001-06-29 2003-11-28 삼성전자주식회사 Chip-Stacked Package Device Having Upper Chip Provided With Corner Trenchs And Method For Manufacturing the Same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54111796A (en) * 1978-02-22 1979-09-01 Hitachi Ltd Semiconductor element and its manufacture
JPS5571026A (en) * 1978-11-24 1980-05-28 Hitachi Ltd Method and apparatus for grinding wafer
JPS56169332A (en) * 1980-05-31 1981-12-26 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS5980940A (en) * 1982-11-01 1984-05-10 Oki Electric Ind Co Ltd Manufacture of insulator isolated substrate
JPS59103342A (en) * 1982-12-06 1984-06-14 Nec Corp Manufacture of semiconductor device
JPH0618190B2 (en) * 1984-05-29 1994-03-09 三井東圧化学株式会社 Wafer processing film
JPS618938A (en) * 1984-06-25 1986-01-16 Toshiba Corp Manufacture of semiconductor device
JPS6167225A (en) * 1984-09-08 1986-04-07 Sony Corp Pattern forming method
JPS61121335A (en) * 1984-11-16 1986-06-09 Rohm Co Ltd Processing method for grounding surface of wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102593676B1 (en) * 2023-06-30 2023-10-25 (주)하늘소프트 Method for enhancing object detecting performance using reverse tracking and object tracking device therefor

Also Published As

Publication number Publication date
JPS6394630A (en) 1988-04-25

Similar Documents

Publication Publication Date Title
US20050215056A1 (en) Bonded wafer processing method
JPH04129267A (en) Semiconductor substrate and manufacture thereof
JPH05335411A (en) Manufacture of pellet
JP2007214268A (en) Process for fabrication of semiconductor device
US20080268647A1 (en) Method of plasma etching with pattern mask
JP2004119718A (en) Method of manufacturing thin semiconductor chip
JPH07105370B2 (en) Backside processing method for semiconductor wafer
JPH0562950A (en) Application of protective tape to semiconductor wafer and method of exfolitating
JPH0737840A (en) Semiconductor device and manufacture thereof
TW201545220A (en) Manufacturing method of semiconductor structure
JPH05315304A (en) Method for polishing back of wafer
JP2004253678A (en) Method for manufacturing semiconductor device
JP2001127024A (en) Semiconductor device and manufacturing method thereof
JPS60195546A (en) Substrate for mask
JPH0645436A (en) Bonding method for semiconductor substrate
JP2913716B2 (en) Semiconductor device
JPH04336448A (en) Fabrication of semiconductor device
JPH08264490A (en) Fabrication of semiconductor device
JPS59188921A (en) Manufacture of dielectric isolation substrate
JP2023102609A (en) Manufacturing method of semiconductor device
JPH02153527A (en) Manufacture of semiconductor device
JPH0831710A (en) Manufacture of semiconductor device
JP2587532B2 (en) Method for manufacturing semiconductor device
KR970003908B1 (en) Mounting method of wafer
JPH02303128A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees