JPH0831710A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0831710A
JPH0831710A JP18892194A JP18892194A JPH0831710A JP H0831710 A JPH0831710 A JP H0831710A JP 18892194 A JP18892194 A JP 18892194A JP 18892194 A JP18892194 A JP 18892194A JP H0831710 A JPH0831710 A JP H0831710A
Authority
JP
Japan
Prior art keywords
film
wafer
silicon oxide
edge
positive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP18892194A
Other languages
Japanese (ja)
Inventor
Kohei Eguchi
公平 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP18892194A priority Critical patent/JPH0831710A/en
Publication of JPH0831710A publication Critical patent/JPH0831710A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the generation of particles due to the peeling of a film from the peripheral section of a wafer, and to obviate heavy-metal contamination and the generation of a crystal defect in the wafer. CONSTITUTION:The upper section of a first silicon oxide film 2 formed on a silicon substrate 1 is coated with a first positive type photo-resist film 6, the first positive type photo-resist film 6 is developed through pattern exposure and peripheral exposure to form a pattern, the first silicon oxide film 2 is etched selectively, and the end section of the first silicon oxide film 2 is formed so as to be separated from the end section of the silicon substrate 1 by W1. The first positive type photo-resist film 6 is removed. The same process is carried out regarding a tungsten polycide film 3 and a second positive type photo-resist film 7, a second silicon oxide film 4 and a third positive type photo- resist film 8, and a polysilicon film 5 and a fourth positive type photo-resist film 9, and the end sections of each film 3, 4, 5 are formed so as to be separated from the end section of the silicon substrate 1 by W2, W3, W4 in succession. Films having inferior adhesion are not brought into contact mutually and directly in the peripheral region of a wafer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にウエハ周辺部に形成される膜の端部を加工
するためのフォトレジスト工程を含む半導体装置の製造
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including a photoresist process for processing an end portion of a film formed on a peripheral portion of a wafer.

【0002】[0002]

【従来の技術】従来の半導体装置のフォトレジスト工程
を図2に基づき説明する。図2(a)は、従来のフォト
レジスト工程で生じる膜剥がれ現象を説明するウエハの
平面図、図2(b)は、図2(a)のE部の拡大平面図
である。
2. Description of the Related Art A conventional photoresist process for a semiconductor device will be described with reference to FIG. FIG. 2A is a plan view of a wafer for explaining a film peeling phenomenon that occurs in a conventional photoresist process, and FIG. 2B is an enlarged plan view of a portion E of FIG. 2A.

【0003】図2に示すように、従来のウエハDの周辺
部Aのエッチング工程等において、ウエハ周辺部Aのフ
ォトレジスト膜がエッチング装置等のクランプとの接触
により剥がれてパーティクルとなることを防ぐために、
フォトリソグラフィ工程中の現像工程前にウエハ周辺部
Aを除去するための露光を行い、現像によりウエハ周辺
部Aのフォトレジスト膜を除去することを行っていた。
As shown in FIG. 2, in the conventional etching process of the peripheral portion A of the wafer D and the like, it is prevented that the photoresist film on the peripheral portion A of the wafer D is peeled off by contact with a clamp such as an etching device to become particles. In order to
Before the development process in the photolithography process, exposure for removing the peripheral portion A of the wafer is performed, and the photoresist film on the peripheral portion A of the wafer is removed by the development.

【0004】通常、半導体装置の製造プロセスでは、フ
ォトリソグラフィ工程、エッチング工程を十回以上繰返
すが、いずれのフォトリソグラフィ工程でも、ウエハD
のウエハ周辺部Aの周辺露光を行うにあたり、その位置
精度が数十μm程度あるので、図2(b)に示すよう
に、数々の工程でそのエッジがずれる。
Normally, in the manufacturing process of a semiconductor device, the photolithography process and the etching process are repeated ten times or more.
In performing the peripheral exposure of the wafer peripheral portion A, since the positional accuracy is about several tens of μm, the edge shifts in a number of steps as shown in FIG. 2B.

【0005】また、特開平2−142115号公報に記
載されている、複数の膜の各々をフォトレジスト工程を
経てエッジ剥離する半導体装置の製造方法においては、
フォトレジスト工程において前工程で形成された膜のエ
ッジ剥離幅よりも、次工程で形成される膜のエッジ剥離
幅が狭くなって、前工程で形成された膜の端部を次工程
で形成された膜の端部で覆うように、露光幅を変えてい
た。
Further, in the method of manufacturing a semiconductor device described in Japanese Patent Application Laid-Open No. 2-142115, in which each of a plurality of films is edge-peeled through a photoresist process,
In the photoresist process, the edge peel width of the film formed in the next step is narrower than the edge peel width of the film formed in the previous step, and the edge of the film formed in the previous step is formed in the next step. The exposure width was changed so as to cover the edge of the film.

【0006】[0006]

【発明が解決しようとする課題】従来は、周辺露光のエ
ッジの位置のズレにより、密着性の悪い膜同士がウエハ
周辺部で10μm幅以上で接触し、そこで膜剥がれを生
じてパーティクルを発生するという問題があった。
Conventionally, due to the deviation of the edge position of the peripheral exposure, the films having poor adhesion are contacted with each other in a width of 10 μm or more at the peripheral portion of the wafer, and film peeling occurs to generate particles. There was a problem.

【0007】例えば、図2(a)はウエハD上にLSI
チップ配列をパターン形成した様子を示したものであ
る。図2(a)において、LSIチップ領域Bに格子状
に配列されたものはLSIチップである。また、ウエハ
Dの端のすぐ内側にあるラインはエッジ領域Aである。
また、図2(b)は、エッジ領域AのE部の拡大平面図
である。
For example, FIG. 2A shows an LSI on a wafer D.
It shows how the chip array is patterned. In FIG. 2A, what is arranged in the LSI chip area B in a grid pattern is an LSI chip. The line immediately inside the edge of the wafer D is the edge area A.
Further, FIG. 2B is an enlarged plan view of the E portion of the edge area A.

【0008】図2(a)において、LSIチップ領域B
とエッジ領域Aとの間の領域は、エッチングする前には
必ずフォトレジスト膜が全体に残る。そのため、その領
域に形成された膜は、エッチングされず最終的に膜は残
る。また、周辺露光を行う領域はウエハDの端からある
決まった距離のところで行う。例えば、ウエハ径が15
0mmであればウエハ中心を中心とした144mmの直
径の円より外側の領域を周辺露光する。しかしながら、
この周辺露光に伴う露光の位置精度は、数十μmのオー
ダーであるところから、図2(b)に示すように、各エ
ッチング工程後に残る各々の膜のエッジの位置が各々の
膜によって異なってくる。
In FIG. 2A, the LSI chip area B
In the region between the edge region A and the edge region A, the photoresist film is always entirely left before etching. Therefore, the film formed in that region is not etched and the film is finally left. Further, the peripheral exposure is performed at a certain distance from the edge of the wafer D. For example, if the wafer diameter is 15
If it is 0 mm, the area outside the circle having a diameter of 144 mm centering on the wafer center is peripherally exposed. However,
Since the positional accuracy of the exposure accompanying this peripheral exposure is on the order of several tens of μm, as shown in FIG. 2B, the position of the edge of each film remaining after each etching step differs depending on each film. come.

【0009】また、従来の半導体装置の製造方法におい
ては、図3の要部の縦断面図に示すように、シリコン基
板1上に形成された各層(第1のシリコン酸化膜2、タ
ングステンポリサイド膜3、第2のシリコン酸化膜4、
ポリシリコン膜5)のフォトレジスト工程で、ウエハ周
辺部に不要なレジストが残りやすいので、フォトレジス
ト工程を含む各層の加工工程において、露光装置の光を
集光してウエハ周辺部のみを一定の強さ、且つ一定幅で
露光して、ウエハ周辺部に不要なレジストが残らないよ
うにしていた。その時に、周辺露光の誤差により、タン
グステンポリサイド膜3とポリシリコン膜5がウエハ周
辺部で接触することがある。
In the conventional method of manufacturing a semiconductor device, as shown in the longitudinal sectional view of the main part of FIG. 3, each layer (first silicon oxide film 2, tungsten polycide 2) formed on the silicon substrate 1 is formed. Film 3, second silicon oxide film 4,
In the photoresist process of the polysilicon film 5), unnecessary resist is likely to remain in the peripheral portion of the wafer. The exposure is performed with high strength and a constant width so that unnecessary resist does not remain in the peripheral portion of the wafer. At that time, the tungsten polycide film 3 and the polysilicon film 5 may come into contact with each other in the peripheral portion of the wafer due to an error in peripheral exposure.

【0010】本発明者の実験により、タングステンポリ
サイド膜3上にポリシリコン膜5を形成し、接触させた
時、それが一領域で10μm×10μm以上であると、
タングステンポリサイド膜3上のポリシリコン膜5が剥
がれやすいということが判った。図3に示すタングステ
ンポリサイド膜3上のポリシリコン膜5の領域Cが剥が
れてウエハ内に散り、パーティクルとなるという問題が
あり、ひいてはLSI製造の歩留りを落してしまうとい
う問題があった。
According to an experiment conducted by the present inventor, when the polysilicon film 5 is formed on the tungsten polycide film 3 and brought into contact with it, it is 10 μm × 10 μm or more in one region.
It was found that the polysilicon film 5 on the tungsten polycide film 3 was easily peeled off. There is a problem in that the region C of the polysilicon film 5 on the tungsten polycide film 3 shown in FIG. 3 is peeled off and scattered in the wafer to form particles, which in turn lowers the yield of LSI manufacturing.

【0011】また、特開平2−142115号公報に記
載されているものは、前工程の膜を次工程の膜で覆うよ
うにフォトレジスト工程を順次行っている。しかし、タ
ングステン膜、タングステンシリコン膜等の金属膜やシ
リコン窒化膜等の絶縁膜などが半導体基板と接触する
と、半導体基板に重金属汚染や結晶欠陥が起きるという
問題があり、ひいてはリーク電流が生じるという問題が
あった。
Further, in the one disclosed in Japanese Patent Laid-Open No. 2-142115, the photoresist process is sequentially performed so that the film of the previous process is covered with the film of the next process. However, when a metal film such as a tungsten film or a tungsten silicon film or an insulating film such as a silicon nitride film is brought into contact with the semiconductor substrate, there is a problem that heavy metal contamination or crystal defect occurs in the semiconductor substrate, which results in a leakage current. was there.

【0012】そこで、本発明の目的は、ウエハの周辺露
光のエッジをコントロールすることにより、ウエハ周辺
部からのパーティクル発生を防ぐことができる半導体装
置の製造方法を提供することにある。更に、本発明の目
的は、ウエハの周辺露光によって半導体基板に重金属汚
染や結晶欠陥が生じない半導体装置の製造方法を提供す
ることにある。
Therefore, an object of the present invention is to provide a method of manufacturing a semiconductor device capable of preventing the generation of particles from the peripheral portion of a wafer by controlling the edge of peripheral exposure of the wafer. A further object of the present invention is to provide a method for manufacturing a semiconductor device in which heavy metal contamination and crystal defects do not occur in a semiconductor substrate due to peripheral exposure of a wafer.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、ウエハの周辺領域上に複数の膜を堆積す
る工程を含む半導体装置の製造方法において、少なくと
もウエハの周辺領域上に第1の膜を形成した後、ウエハ
の端部からウエハの内側に向けて第1の所定の位置まで
前記第1の膜を除去する第1の工程と、第1の工程後、
少なくとも前記第1の膜上に第2の膜を形成した後、ウ
エハの端部からウエハの内側に向けて前記第1の位置よ
りも内側の第2の所定の位置まで前記第2の膜を除去す
る第2の工程と、を具備するものである。
In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device including a step of depositing a plurality of films on a peripheral region of a wafer, at least on the peripheral region of the wafer. After forming the first film, a first step of removing the first film from the edge of the wafer toward the inside of the wafer to a first predetermined position; and, after the first step,
After forming the second film on at least the first film, the second film is formed from the edge of the wafer toward the inside of the wafer to a second predetermined position inside the first position. And a second step of removing.

【0014】[0014]

【作用】複数の膜の各々をフォトレジスト工程を経てエ
ッジ剥離する半導体装置の製造方法においては、フォト
レジスト工程において、前工程で形成された膜のエッジ
幅(ウエハの端部から前工程で形成された膜の端部まで
の幅)よりも、次工程で形成される膜のエッジ幅(ウエ
ハの端部から次工程で形成される膜の端部までの幅)の
方が広くなるように、前工程、次工程それぞれのウエハ
の周辺露光幅を変える。したがって、前工程の例えばタ
ングステンポリサイド膜のエッジよりタングステンポリ
サイド膜上に形成された例えば酸化膜のエッジが内側に
引っ込み、且つ酸化膜上に形成された例えばポリシリコ
ン膜のエッジが酸化膜のエッジより内側に引っ込むよう
に形成されるので、ウエハ周辺部にタングステンなどの
重金属汚染や窒化膜などによる結晶欠陥が生じない。ま
た、密着性の悪い膜同士が直接接触する広い領域が生じ
ない。これにより、膜剥がれが生じず、ひいてはLSI
製造時の歩留り低下の原因となるパーティクルの発生を
防ぐことができる。
In the method of manufacturing a semiconductor device in which each of a plurality of films is edge-peeled through the photoresist process, in the photoresist process, the edge width of the film formed in the preceding process (from the edge of the wafer to the preceding process is formed). The width of the edge of the film formed in the next step (the width from the edge of the wafer to the edge of the film formed in the next step) should be wider than the width of the film formed in the next step). The peripheral exposure width of the wafer in each of the previous step and the next step is changed. Therefore, the edge of, for example, an oxide film formed on the tungsten polycide film is recessed inward from the edge of, for example, the tungsten polycide film in the previous step, and the edge of, for example, a polysilicon film formed on the oxide film is an oxide film. Since it is formed so as to be recessed inward from the edge, contamination of heavy metals such as tungsten and crystal defects due to a nitride film do not occur in the peripheral portion of the wafer. Further, there is no large area where the films having poor adhesion are in direct contact with each other. As a result, film peeling does not occur, which leads to LSI
It is possible to prevent the generation of particles that cause a decrease in yield during manufacturing.

【0015】[0015]

【実施例】本発明に係るウエハの周辺露光方法の一実施
例を図1に基づいて説明する。図1は、本実施例におけ
るウエハの周辺露光方法を説明する要部の縦断面図であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a wafer edge exposure method according to the present invention will be described with reference to FIG. FIG. 1 is a vertical cross-sectional view of an essential part for explaining a wafer peripheral exposure method in this embodiment.

【0016】図1(a)において、シリコン基板1上に
熱酸化法により第1のシリコン酸化膜2を3000Åの
膜厚で形成する。フォトリソグラフィ工程すなわち第1
のシリコン酸化膜2上に第1のポジ型フォトレジスト膜
6を塗布し、パターン露光、周辺露光を行う。その後、
第1のポジ型フォトレジスト膜6を現像して第1のポジ
型フォトレジスト膜6にパターンを形成する。その後、
第1のシリコン酸化膜2を選択エッチングする。その結
果、第1のシリコン酸化膜2の端部がシリコン基板1の
端部からW1離れるように形成される。その後、第1の
ポジ型フォトレジスト膜6を除去する。第1のポジ型フ
ォトレジスト膜6の周辺露光方法は、周辺露光のエッジ
位置精度が±30μmであるので、周辺露光を行うにつ
れ順次、その周辺露光領域の設定を100μmずつ広げ
るようにするため、ウエハの端部から2600μmまで
露光する。
In FIG. 1A, a first silicon oxide film 2 is formed on a silicon substrate 1 by a thermal oxidation method to have a film thickness of 3000Å. Photolithography process or first
A first positive type photoresist film 6 is applied on the silicon oxide film 2 and the pattern exposure and the peripheral exposure are performed. afterwards,
The first positive photoresist film 6 is developed to form a pattern on the first positive photoresist film 6. afterwards,
The first silicon oxide film 2 is selectively etched. As a result, the end portion of the first silicon oxide film 2 is formed so as to be separated from the end portion of the silicon substrate 1 by W1. Then, the first positive photoresist film 6 is removed. Since the edge position accuracy of the peripheral exposure is ± 30 μm in the peripheral exposure method of the first positive type photoresist film 6, in order to sequentially expand the peripheral exposure region setting by 100 μm as the peripheral exposure is performed, Exposure is performed up to 2600 μm from the edge of the wafer.

【0017】次に、図1(b)において、CVD法によ
り1500Åの膜厚のポリシリコン膜をシリコン基板1
及び第1のシリコン酸化膜2上に形成し、その後にスパ
ッタ法により1500Åの膜厚のタングステンシリサイ
ド膜を形成することにより、計3000Åの膜厚のタン
グステンポリサイド膜3を形成する。シリコン基板1、
第1のシリコン酸化膜2及びタングステンポリサイド膜
3上に第2のポジ型フォトレジスト膜7を塗布し、パタ
ーン露光、周辺露光を行い、現像を行った後、タングス
テンポリサイド膜3を選択エッチングする。その結果、
タングステンポリサイド膜3の端部がシリコン基板1の
端部からW1よりも更に離れた距離W2まで離れて形成
される。選択エッチング終了後、第2のポジ型フォトレ
ジスト膜7を除去する。第2のポジ型フォトレジスト膜
7の周辺露光は、ウエハの端部から2800μmまで露
光する。
Next, in FIG. 1B, a polysilicon film having a thickness of 1500 Å is formed on the silicon substrate 1 by the CVD method.
Then, the tungsten polycide film 3 having a total thickness of 3000 Å is formed by forming a tungsten silicide film having a thickness of 1500 Å on the first silicon oxide film 2 by sputtering. Silicon substrate 1,
After the second positive photoresist film 7 is applied on the first silicon oxide film 2 and the tungsten polycide film 3, pattern exposure, peripheral exposure is performed, and development is performed, the tungsten polycide film 3 is selectively etched. To do. as a result,
The end portion of the tungsten polycide film 3 is formed so as to be separated from the end portion of the silicon substrate 1 by a distance W2 which is further separated from W1. After the selective etching is completed, the second positive photoresist film 7 is removed. The peripheral exposure of the second positive photoresist film 7 is performed from the edge of the wafer to 2800 μm.

【0018】次に、図1(c)において、CVD法によ
り5000Åの膜厚の第2のシリコン酸化膜4をタング
ステンポリサイド膜3上に形成する。シリコン基板1、
第1のシリコン酸化膜2、タングステンポリサイド膜3
及び第2のシリコン酸化膜4上に第3のポジ型フォトレ
ジスト膜8を塗布し、パターン露光、周辺露光を行った
後、現像を行う。その後、第2のシリコン酸化膜4を選
択エッチングする。その結果、第2のシリコン酸化膜4
の端部がシリコン基板1の端部からW2よりも更に離れ
た距離W3まで離れて形成される。選択エッチング終了
後、第3のポジ型フォトレジスト膜8を除去する。周辺
露光は、ウエハの端部から3000μmまで露光する。
Next, in FIG. 1C, a second silicon oxide film 4 having a film thickness of 5000Å is formed on the tungsten polycide film 3 by the CVD method. Silicon substrate 1,
First silicon oxide film 2, tungsten polycide film 3
Then, a third positive photoresist film 8 is applied on the second silicon oxide film 4, pattern exposure and peripheral exposure are performed, and then development is performed. Then, the second silicon oxide film 4 is selectively etched. As a result, the second silicon oxide film 4
Is formed to be separated from the end of the silicon substrate 1 by a distance W3 which is farther than W2. After completion of the selective etching, the third positive type photoresist film 8 is removed. The peripheral exposure is performed up to 3000 μm from the edge of the wafer.

【0019】次に、図1(d)において、CVD法によ
り3000Åの膜厚のポリシリコン膜5を第2のシリコ
ン酸化膜4上に形成する。シリコン基板1、第1のシリ
コン酸化膜2、タングステンポリサイド膜3、第2のシ
リコン酸化膜4及びポリシリコン膜5上に第4のポジ型
フォトレジスト膜9を塗布し、パターン露光、周辺露光
を行う。その後、第4のポジ型フォトレジスト膜9を現
像してフォトレジストパターンを形成する。その後、ポ
リシリコン膜5を選択エッチングする。その結果、ポリ
シリコン膜5の端部がシリコン基板1の端部からW3よ
りも更に離れた距離W4まで離れて形成される。選択エ
ッチング終了後、図1(e)に示すように、第4のポジ
型フォトレジスト膜9を除去する。周辺露光は、ウエハ
の端部から3200μmまで露光する。
Next, as shown in FIG. 1D, a polysilicon film 5 having a thickness of 3000 Å is formed on the second silicon oxide film 4 by the CVD method. A fourth positive photoresist film 9 is applied on the silicon substrate 1, the first silicon oxide film 2, the tungsten polycide film 3, the second silicon oxide film 4 and the polysilicon film 5, and pattern exposure and peripheral exposure are performed. I do. Then, the fourth positive photoresist film 9 is developed to form a photoresist pattern. Then, the polysilicon film 5 is selectively etched. As a result, the end portion of the polysilicon film 5 is formed so as to be separated from the end portion of the silicon substrate 1 by a distance W4 which is farther than W3. After the selective etching is completed, the fourth positive photoresist film 9 is removed as shown in FIG. The peripheral exposure is performed up to 3200 μm from the edge of the wafer.

【0020】上記で記述した周辺露光方法は、周辺露光
のエッジ位置精度が±30μmであるので、周辺露光を
行うにつれ、順次、その周辺露光領域の設定を100μ
mずつ広げた。すなわち第1のシリコン酸化膜2をパタ
ーニングする時の周辺露光は、ウエハエッジから260
0μmまでと設定する。その後の周辺露光は、順次、タ
ングステンポリサイド膜3に対して2800μm、第2
のシリコン酸化膜4に対して3000μm、ポリシリコ
ン膜5に対して3200μmと設定した。
In the peripheral exposure method described above, the edge position accuracy of the peripheral exposure is ± 30 μm. Therefore, as the peripheral exposure is performed, the peripheral exposure region is sequentially set to 100 μm.
It was spread by m. That is, the peripheral exposure when patterning the first silicon oxide film 2 is performed 260 times from the wafer edge.
Set up to 0 μm. Subsequent peripheral exposure is performed by sequentially applying 2800 μm to the tungsten polycide film 3, and then performing second exposure.
The silicon oxide film 4 was set to 3000 μm, and the polysilicon film 5 was set to 3200 μm.

【0021】その結果、図1に示すように、ウエハエッ
ジ近傍での各膜2、3、4、5のエッジは、順次ウエハ
端部より離れていくように形成される。タングステンポ
リサイド膜3とポリシリコン膜5は、ウエハの周辺領域
(エッジ領域)で接することはなく、従って、ウエハ周
辺領域において、望ましくない膜剥がれが生じることは
ない。
As a result, as shown in FIG. 1, the edges of the films 2, 3, 4, and 5 near the wafer edge are formed so as to be gradually separated from the wafer edge. The tungsten polycide film 3 and the polysilicon film 5 do not come into contact with each other in the peripheral region (edge region) of the wafer, and therefore, undesirable film peeling does not occur in the peripheral region of the wafer.

【0022】また、上記実施例では、第1のシリコン酸
化膜2及び第2のシリコン酸化膜4の代わりに、窒化
膜、ONO膜(酸化膜と窒化膜と酸化膜との積層膜)で
あってもよい。
Further, in the above embodiment, the first silicon oxide film 2 and the second silicon oxide film 4 are replaced by a nitride film and an ONO film (a laminated film of an oxide film, a nitride film and an oxide film). May be.

【0023】なお、上記実施例では、周辺露光をウエハ
エッジから順次広げて、タングステンポリサイド膜上を
ポリシリコン膜が覆わない製造方法について示したが、
本発明の製造方法は、上記の膜に限定されるものではな
い。また、フォトレジスト工程において、ポジ型フォト
レジスト膜を使用する場合について示したが、ネガ型フ
ォトレジスト膜を使用する場合についても、前工程と次
工程の露光幅の広狭関係を逆にすれば、本発明が適用さ
れることは明らかである。
In the above embodiment, the peripheral exposure is sequentially expanded from the wafer edge, and the manufacturing method in which the polysilicon film does not cover the tungsten polycide film has been described.
The manufacturing method of the present invention is not limited to the above film. Further, in the photoresist process, the case of using the positive type photoresist film is shown, but also in the case of using the negative type photoresist film, if the width relationship of the exposure width of the previous process and the next process is reversed, It is clear that the invention applies.

【0024】[0024]

【発明の効果】以上説明したように、本発明によれば、
ウエハの周辺露光エッジ部で、不本意に密着性の悪い膜
同士が接触することを防ぐことができるので、膜剥がれ
によるパーティクル発生を抑えることができ、且つ重金
属汚染や結晶欠陥の発生を防ぐことができ、ひいてはL
SI等の製造時の歩留りを大幅に向上させることができ
る。
As described above, according to the present invention,
Since it is possible to prevent unintentional contact between the films having poor adhesion at the peripheral exposure edge portion of the wafer, it is possible to suppress the generation of particles due to film peeling, and to prevent the occurrence of heavy metal contamination and crystal defects. And then L
It is possible to greatly improve the production yield of SI and the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例におけるウエハの周辺露光方
法を説明する要部の縦断面図である。
FIG. 1 is a vertical cross-sectional view of a main part for explaining a wafer peripheral exposure method according to an embodiment of the present invention.

【図2】従来のウエハの周辺露光方法を説明する、
(a)はウエハの平面図、(b)は(a)のE部の拡大
平面図である。
FIG. 2 illustrates a conventional wafer edge exposure method,
(A) is a plan view of a wafer, (b) is an enlarged plan view of an E portion of (a).

【図3】従来の半導体装置の製造方法を説明する要部の
縦断面図である。
FIG. 3 is a vertical cross-sectional view of a main part for explaining a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 第1のシリコン酸化膜 3 タングステンポリサイド膜 4 第2のシリコン酸化膜 5 ポリシリコン膜 6 第1のポジ型フォトレジスト膜 7 第2のポジ型フォトレジスト膜 8 第3のポジ型フォトレジスト膜 9 第4のポジ型フォトレジスト膜 1 Silicon Substrate 2 First Silicon Oxide Film 3 Tungsten Polycide Film 4 Second Silicon Oxide Film 5 Polysilicon Film 6 First Positive Photoresist Film 7 Second Positive Photoresist Film 8 Third Positive Type Photoresist film 9 Fourth positive photoresist film

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ウエハの周辺領域上に複数の膜を堆積す
る工程を含む半導体装置の製造方法において、 少なくともウエハの周辺領域上に第1の膜を形成した
後、ウエハの端部からウエハの内側に向けて第1の所定
の位置まで前記第1の膜を除去する第1の工程と、 第1の工程後、少なくとも前記第1の膜上に第2の膜を
形成した後、ウエハの端部からウエハの内側に向けて前
記第1の位置よりも内側の第2の所定の位置まで前記第
2の膜を除去する第2の工程と、を具備することを特徴
とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising: depositing a plurality of films on a peripheral region of a wafer; forming a first film on at least a peripheral region of the wafer; A first step of removing the first film toward a first predetermined position toward the inside, and after forming the second film at least on the first film after the first step, A second step of removing the second film from the end portion toward the inside of the wafer to a second predetermined position inside the first position, the second step of removing the second film. Production method.
JP18892194A 1994-07-19 1994-07-19 Manufacture of semiconductor device Withdrawn JPH0831710A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18892194A JPH0831710A (en) 1994-07-19 1994-07-19 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18892194A JPH0831710A (en) 1994-07-19 1994-07-19 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0831710A true JPH0831710A (en) 1996-02-02

Family

ID=16232221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18892194A Withdrawn JPH0831710A (en) 1994-07-19 1994-07-19 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0831710A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242337B1 (en) 1997-10-08 2001-06-05 Nec Corporation Semiconductor device and method of manufacturing the same
KR100296205B1 (en) * 1997-07-10 2001-10-25 다니구찌 이찌로오, 기타오카 다카시 Wafers with Circuit Patterns and Manufacturing Method
JP2006228798A (en) * 2005-02-15 2006-08-31 Oki Electric Ind Co Ltd Method of forming alignment mark and method of manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100296205B1 (en) * 1997-07-10 2001-10-25 다니구찌 이찌로오, 기타오카 다카시 Wafers with Circuit Patterns and Manufacturing Method
US6242337B1 (en) 1997-10-08 2001-06-05 Nec Corporation Semiconductor device and method of manufacturing the same
JP2006228798A (en) * 2005-02-15 2006-08-31 Oki Electric Ind Co Ltd Method of forming alignment mark and method of manufacturing semiconductor device
JP4680624B2 (en) * 2005-02-15 2011-05-11 Okiセミコンダクタ株式会社 Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US6846618B2 (en) Process for improving critical dimension uniformity
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
JPH0831710A (en) Manufacture of semiconductor device
JPH0458167B2 (en)
JP2913716B2 (en) Semiconductor device
JPH03205846A (en) Manufacture of semiconductor device
JP3349001B2 (en) Metal film forming method
JP2980061B2 (en) Method for manufacturing semiconductor device
JPS61172336A (en) Formation of electrode opening of semiconductor device
JP3140828B2 (en) Method for manufacturing semiconductor device
JPH03149819A (en) Manufacture of semiconductor device
KR100687852B1 (en) Method for manufacturing semiconductor device
JPH09181077A (en) Semiconductor device and manufacturing method thereof
KR0138963B1 (en) Forming method of metal line
KR20030037927A (en) Method for forming the reticle bit line bottom plug of semiconductor device
JPH02142115A (en) Manufacture of semiconductor device
JPH0669169A (en) Manufacture of semiconductor device
KR19990055784A (en) Manufacturing method of semiconductor device
JPH0653182A (en) Plasma etching method
JPH0287626A (en) Manufacture of semiconductor device
JPH0258212A (en) Manufacture of semiconductor device
KR20030038142A (en) Method for forming the reticle bit line bottom plug of semiconductor device
JPH0216737A (en) Manufacture of semiconductor device
JPH0411732A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011002