JPH07105319B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07105319B2 JPH07105319B2 JP57164341A JP16434182A JPH07105319B2 JP H07105319 B2 JPH07105319 B2 JP H07105319B2 JP 57164341 A JP57164341 A JP 57164341A JP 16434182 A JP16434182 A JP 16434182A JP H07105319 B2 JPH07105319 B2 JP H07105319B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyamide
- semiconductor substrate
- protective film
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 （ａ） 発明の技術分野 本発明は半導体装置の製造方法に係り、特にポリイミド
膜を半導体ウエーハ上にコーテイングする方法の改善に
関する。
膜を半導体ウエーハ上にコーテイングする方法の改善に
関する。
（ｂ） 技術の背景 集積回路半導体素子の高密度，高速度化が急速に進展し
ている中で、たとえばMOSダイナミツクRAM或はCCD（Cha
rge Coupled Device）などにパツケージ材料からのα線
照射によるソフト・エラーが発生し、このソフト・エラ
ーを抑える対策がこれからの大容量化にとつて重要な問
題である。
ている中で、たとえばMOSダイナミツクRAM或はCCD（Cha
rge Coupled Device）などにパツケージ材料からのα線
照射によるソフト・エラーが発生し、このソフト・エラ
ーを抑える対策がこれからの大容量化にとつて重要な問
題である。
（ｃ） 従来技術と問題点 そこで上記α線対策の一つとして、たとえば完成した半
導体基板の所望領域（１チツプ領域）に所定厚の高分子
樹脂保護膜、たとえばポリイミド樹脂膜を形成しソフト
・エラー防止対策とする方法が一般に行われている。
導体基板の所望領域（１チツプ領域）に所定厚の高分子
樹脂保護膜、たとえばポリイミド樹脂膜を形成しソフト
・エラー防止対策とする方法が一般に行われている。
上記半導体装置のα線対策の半導体基板上にポリイミド
保護膜を形成する従来の方法は、第１図に示すようにま
ず所望素子（図示せず）が通常の半導体ウエーハプロセ
スによつて完成された半導体基板１上に、ポリアミド樹
脂溶液をスピンコート法によつて、半導体素子のα線に
対する保護膜としての機能を果すに十分な所定厚（約10
μｍ以上）のポリアミド膜を全面に塗布した後、所定の
予備加熱処理によつて乾燥し、更に通常のフオトリソグ
ラフイプロセスによつて前記半導体基板１上の全面に形
成されたポリアミド膜をパターンニングして所望パター
ンのポリアミド保護膜２を形成する。次いで第２図に示
すように半導体基板１上に形成してなるポリアミド保護
膜２（第１図）を所定温度で高温硬化させて該ポリアミ
ド保護膜２（第１図）を充分にキユアさせてポリイミド
保護膜３とする。尚前図と同等の部分については同一符
号を付している。
保護膜を形成する従来の方法は、第１図に示すようにま
ず所望素子（図示せず）が通常の半導体ウエーハプロセ
スによつて完成された半導体基板１上に、ポリアミド樹
脂溶液をスピンコート法によつて、半導体素子のα線に
対する保護膜としての機能を果すに十分な所定厚（約10
μｍ以上）のポリアミド膜を全面に塗布した後、所定の
予備加熱処理によつて乾燥し、更に通常のフオトリソグ
ラフイプロセスによつて前記半導体基板１上の全面に形
成されたポリアミド膜をパターンニングして所望パター
ンのポリアミド保護膜２を形成する。次いで第２図に示
すように半導体基板１上に形成してなるポリアミド保護
膜２（第１図）を所定温度で高温硬化させて該ポリアミ
ド保護膜２（第１図）を充分にキユアさせてポリイミド
保護膜３とする。尚前図と同等の部分については同一符
号を付している。
しかしながら上記ポリイミド膜３は高温硬化する際に収
縮がおこり、該ポリイミド膜３の表面層と半導体基板１
との界面での収縮率の差によつて図示したごとく該ポリ
イミド膜３の側底面部３′が半導体基板１表面より剥離
することがあり、α線対策としての保護膜の機能を充分
に果せない問題があつた。
縮がおこり、該ポリイミド膜３の表面層と半導体基板１
との界面での収縮率の差によつて図示したごとく該ポリ
イミド膜３の側底面部３′が半導体基板１表面より剥離
することがあり、α線対策としての保護膜の機能を充分
に果せない問題があつた。
（ｄ） 発明の目的 本発明の目的はかかる問題点を解消してポリイミド保護
膜を半導体基板上に剥離することなく形成し高信頼性の
製品を製造することのできる半導体装置の製造方法の提
供にある。
膜を半導体基板上に剥離することなく形成し高信頼性の
製品を製造することのできる半導体装置の製造方法の提
供にある。
（ｅ） 発明の構成 即ち本発明は半導体基板上にポリアミド樹脂溶液を全面
に塗布し、予備加熱によつて所定厚の該ポリアミド樹脂
膜を形成する工程を複数回くりかえした後、リソグラフ
イプロセスにより上記ポリアミド膜を所望のパタンと
し、次いで該ポリアミド膜を高温硬化させてポリイミド
膜とする工程が含まれてなることを特徴とする。
に塗布し、予備加熱によつて所定厚の該ポリアミド樹脂
膜を形成する工程を複数回くりかえした後、リソグラフ
イプロセスにより上記ポリアミド膜を所望のパタンと
し、次いで該ポリアミド膜を高温硬化させてポリイミド
膜とする工程が含まれてなることを特徴とする。
（ｆ） 発明の実施例 以下本発明の実施例について第３図及び第４図に示す本
発明の一実施例の工程要部断面図を用いて詳細に説明す
る。尚前図と同等の部分については同符号を付してい
る。
発明の一実施例の工程要部断面図を用いて詳細に説明す
る。尚前図と同等の部分については同符号を付してい
る。
第３図において通常の半導体ウエーハプロセスによつて
形成された半導体素子を具備してなる半導体基板11上に
ポリアミド溶液をスピンコート法によつて、半導体素子
のα線に対する保護膜としての機能を果すに十分な厚み
の約50％の所定厚５μｍのポリアミド膜を全面に被覆し
た後、温度約150℃で約15分間低温乾燥し溶剤を蒸発さ
せて第１のポリアミド膜12を形成し、引続いて同様の方
法にて第２のポリアミド膜13を該第１のポリアミド膜12
上に形成する。この場合上述した第１のポリアミド膜12
の低温乾燥による蒸発工程において該ポリアミド膜12の
表面より蒸発が進行して、ポリアミド膜が収縮し半導体
基板11表面層に収縮ひずみを与え、この収縮ひずみによ
つて内部応力が発生するが第２のポリアミド膜13の形成
によつてこの内部応力が緩和され更に第２のポリアミド
膜13の予備加熱工程においても半導体基板11と該ポリア
ミド膜13の間に介在する第１のポリアミド膜12によつて
前記第２のポリアミド膜13の内部応力の発生は低減され
る。次いで通常のフオトプロセスを用いてゴム系のネガ
・レジスト膜（図示せず）を第１・第２ポリアミド膜
（12,13）によつて被覆された半導体基板11上の所望領
域に形成し該ネガ・レジスト膜をマスクとしてヒドラジ
ン等からなるエツチング液を用いる通常のウエツト・エ
ツチング法により上記第１・第２ポリアミド膜（12,1
3）の選択エツチングを行つて所望パターンのポリアミ
ド保護膜14を形成する。次いで第４図に示すように半導
体基板11上に形成してなるポリアミド保護膜14（第３
図）を温度450℃時間約30分間高温硬化させ該ポリアミ
ド保護膜14（第３図）を充分にキユアさせてポリイミド
保護膜15とする。以下通常のプロセスによつてダイシン
グし、組立工程によつて半導体装置を完成することがで
きる。以上説明したように本発明による一実施例によれ
ばα線対策のポリイミド膜形成に際してウエーハコーテ
イングを２回くりかえすことによつて内部応力の低減を
図り、高温硬化の際のポリイミド保護膜の剥離を防止す
ることが可能となる。
形成された半導体素子を具備してなる半導体基板11上に
ポリアミド溶液をスピンコート法によつて、半導体素子
のα線に対する保護膜としての機能を果すに十分な厚み
の約50％の所定厚５μｍのポリアミド膜を全面に被覆し
た後、温度約150℃で約15分間低温乾燥し溶剤を蒸発さ
せて第１のポリアミド膜12を形成し、引続いて同様の方
法にて第２のポリアミド膜13を該第１のポリアミド膜12
上に形成する。この場合上述した第１のポリアミド膜12
の低温乾燥による蒸発工程において該ポリアミド膜12の
表面より蒸発が進行して、ポリアミド膜が収縮し半導体
基板11表面層に収縮ひずみを与え、この収縮ひずみによ
つて内部応力が発生するが第２のポリアミド膜13の形成
によつてこの内部応力が緩和され更に第２のポリアミド
膜13の予備加熱工程においても半導体基板11と該ポリア
ミド膜13の間に介在する第１のポリアミド膜12によつて
前記第２のポリアミド膜13の内部応力の発生は低減され
る。次いで通常のフオトプロセスを用いてゴム系のネガ
・レジスト膜（図示せず）を第１・第２ポリアミド膜
（12,13）によつて被覆された半導体基板11上の所望領
域に形成し該ネガ・レジスト膜をマスクとしてヒドラジ
ン等からなるエツチング液を用いる通常のウエツト・エ
ツチング法により上記第１・第２ポリアミド膜（12,1
3）の選択エツチングを行つて所望パターンのポリアミ
ド保護膜14を形成する。次いで第４図に示すように半導
体基板11上に形成してなるポリアミド保護膜14（第３
図）を温度450℃時間約30分間高温硬化させ該ポリアミ
ド保護膜14（第３図）を充分にキユアさせてポリイミド
保護膜15とする。以下通常のプロセスによつてダイシン
グし、組立工程によつて半導体装置を完成することがで
きる。以上説明したように本発明による一実施例によれ
ばα線対策のポリイミド膜形成に際してウエーハコーテ
イングを２回くりかえすことによつて内部応力の低減を
図り、高温硬化の際のポリイミド保護膜の剥離を防止す
ることが可能となる。
（ｇ） 発明の効果 したがつて安定して高信頼性の製品を製造することが可
能であり、信頼性，歩留の向上に寄与すること大であ
る。尚本実施例においてはポリアミド保護膜の塗布工程
を２回くりかえしたが必要によつて更に複数回くりかえ
しても差しつかえない。又層間絶縁膜形成工程に使用も
可能であり、本実施例は本発明の一例としてあげたもの
であり、本発明の範囲を制限するものではない。
能であり、信頼性，歩留の向上に寄与すること大であ
る。尚本実施例においてはポリアミド保護膜の塗布工程
を２回くりかえしたが必要によつて更に複数回くりかえ
しても差しつかえない。又層間絶縁膜形成工程に使用も
可能であり、本実施例は本発明の一例としてあげたもの
であり、本発明の範囲を制限するものではない。
第１図及び第２図は従来方法による工程要部断面図、第
３図及び第４図は本発明の一実施例の工程要部断面図で
ある。図において11は半導体基板、12は第１のポリアミ
ド膜、13は第２のポリアミド膜、14は所望パターンのポ
リアミド保護膜、15はポリイミド保護膜を示す。
３図及び第４図は本発明の一実施例の工程要部断面図で
ある。図において11は半導体基板、12は第１のポリアミ
ド膜、13は第２のポリアミド膜、14は所望パターンのポ
リアミド保護膜、15はポリイミド保護膜を示す。
Claims (1)
- 【請求項１】半導体基板上にポリアミド樹脂溶液を全面
に塗布し、予備加熱によつて所定厚の該ポリアミド樹脂
膜を形成する工程を複数回くりかえした後、リソグラフ
イプロセスにより上記ポリアミド膜を所望のパターンと
し、次いで該ポリアミド膜を高温硬化させてポリイミド
膜とする工程が含まれてなることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57164341A JPH07105319B2 (ja) | 1982-09-20 | 1982-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57164341A JPH07105319B2 (ja) | 1982-09-20 | 1982-09-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5952840A JPS5952840A (ja) | 1984-03-27 |
| JPH07105319B2 true JPH07105319B2 (ja) | 1995-11-13 |
Family
ID=15791326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57164341A Expired - Lifetime JPH07105319B2 (ja) | 1982-09-20 | 1982-09-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105319B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59220935A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 半導体装置の製造方法 |
| US4612210A (en) * | 1985-07-25 | 1986-09-16 | International Business Machines Corporation | Process for planarizing a substrate |
| US4627988A (en) * | 1985-07-29 | 1986-12-09 | Motorola Inc. | Method for applying material to a semiconductor wafer |
| JPH05326491A (ja) * | 1992-05-15 | 1993-12-10 | Nec Corp | 半導体装置の製造方法 |
-
1982
- 1982-09-20 JP JP57164341A patent/JPH07105319B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5952840A (ja) | 1984-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI648438B (zh) | Semiconductor device, laminated semiconductor device, packaged laminated semiconductor device, and manufacturing method therefor | |
| CN107134414B (zh) | 半导体装置及其制造方法、倒装芯片型半导体装置及其制造方法 | |
| CN110176432B (zh) | 半导体装置、积层型半导体装置、密封后积层型半导体装置 | |
| TWI720145B (zh) | 製造扇出板級封裝的方法和用於其的載帶膜 | |
| JP6377894B2 (ja) | 半導体装置の製造方法、積層型半導体装置の製造方法、及び封止後積層型半導体装置の製造方法 | |
| JPH07105319B2 (ja) | 半導体装置の製造方法 | |
| JPH01196856A (ja) | 半導体装置用バンプ形成方法 | |
| US6759317B2 (en) | Method of manufacturing semiconductor device having passivation film and buffer coating film | |
| JPS61248529A (ja) | 樹脂層の製造方法 | |
| JP6291094B2 (ja) | 積層型半導体装置、及び封止後積層型半導体装置 | |
| JPH07105595B2 (ja) | 絶縁層の形成方法 | |
| JP2535890B2 (ja) | 半導体装置の製造方法 | |
| JPS6054444A (ja) | 半導体装置の製造方法 | |
| JPH08139189A (ja) | 半導体装置の製造方法 | |
| JPH11145129A (ja) | 半導体装置の製造方法 | |
| JPS59220935A (ja) | 半導体装置の製造方法 | |
| JPH0443641A (ja) | 半導体素子の製造方法 | |
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| JPS61107731A (ja) | 半導体装置の製造方法 | |
| JPH04307937A (ja) | 半導体素子の製造方法 | |
| JPH04257238A (ja) | 半導体装置の製造方法 | |
| JPS59219943A (ja) | 半導体装置製造方法 | |
| JPS6142412B2 (ja) | ||
| JPS63239955A (ja) | 半導体装置の製造方法 | |
| JP2002280451A (ja) | 多層配線形成方法 |