JPH07103480B2 - バイアを形成する方法 - Google Patents

バイアを形成する方法

Info

Publication number
JPH07103480B2
JPH07103480B2 JP3284757A JP28475791A JPH07103480B2 JP H07103480 B2 JPH07103480 B2 JP H07103480B2 JP 3284757 A JP3284757 A JP 3284757A JP 28475791 A JP28475791 A JP 28475791A JP H07103480 B2 JPH07103480 B2 JP H07103480B2
Authority
JP
Japan
Prior art keywords
copper
invar
etching
solution
chloride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3284757A
Other languages
English (en)
Other versions
JPH05195299A (ja
Inventor
ピーター・ジェームズ・デューク
リーン・ゲイル・ケイム
クリスティナ・ウォレリア・セムコウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05195299A publication Critical patent/JPH05195299A/ja
Publication of JPH07103480B2 publication Critical patent/JPH07103480B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/12Etching of semiconducting materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/07Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、金属コアの微細電子回
路パッケ−ジの製造に関する。より詳細には、本発明
は、銅−インバール(Invar 登録商標)−銅コアを有
する微細電子パッケ−ジにバイア(via)即ちバイア及
びスルーホールを化学的にエッチングすることに関す
る。
【0002】
【従来の技術】「インバ−ル」は、「実質的に非膨張性
の合金」に対するImphy S.A.社(フランス、パリ、168
Rue De Rivoli)の登録商標(登録番号0063970号)であ
る。インバ−ルは、鉄約64重量%及びニッケル約36
%を含む鉄−ニッケル合金である。
【0003】銅−インバ−ル−銅コアを機械的に穴あけ
すると、露呈された銅−インバ−ル−銅表面に欠陥が生
ずる。これらの欠陥のため、誘電体によって内部に閉じ
込めることが困難となるような不適切な形状のバイアま
たはスルーホールが生ずる。
【0004】バイア及びスルーホールの化学的エッチン
グには、強酸が必要とされ、高価な後処理及びエッチン
グ溶液の再生を行わねばならなくなる。 また銅−イン
バ−ル−銅は、強力な化学エッチング条件のもとに剥離
することがある。
【0005】本発明の製造方法によれば、銅−インバ−
ル−銅金属コアの微細電子パッケ−ジにバイア及びスル
ーホールをエッチングするのは、制御された電位を用い
た多工程電解方法によって達成される。この方法によっ
て、化学エッチング溶液の必要が除かれ、銅−インバ−
ル−銅のバイア及びスルーホールの形状の調整が可能と
なる。
【0006】電子パッケ−ジの一般的な構造及び製造方
法は、−例として、セラヒィム(Donald P.Seraphi
m)、ラスキー(Ronald Lasky)及び チェ(Che-YoL
i)らの 共著であるPrinciples of Electronic Packagi
ng(McGraw-Hill Book Company、New York、New York、
1988)、並びに、チュムラ(Rao R. Tummula)及びEuge
ne J.Rymaszewskiらの共著のMicroelectronic Packagin
g Handbook(Van Nostrand Reinhold、New York,New Y
ork 1988)に記載されている。これらは本明細書に引用
されている。
【0007】Seraphim et al.及びTummala らの著作物
に記載されているように、電子回路は、多くの個別の電
子回路構成部品、例えば何千個、時には何百万個もの個
別の抵抗、コンデンサ、インダクタ、ダイオ−ド及びト
ランジスタを備えている。これらの個別の回路部分は、
回路を形成するように相互接続され、これらの個別の回
路はさらに、複数の機能ユニットを形成するように相互
接続される。電力及び信号の分配は、これらの相互接続
部分を介してなされる。個別の機能ユニットは、機械的
な支持及び構造的な保護を必要としている。電子回路
は、その機能のために電気エネルギ−を必要としてお
り、また機能状態を保つために、熱エネルギ−の除去を
必要としている。回路部分及び回路を保護し、格納し、
冷却し、相互接続するために、チップ、モジュ−ル、回
路カ−ド、回路板及びその組合せのような微細電子パッ
ケ−ジが用いられている。
【0008】1つの集積回路において、回路構成部品と
回路構成部品及び回路と回路の相互接続、放熱及び機械
的な保護は、集積回路チップによってなされる。このチ
ップは、パッケ−ジングの0次レベルと、またそのモジ
ュ−ル中に封入されたチップは、パッケ−ジングの1次
レベルと、それぞれ称されている。
【0009】パッケ−ジングの少なくとも1つの別のレ
ベルがある。パッケ−ジングの第2レベルは、回路カ−
ドである。回路カ−ドは、少なくとも4つの機能を実行
する。第1に、回路カ−ドは、所望の機能を実行するた
めに必要な回路またはビットの全カウントが第1レベル
のパッケ−ジ即ちチップのビットカウントを超過するこ
とによて使用される。第2に、回路カ−ドは、他の回路
要素との信号の相互接続を行わせる。第3に、第2レベ
ルのパッケ−ジ即ち回路カ−ドは、第1レベルのパッケ
−ジ即ちチップまたはモジュ−ルに容易には組み込めな
い回路部分のための場所を提供する。これらの回路部分
は、例えば、コンデンサ、精密抵抗、インダクタ、電気
機械的スイッチ、光カプラ−等を含む。第4に、第2レ
ベルのパッケ−ジは、熱管理即ち放熱も行なう。
【0010】金属コアの回路板は、Nandakumar G.Aakal
u及びFrank J.Boldaの共著である「Coated-Metal Packa
ging」並びにRao R.Tummala及びEugene J.Rymaszewski
の共著であるMicroelectronic Packaging Handbook(Va
n Nostrand Reinhold,New York,1988,923−953頁)に
記載されている。これらは本明細書に引用されている。
【0011】本明細書において使用されているように、
被覆された金属パッケ−ジ(金属コアパッケ−ジとも呼
ばれる)とは、ポリマ−中に封入させた導電性の金属コ
アである。回路形成即ち個別化(personalization)
は、ポリマ−封入材の表面において行なわれ、バイア及
びスルーホールは、ポリマ−の封入材及び金属コア中に
通される。
【0012】金属コアは、銅コアまたは銅−インバ−ル
−銅コアでよい。銅及び銅−インバ−ル−銅コアは、回
路カ−ドまたは回路板に取り付けた装置から熱を放散さ
せる。熱伝導度が高いことによって、装置例えばメモリ
装置または論理装置が比較的低い温度で動作することが
可能となる。金属コアはまた、パッケ−ジに、すぐれた
機械的強度及び剛性を付与する。金属コアは、基板が大
きな重い回路構成部品を支持し、衝撃、振動、熱及び生
存可能性が1つの要因となる環境において動作すること
を可能とする。
【0013】銅−インバ−ル−銅は、その熱的、電気的
及び機械的特性のため、特に望ましいコア材料である。
インバ−ルは、鉄約64重量%とニッケル約36重量%
とを含む鉄−ニッケル合金である。この組成比からの偏
りは可能であるが、64−36合金は、鉄−ニッケル2
元系においての最低の熱膨張係数約1.5x10-7/℃
しか示さない。
【0014】銅膜の間の制御された厚みのインバ−ルの
積層により、銅−インバ−ル−銅コアの性状が定められ
うる。これは、Nandakumar G. Aakalu及びFrank J. Bo
ldaの著した「Coated-MetalPackaging」,Rao R. Tumm
ala及びEugene J.Ryamaszewskyの著した「Microelectro
nic Packaging Handbook(Van Nostrand Reinhold,New
York, New York (1988), 表13-2、頁932に示されてい
る。
【0015】
【表1】
【0016】ポリマ−は、パ−フルオロカ−ボン、フエ
ノ−ル、エポキシまたはポリイミドでもよい。−例とし
て、封入材は、フエノ−ル樹脂及び紙のようなフエノ−
ル樹脂−繊維複合体でもよい。別の方法として、封入材
は、エポキシ−ガラス繊維及びエポキシ−ポリパ−フル
オロカ−ボン繊維のようなエポキシ−繊維複合体でもよ
い。さらに別の方法として、封入材は、ポリイミド−ガ
ラス繊維またはポリイミド−ポリパ−フルオロカ−ボン
繊維のようなポリイミド−繊維複合体でもよい。
【0017】高密度パッケ−ジ並びに小径のバイア及び
スルーホールを有するパッケ−ジにおいての1つの問題
は、裕度である。−例として、バイア及びスルーホール
が広いピッチを持ち、即ち1cm3当り10以下であ
り、また直径が大きく、即ち約0.8mmよりも大きい
ような、低回路密度の応用例においては、バイア及びス
ルーホールを穿孔した後、バイア及びスルーホールの短
絡を防止するために、単純な技術を使用することができ
る。しかし、1cm3当りバイア数及びスルーホール数
が10よりも大きいかまたはバイア及びスルーホールの
直径が0.8mmよりも小さい高密度パッケ−ジの場合
には、そうはならない。即ち、金属コアパッケ−ジがこ
れらの小径−高密度のバイア及びスルーホールを有する
場合において、バイア及びスルーホールを穿孔し、次に
バイア及びスルーホールの露呈された表面にクロムをス
パッタリングによって被覆すると、バイア及びスルーホ
ールの穿孔及びスパッタリングによる被覆の後に誘電性
ポリマ−を適用するための寸法上または幾何学的な余地
(裕度)は殆ど残らない。この誘電性被覆は、付着した
誘電性ポリマ−によってスルーホールの絶縁が可能とな
るため大切である。
【0018】金属コアパッケ−ジのエッチングの別の問
題は、CuCl2/HCl及び/又はFeCl3/ HC
lエッチング剤の必要である。これらの特別のエッチン
グ剤は、複雑で高価な後処理及び処分の工程を必要とし
ている。また、従来のエッチング系においては、Cu−
インバ−ル界面が優先的にエッチングされ、Cuの「オ
−バ−ハング(overhang)」が付随して生ずる。このC
uの「オ−バ−ハング」は、クロムの沈着工程と、その
後のコンフオ−マルな(即ち適合性の)誘電被覆とに影
響する。
【0019】
【発明が解決しようとする課題】本発明の1つの目的
は、高密度の金属コアの回路カ−ド及び回路板を提供す
るにある。
【0020】本発明の別の目的は、CuCl2 /HCl
及びFeCl3/ HClのようなエッチング剤を使用し
なくてもよくすることにある。
【0021】本発明のさらに別の目的は、有害な優先的
エッチング及びその結果としての後処理の困難を除くこ
とにある。
【0022】本発明のさらに別の目的は、銅−インバ−
ル−銅コンペンセ−タ(compensator)またはコアを室温
で無機塩の水溶液中においてエッチングすることにあ
る。
【0023】
【課題を解決するための手段】これらの目的並びに別の
目的は、本発明の微細電子回路パッケ−ジの製造方法に
よって解決される。本発明による製造方法は、1対の誘
電膜の間に封入された銅−インバ−ル−銅の少なくとも
1つの層を有する金属コアの微細電子回路パッケ−ジを
製造する上に有用である。このパッケ−ジは、外表面に
表面路パターン(circuitization)を担持するようにさ
れ、内部回路パターンは、表面回路パターンから、銅−
インバ−ル−銅コアを通過している。
【0024】本発明による製造方法は、銅−インバ−ル
−銅コア中の露呈された銅を強塩基及び強酸の銅エッチ
ング酸性水溶液に浸し、銅を陽極性に保つことを含む、
電解方法である。これにより銅が酸可溶性の酸化銅に電
解的に転化される。他の工程で、銅−インバ−ル−銅コ
アのインバ−ルが塩化ナトリウムのインバ−ルエッチン
グ水溶液によって電解的にエッチングされる。この工程
は、可溶性の塩化鉄及び塩化ニッケルを電解的に形成す
ると共に銅を不動態化するような条件の下に行なわれ
る。
【0025】電解エッチング工程は、どちらの順序によ
ってもよい。本発明の1つの実施例によれば、銅が最初
にエッチングされる。これは、銅エッチング溶液中にお
いて銅をエッチングして可溶性酸化銅を形成し、次にイ
ンバ−ルエッチング塩化ナトリウム溶液中においてイン
バ−ルをエッチングして可溶の塩化鉄及び塩化ニッケル
を形成すると共に、銅を不動態化することによって達成
される。
【0026】本発明の別の実施例によれば、銅−インバ
−ル−銅を最初にエッチングし、銅を部分的にエッチン
グし、銅のオ−バ−ハングを残し、この銅のオ−バ−ハ
ングを次にエッチバックする。
【0027】本発明による製造方法は、銅−インバ−ル
−銅コアまたはコンペンセ−タから成る少なくとも1つ
の層を有する金属コアの微細電子パッケ−ジを製造する
上に有用である。銅−インバ−ル−銅コアは、1対の誘
電膜の間にカプセル封入すれことができる。このパッケ
−ジは、表面回路パターンを外表面に有するようにさ
れ、内面回路パターンは表面回路パターンから、銅−イ
ンバ−ル−銅コアを通過している。
【0028】本発明による製造方法は、エッチレジスト
によってパタ−ニングした銅−インバ−ル−銅コア中の
銅を強塩基と強酸化性酸との塩の水溶液に浸し、銅を陽
極性に保つことを含む、電解方法である。これによって
銅は、電解的に、酸に可溶の酸化銅に転化される。銅−
インバ−ル−銅コアのインバ−ルは、他の工程で、塩化
ナトリウムのインバ−ルエッチ水溶液によって、電解的
にエッチングされる。この工程は、可溶の塩化鉄及び塩
化ニッケルを電解的に形成すると共に銅を不動態化する
条件の下に行われる。
【0029】本発明の方法は、図1及び2のフロ−チャ
−トに示されている。図には、銅−インバ−ル−銅コア
の少なくとも1つの層を有する金属コア微細電子パッケ
−ジの製造に有用な微細電子パッケ−ジの製造方法が示
されている。
【0030】電解エッチング工程は、どちらの順序に従
って行ってもよい。本発明の−実施例によれば、図1に
示すように、銅を最初にエッチングする。そのために
は、アルカリ金属硝酸塩−硝酸水溶液(本明細書中にお
いて銅エッチング溶液と言う)中において銅をエッチン
グして、酸に可溶の酸化銅を形成した後、塩化ナトリウ
ム水溶液(本明細書中においてインバ−ルエッチング溶
液と言う)中においてインバ−ルをエッチして、可溶の
塩化鉄及び塩化ニッケルを形成すると共に、銅を不動態
化する。
【0031】本実施例では硝酸塩及び硝酸が用いられて
いるが、強酸と強塩基とのどのような塩基を用いても、
もちろん差支えない。例えば、塩硫酸塩または燐酸塩の
アルカリ金属(Li,Na,Kまたはそれらの組合わ
せ)の塩を本発明の方法に用いることができる。
【0032】本発明のこの実施例によれば、銅−インバ
−ル−銅面、例えば、0.75mil(0.019m
m)の厚みのインバ−ルシ−トの両面に0.125mi
l(0.0032mm)の銅(Cu)をラミネートした
ものからなるCu−インバ−ル−Cu面の両面をエッチ
レジスト工程によってパタ−ニングする。この方法は、
銅−インバ−ル−銅を無機塩の水溶液中に順次浸漬し、
銅−インバ−ル−銅に電解電位を適用して銅をエッチン
グし、次にインバ−ルをエッチングすることからなる、
2工程の方法である。
【0033】図1に示した方法によれば、銅が最初にエ
ッチされる。銅−インバ−ル−銅は、アルカリ金属の硝
酸塩及び硝酸の水溶液中に浸漬される。この溶液は、典
型的には、5モル量のアルカリ金属の硝酸塩から飽和ア
ルカリ金属硝酸塩までであり、有効量の硝酸HNO3を
含有している。有効量の硝酸は、電解酸化銅の溶解を助
けてインバ−ルは実質的に腐食されないままに保つに足
る量である。アルカリ金属の硝酸塩は、KNO3でもN
aNO3でもよい。
【0034】銅は、飽和カロメル電極(SCE)に対す
る1.5Vより低い電位において、対抗電極に関して陽
に保つ。飽和HNO3及び0.5容量%のHNO3を含有
するエッチング溶液の場合には、1.3Vにおいて約6
0秒が、0.125mil(0.0032mm)の銅を
エッチングするために必要となる。
【0035】次に、銅−インバ−ル−銅コンペンセ−タ
を塩化ナトリウム水溶液に浸漬する。硝酸塩/硝酸溶液
によって腐食されなかったインバ−ルは、塩化ナトリウ
ム溶液によって優先的にエッチされる。これは、高度に
可溶性の塩化鉄及び塩化ニッケルが形成され、銅が比較
的不溶性の塩化銅の膜の形成によって不動態化されるた
めである。
【0036】インバ−ルの酸化による塩化鉄及び塩化ニ
ッケルの形成は、Cuのエッチ速度に比べてインバ−ル
のエッチ速度を高くするために、0.5Vよりも高い印
加電圧を加えて行う。1.5V(SCE)の飽和NaC
l中では、0.75mil(0.019mm)のインバ
−ルのエッチングに、約65秒が必要とされる。
【0037】本発明の別の実施例によれば、銅−インバ
−ル−銅全体が最初にエッチングされ、銅が部分的にエ
ッチングされ、銅オ−バ−ハングが形成される。銅オ−
バ−ハングは、後にエッチバックされる。図2に示した
この実施例によれば、銅−インバ−ル−銅が最初にエッ
チされ、インバ−ルが優先的にエッチされ、銅オ−バ−
ハングが形成される。銅−インバ−ル−銅は、塩化ナト
リウムとしてのアルカリ金属の塩化物の水溶液中に、少
なくとも約0.3V(SCE)の電圧で浸漬される。
【0038】0.125mil(0.0032mm)C
u、0.75mil(0.019mm)インバ−ル、
0.125mil(0.0032mm)Cuにおいて、
印加電圧が0.75Vであると、銅−インバ−ル−銅の
エッチングに約80秒が必要とされる。これによってイ
ンバ−ル上に、銅の「オ−バ−ハング」が作り出され
る。
【0039】この銅オ−バ−ハングは、アルカリ金属硝
酸塩−硝酸溶液中においての銅の選択的エッチバックに
よって除去される。この溶液は、典型的には、5モルの
アルカリ金属硝酸塩から飽和アルカリ金属硝酸塩までで
あり、有効量の硝酸HNO3を含有する。硝酸の有効量
は、電解酸化銅の溶解を助けてインバ−ルは実質的に腐
食されないままに保つに足る量である。アルカリ金属の
硝酸塩は、KNO3でもNaNO3でもよい。
【0040】銅オ−バ−ハングのエッチバックのために
は、銅は、飽和カロメル電極(SCE)に対する1.5
Vより低い電位において、対抗電極に関して陽に保つ。
飽和HNO3及び0.5容量%のHNO3を含有するエッ
チング溶液の場合には、1.3V(SCE)において約
20秒が、0.125mil(0.0032mm)の銅
をエッチングするために必要となる。
【0041】露呈された銅−インバ−ル−銅上の電位
は、連続流の直流でも、脈流状の直流でもよい。
【0042】本発明の特に好ましい実施例によれば、電
解質を超音波によりかき混ぜることによって、電解質の
接触と拡散性とが改善される。
【0043】本発明のさらに別の好ましい実施例によれ
ば、銅−インバ−ル−銅コンペンセ−タは、アルカリ金
属硝酸塩/硝酸溶液中において約1.5Vより高い電圧
において、陽(陽極性)に保たれる。電解エッチングを
行って小量の酸素をインバ−ル上に生成させてもよい。
インバ−ルの溶解速度よりも銅の溶解速度が少し高くな
るように電位を定めることによって、実質的にオ−バ−
ハングのない異形エッチングが行われる。
【0044】本発明の方法によって製造された高密度金
属コアパッケ−ジを図3に示す。金属コア回路パッケ−
ジ1は、1対のポリマ−層21によって封入された金属
コア11を備えている。ポリマ−層21は、スルーホー
ル41を含む表面回路パターン31を有している。これ
らのスルーホールは、誘電被覆されることによって表面
回路を高密度にすることができる。つまり誘電被覆によ
り、直径が0.8mmより小さいめっきされたスルーホ
ール及びバイアを有したり、あるいは1cm2当り10
以上のスルーホール及びバイアを有したり、特に、例え
ば0.25mm以下の表面回路パターンの線幅に対応し
て、高密度配線の表面回路パターンを付随する表面回路
の密度に適応させたりすることができる。
【0045】なお、図3に示した金属コアパッケ−ジ1
は、金属コア11を短絡することなくパッケ−ジ1の両
側に表面回路パターンを接続するためのめっきされたス
ルーホール31,31’を備えている、両面金属コア回
路パッケ−ジである。
【0046】このように、本発明の方法によれば、Cu
Cl2/HCl及びFeCl3/HClのようなエッチン
グ剤を使用せずに、高密度の金属コア回路カ−ド及び回
路板を製造することが可能となる。さらに、本発明方法
によれば、有害な優先エッチング及びその後の処理上の
困難が除かれる。これらの利点は、無機塩の水溶液中に
おいて室温で銅−インバ−ル−銅コンペンセ−タをエッ
チングすることによって得られる。
【0047】次に本発明を実施例に基いて説明する。
【0048】
【実施例】実施例1 1mil(0.025mm)の銅−インバ−ル−銅コン
ペンセ−タ[0.125mil(0.0032mm)C
u,0.75mil(0.019mm)インバ−ル、
0.125mil(0.0032mm)Cu]を10m
il(0.25mm)のセンタ上に6.5mil(0.
16mm)のバイアにエッチレジストでパタ−ニングし
た。コンペンセ−タは、1.3V(SCE)、60秒
間、0.5容量%のHNO3を含有する周囲温度の飽和
NaNO3水溶液によってエッチングした。次に部分的
にエッチングされたコンペンセ−タを硝酸塩のエッチン
グ剤から除去し、1.5V(SCE)で、65秒間、周
囲温度のNaCl飽和水溶液中に浸漬した。満足な形状
のコンペンセ−タバイアが得られた。
【0049】実施例2 1mil(0.025mm)の銅−インバ−ル−銅コン
ペンセ−タ[0.125mil(0.0032mm)C
u、0.75mil(0.019mm)インバ−ル、
0.125mil(0.0032mm)Cu]を10m
il(0.25mm)のセンタ上に6.5mil(0.
16mm)のバイアにエッチレジストでパタ−ニングし
た。コンペンセ−タは、0.75V(SCE)で、80
秒間、周囲温度の飽和NaCl水溶液によってエッチン
グした。次に、部分的にエッチングしたコンペンセ−タ
をNaCl溶液から取り出して、1.3V(SCE)、
20秒間、0.5容量%のHNO3を含有する周囲温度
の5モルのNaNO3水溶液中に浸漬させて、銅オ−バ
−ハングを除去した。
【0050】実施例3 1mil(0.025mm)の銅−インバ−ル−銅コン
ペンセ−タ[0.125mil(0.0032mm)C
u、0.75mil(0.019mm)インバ−ル、
0.125mil(0.032mm)Cu]を20mi
l(0.51mm)のセンタ上において5.0mil
(0.12mm)のバイアにエッチレジストでパタ−ニ
ングした。0.5容量%のHNO3を含有する周囲温度
の5モルNaNO3水溶液によって、10V(SCE)
でコンペンセ−タをエッチングした。
【0051】本発明をその特定の実施例について以上に
説明したが、これらの実施例は単に例示に過ぎず、本発
明を限定するものではない。
【0052】
【発明の効果】本発明は以上説明したように構成されて
いるので、高密度の金属コアの回路カードを製造する際
に、CuCl2 /HCl及びFeCl3/ HClのよう
なエッチング剤を使用せずにスルーホール及びバイアを
エッチングし、有害な優先的エッチングのための複雑な
後処理を必要とせず、スルーホール及びバイアを形成す
ることができる。
【図面の簡単な説明】
【図1】本発明の−実施例による方法を示すフロ−チャ
−トである。
【図2】本発明の別の実施例による方法を示すフロ−チ
ャ−トである。
【図3】本発明の−実施例による方法に従って作成した
金属コアパッケ−ジを、−部は切欠いて示す斜視図であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リーン・ゲイル・ケイム アメリカ合衆国13760、ニューヨーク州 エンディコット、ピー・オー・ボックス 7055 (72)発明者 クリスティナ・ウォレリア・セムコウ アメリカ合衆国13790、ニューヨーク州 ジョンソン・シティー、レイノルズ・ロー ド 1025番地、アパートメント ワイ−9

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 外部表面に表面回路パターンを保持し、
    少なくとも1つの銅−インバ−ル(登録商標)−銅コア
    を含み、該表面回路パターンからの内部回路パターンが
    該コアを通るようにした微細電子パッケ−ジにおける、
    バイアを形成する方法であって、 上記銅−インバ−ル−銅コアを穿孔して銅及びインバー
    ルを露呈させる工程と、 強塩基と強酸からなる銅エッチング水溶液に上記銅−イ
    ンバール−銅のコアの上記銅を浸し、上記銅を陽極性に
    保ち、可溶性の酸化銅を電解的に生成する工程と、 上記銅−インバ−ル−銅コアの上記インバ−ルを塩化ナ
    トリウムのインバ−ル・エッチング水溶液に浸し、上記
    インバ−ルを陽極性に保ち、可溶性の塩化鉄及び塩化ニ
    ッケルを電解的に生成させると共に、上記銅を不動態化
    する工程と、 からなるバイアを形成する方法。
  2. 【請求項2】 上記強塩基がアルカリ金属の水酸化物で
    あり、上記強酸が、燐、窒素及び硫黄の酸素酸より成る
    群より選択される請求項1に記載の形成方法。
  3. 【請求項3】 上記アルカリ金属の水酸化物が水酸化ナ
    トリウムであり、上記強酸が硝酸である請求項2に記載
    の形成方法。
  4. 【請求項4】 上記銅エッチング水溶液が少なくとも
    0.5モルの硝酸ナトリウムを含む請求項3に記載の形
    成方法。
  5. 【請求項5】 上記銅エッチング水溶液が酸性溶液であ
    り、Na+イオンに対して過剰にNO- 3イオンを含む請
    求項4に記載の形成方法。
  6. 【請求項6】 上記インバ−ル・エッチング水溶液が少
    なくとも約0.5モルの塩化ナトリウムを含む請求項1
    に記載の形成方法。
  7. 【請求項7】 最初に上記銅エッチング水溶液において
    上記銅をエッチングして可溶性の酸化銅を形成した後、
    上記インバール・エッチング塩化ナトリウム水溶液にお
    いて上記インバールをエッチングして、可溶性の塩化鉄
    及び塩化ニッケルを形成すると共に上記銅を不動態化す
    る、請求項1に記載の形成方法。
  8. 【請求項8】 上記銅エッチング水溶液中の上記銅を、
    可溶性酸化銅を形成する電位において陽極性に保つ、請
    求項7に記載の形成方法。
  9. 【請求項9】 上記銅エッチング水溶液中の銅を飽和カ
    ロメル電極に対する1.5Vより低い電圧において陽極
    性に保つ、請求項7に記載の形成方法。
  10. 【請求項10】 上記インバール・エッチング塩化ナト
    リウム水溶液において、上記銅及び上記インバールを、
    可溶性の塩化鉄及び塩化ニッケルを形成すると共に上記
    銅を不動態化するに足る電位に保つ、請求項7に記載の
    形成方法。
  11. 【請求項11】 上記塩化ナトリウム水溶液において、
    上記銅及び上記インバールを飽和カロメル電極に対する
    0.5Vよりも大きな電位において陽極性に保つことに
    よって、安定した塩化鉄及び塩化ニッケルを形成すると
    共に上記銅を不動態化する、請求項7に記載の形成方
    法。
  12. 【請求項12】 最初に上記塩化ナトリウム溶液におい
    て上記銅−インバール−銅をエッチングして可溶性の塩
    化鉄及び塩化ニッケルを形成し、次に上記銅を部分的に
    エッチングし、その後、上記銅エッチング溶液において
    上記銅をエッチングする、請求項1に記載の形成方法。
  13. 【請求項13】 最初に上記塩化ナトリウム水溶液にお
    いて上記銅−インバール−銅を飽和カロメル電極に対す
    る0.3V以上の電位においてエッチングし、その後、
    上記銅エッチング水溶液において上記銅をエッチングす
    る、請求項12に記載の形成方法。
JP3284757A 1991-02-06 1991-10-30 バイアを形成する方法 Expired - Lifetime JPH07103480B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/651,175 US5108562A (en) 1991-02-06 1991-02-06 Electrolytic method for forming vias and through holes in copper-invar-copper core structures
US651175 1996-05-21

Publications (2)

Publication Number Publication Date
JPH05195299A JPH05195299A (ja) 1993-08-03
JPH07103480B2 true JPH07103480B2 (ja) 1995-11-08

Family

ID=24611873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3284757A Expired - Lifetime JPH07103480B2 (ja) 1991-02-06 1991-10-30 バイアを形成する方法

Country Status (3)

Country Link
US (1) US5108562A (ja)
EP (1) EP0498274A3 (ja)
JP (1) JPH07103480B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022131680A1 (ko) * 2020-12-18 2022-06-23 주식회사 포스코 밀착성이 우수한 복합 강판 및 이의 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194713A (en) * 1991-10-17 1993-03-16 International Business Machines Corporation Removal of excimer laser debris using carbon dioxide laser
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5567300A (en) * 1994-09-02 1996-10-22 Ibm Corporation Electrochemical metal removal technique for planarization of surfaces
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
DE19714231B4 (de) * 1997-04-07 2007-03-29 Merck Patent Gmbh Fluorcyclohexan-Derivate und flüssigkristallines Medium
US6066560A (en) * 1998-05-05 2000-05-23 Lsi Logic Corporation Non-linear circuit elements on integrated circuits
US6518509B1 (en) * 1999-12-23 2003-02-11 International Business Machines Corporation Copper plated invar with acid preclean
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US20080217748A1 (en) * 2007-03-08 2008-09-11 International Business Machines Corporation Low cost and low coefficient of thermal expansion packaging structures and processes
WO2011046775A1 (en) * 2009-10-13 2011-04-21 Board Of Regents, The University Of Texas System Producing transparent conductive films from graphene

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543153A (en) * 1984-05-17 1985-09-24 Psi Star Process and apparatus for etching copper masked by a nickel-gold mask
US4830704A (en) * 1988-01-29 1989-05-16 Rockwell International Corporation Method of manufacture of a wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022131680A1 (ko) * 2020-12-18 2022-06-23 주식회사 포스코 밀착성이 우수한 복합 강판 및 이의 제조방법

Also Published As

Publication number Publication date
JPH05195299A (ja) 1993-08-03
EP0498274A2 (en) 1992-08-12
US5108562A (en) 1992-04-28
EP0498274A3 (en) 1993-04-21

Similar Documents

Publication Publication Date Title
JP2637870B2 (ja) マイクロ電子回路パッケージの製造方法
US5126016A (en) Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
DE112011104211B4 (de) Bondhügellose Aufbauschicht- und Laminatkernhybridstrukturen und Verfahren für ihre Montage
JP5140046B2 (ja) 放熱基板およびその製造方法
US20050178669A1 (en) Method of electroplating aluminum
US20060014327A1 (en) Method of fabricating PCB including embedded passive chip
JPH07103480B2 (ja) バイアを形成する方法
KR20090099835A (ko) 다층 인쇄회로기판 및 그 제조방법
CN209545979U (zh) 导体迹线、由导体迹线形成的装置以及部件承载件
GB2080630A (en) Printed circuit panels
JP2005150551A (ja) 配線基板の製造方法
CN114561675A (zh) 一种印制电路电镀填孔面铜厚度控制方法
CN105191512B (zh) 印刷电路板及其制造方法
US11284511B2 (en) Component carrier with different surface finishes and method for manufacturing the same
TWI299971B (en) Process for manufacturing a wiring substrate
JP4187082B2 (ja) 金属ベース回路基板とその製造方法
JPH06196858A (ja) プリント回路板の製造方法
JP4002913B2 (ja) プリント配線板の凸型接続端子およびその製造方法
JP4469478B2 (ja) 電子製品及びその製造方法
JPS63260198A (ja) 多層回路板の製造方法
JPS60263496A (ja) 配線板の製造法
JP3367189B2 (ja) 内層用配線板の銅回路の処理方法
RU50069U1 (ru) Заготовка для изготовления гибких пассивных элементов или коммутационных плат
JPH0563941B2 (ja)
JPH01295486A (ja) 厚板導体付プリント配線板の製造方法