JP4469478B2 - 電子製品及びその製造方法 - Google Patents
電子製品及びその製造方法 Download PDFInfo
- Publication number
- JP4469478B2 JP4469478B2 JP2000277642A JP2000277642A JP4469478B2 JP 4469478 B2 JP4469478 B2 JP 4469478B2 JP 2000277642 A JP2000277642 A JP 2000277642A JP 2000277642 A JP2000277642 A JP 2000277642A JP 4469478 B2 JP4469478 B2 JP 4469478B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- optical modeling
- wiring
- modeling resin
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B33—ADDITIVE MANUFACTURING TECHNOLOGY
- B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
- B33Y10/00—Processes of additive manufacturing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B33—ADDITIVE MANUFACTURING TECHNOLOGY
- B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
- B33Y80/00—Products made by additive manufacturing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Chemically Coating (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子製品及びその製造方法に関し、より詳細には光造形プロセスを利用して作製する電子製品とその好適な製造方法に関する。
【０００２】
【従来の技術】
半導体素子を搭載した半導体装置には、マルチチップモジュール（ＭＣＭ）あるいはモジュール基板といったように、半導体素子の他に抵抗、キャパシタ等の回路部品を組み込んで種々の複合機能を奏するように構成された製品がある。これらの製品は、製品筐体（ケーシング）内に機能モジュール部として組み込まれて種々の電子製品が組み立てられる。このように、従来の電子製品は半導体装置あるいはモジュール基板等の機能モジュール部と製品筐体とは別体に形成されている。したがって、回路基板に半導体素子等を搭載して半導体装置を組み立てるといった機能モジュール部を製造する工程と、これらを組み合わせて電子製品とする工程とはまったく別の工程となっている。
【０００３】
回路基板に半導体素子を搭載して半導体装置を製造する工程、抵抗、キャパシタ等の回路部品を搭載して機能モジュール部を形成するといった工程は、実際には、多くの工数を必要とする。また、半導体装置やモジュール基板といった機能モジュール部を組み込んで製品筐体とする工程もまた工数がかかり、電子製品の製造工程全体としてみた場合に必ずしも効率的な製造工程とはなっていない。
【０００４】
【発明が解決しようとする課題】
ところで、最近の電子製品は小型化がさらに進展し、多機能化がますます進んで、きわめて多様な機能を備えたものが提供されるようになってきた。しかしながら、このような、電子製品の小型化と多機能化に対応しようとする場合、従来のような半導体装置あるいはモジュール基板といった機能モジュール部と製品筐体とを別体として組み立てる方法では、製品の小型化にも限度があるとともに、製品を組み立てる製造工程を効率化する点からも問題がある。
【０００５】
本発明は、このような半導体装置等の機能モジュール部を備えた電子製品の小型化及び多機能化を効果的に図るとともに、多様な用途にも容易に使用することができる電子製品を提供するとともに、これらの電子製品を容易に製造可能とする電子製品の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、電子製品において、単数または複数の収納凹部が形成された第１の光造形樹脂層と、前記単数の収納凹部に収納される単数のインサート部品、または、前記複数の収納凹部のそれぞれに単数ずつ収納される複数のインサート部品、を被覆する第２の光造形樹脂層と、が積層して形成された筐体部を備え、前記収納凹部に前記インサート部品が収納されて、前記筐体部に前記インサート部品が内蔵され、前記第２の光造形樹脂層上に形成された配線と前記インサート部品とが、前記第２の光造形樹脂層に形成されたビアを介して、電気的に接続されていることを特徴とする。
また、前記筐体部が、曲面状の立体形状に形成されていることを特徴とする。また、前記インサート部品が、半導体素子、抵抗またはキャパシタであることを特徴とする。
【０００７】
また、光造形プロセスにより第１の光造形樹脂層と第２の光造形樹脂層とが積層して形成された筐体部に、単数または複数のインサート部品が内蔵された電子製品の製造方法であって、単数または複数の収納凹部が形成された前記第１の光造形樹脂層を形成する工程と、前記単数の収納凹部に単数のインサート部品、または、前記複数の収納凹部のそれぞれに単数ずつ複数のインサート部品、を収納して、前記第１の光造形樹脂層に前記インサート部品を搭載する工程と、前記インサート部品が搭載された第１の光造形樹脂層上に、前記インサート部品を被覆するように前記第２の光造形樹脂層を形成する工程と、該第２の光造形樹脂層上に、ビアを介して前記インサート部品と電気的に接続される配線を形成する工程と、を備えることを特徴とする。
また、前記第２の光造形樹脂層を形成する工程において、該第２の光造形樹脂層に前記インサート部品に通じるビア穴を形成し、前記配線を形成する工程において、前記ビア穴と前記第２の光造形樹脂層上に前記配線となる導体を形成することを特徴とする。
【０００８】
また、前記第２の光造形樹脂層に配線を形成する工程において、めっき液中に前記第２の光造形樹脂層を浸漬した状態で前記配線を形成する部位にレーザ光を照射し、該レーザ光が照射された部位に金属を析出させて配線を形成することを特徴とする。
また、前記第２の光造形樹脂層に配線を形成する工程において、前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、前記第２の光造形樹脂層に無電解めっきを施して該第２の光造形樹脂層の表面及び前記配線溝の内面に金属を析出させ、該第２の光造形樹脂層の表面に析出した前記金属を研磨して除去した後、無電解めっきを施して前記配線溝内に金属を析出させて配線を形成することを特徴とする。
また、前記第２の光造形樹脂層に配線を形成する工程において、前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、前記第２の光造形樹脂層に無電解めっきを施して該第２の光造形樹脂層の表面及び前記配線溝の内面に金属を析出させ、該第２の光造形樹脂層の表面に析出した前記金属をレーザ光を用いて除去した後、無電解めっきを施して前記配線溝内に金属を析出させて配線を形成することを特徴とする。
【０００９】
また、前記第２の光造形樹脂層に配線を形成する工程において、無電解めっき用のめっき核形成用の溶液に前記第２の光造形樹脂層を浸漬して前記配線を形成する部位にレーザ光を照射し、該レーザ光が照射された部位にめっき核を形成した後、無電解めっきを施して前記めっき核が形成された部位に金属を析出させて配線を形成することを特徴とする。
また、前記第２の光造形樹脂層に配線を形成する工程において、前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、めっき核形成用の溶液に前記第２の光造形樹脂層を浸漬し、液切り法により該第２の光造形樹脂層の表面に付着しためっき核形成用の溶液を除去し、前記第２の光造形樹脂層に無電解めっきを施して前記めっき核が形成された前記配線溝の内面に金属を析出させて配線を形成することを特徴とする。
【００１０】
また、前記第２の光造形樹脂層に配線を形成する工程において、前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、前記第２の光造形樹脂層に無電解めっきを施して該第２の光造形樹脂層の表面及び前記配線溝の内面に金属を析出させ、無電解めっきあるいは電解めっきを施して前記配線溝内に金属を析出させた後、光造形プロセスにより、前記第２の光造形樹脂層の表面の前記配線溝に対応する部位を被覆する光造形樹脂部を形成し、前記配線溝を除いて前記第２の光造形樹脂層の表面に露出する金属をエッチングにより除去して配線を形成することを特徴とする。
また、前記第２の光造形樹脂層に配線を形成する工程において、前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、前記第２の光造形樹脂層に無電解めっきを施して該第２の光造形樹脂層の表面及び前記配線溝の内面に金属を析出させ、無電解めっきあるいは電解めっきを施して前記配線溝内に金属を析出させた後、レーザ光により前記配線溝を形成した部位を除いて前記第２の光造形樹脂層の表面に形成された金属を除去して配線を形成することを特徴とする。
また、前記めっき核形成用の溶液として、パラジウムコロイド溶液を使用することによって、好適にめっき核を形成することができる。
また、前記無電解めっきとして、無電解銅めっきを施すことにより、電気的特性のすぐれた導体層である銅層を形成することができる。
また、光造形樹脂層を積層する際に、前記筐体部が曲面状の立体形状となるように光造形樹脂層を形成することを特徴とする。
また、前記インサート部品として、半導体素子、抵抗またはキャパシタを搭載することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施形態について添付図面に基づき詳細に説明する。
本発明に係る電子製品の製造方法は、光造形プロセスを利用して、半導体素子、抵抗、キャパシタ等のインサート部品を製品筐体内に一体的に組み込み、これによって製品筐体と半導体素子等の機能モジュール部とを一体化した電子製品を得ることを特徴とする。
本発明において光造形プロセスを利用するのは、光造形樹脂によって筐体部を形成するとともに、光造形樹脂中に半導体素子等のインサート部品を一体的に組み込み可能とするためである。なお、本明細書では半導体素子、抵抗、キャパシタ等の製品筐体内に組み込まれる部品をインサート部品という。
【００１２】
図１に、光造形プロセスを利用して電子製品を製造する製法例を示す。
図１(a)は、光造形プロセスによって光造形樹脂層１０を形成し、半導体素子１２を収納する収納凹部１４を形成した状態を示す。
光造形プロセスによって光造形樹脂層１０を形成する方法を図２に示す。同図で２０は光硬化性の液状樹脂２２を収容したタンクであり、２４は造形用のエレベータである。エレベータ２４は平板状のテーブル部２４ａの上に所定形状の造形物を形成するためのもので、鉛直方向に平行に移動可能である。
【００１３】
光造形樹脂層１０を形成するには、まず、液状樹脂２２によって形成する光造形樹脂層の厚さｄに合わせてテーブル部２４ａの上面を液状樹脂２２の液表面からｄだけ沈み込ませ、テーブル部２４ａの表面に厚さｄの液状樹脂２２の層を形成する。
液状樹脂２２は光が照射された部位のみが硬化し、テーブル部２４ａ上に光造形樹脂層として残る。したがって、硬化用のレーザ光２６をテーブル部２４ａ上で走査することにより、テーブル部２４ａの任意の位置に光造形樹脂層を形成することができる。なお、液状樹脂２２に照射する光は液状樹脂２２が硬化できるものであれば紫外線レーザ光、炭酸ガスレーザ光等の適宜光が使用できる。
【００１４】
本実施形態では、まず、図２(a)に示すように、テーブル部２４ａ上の略全体にわたり紫外線レーザ光を照射してテーブル部２４ａ上に第１層目の光造形樹脂層１０ａを形成し、次に、エレベータ２４を厚さｄだけ沈ませて、図２(b)に示すように紫外線レーザ光を照射して第２層目の光造形樹脂層１０ｂを形成した。第２層目の光造形樹脂層１０ｂを形成する際に、紫外線レーザ光の照射範囲を制御し、半導体素子１２を収納する部位については紫外線レーザ光を照射しないようにすることによって、半導体素子１２を収納する部位については液状樹脂２２が硬化せず、図１(a)に示すように、半導体素子１２を収納する収納凹部１４を形成することができる。
【００１５】
このように、光造形プロセスではエレベータ２４を鉛直方向に徐々に沈めていきながらレーザ光を照射し、光造形樹脂層を順次形成して所望の立体形状を形成する。エレベータ２４を鉛直方向に移動させる際のステップ移動量は５０μｍ〜２００μｍ程度で適宜設定できるから、本実施形態のように、光造形樹脂層１０を積層して電子製品を形成する場合には、光造形樹脂層１０の厚さに合わせてエレベータ２４を移動しながら順次光造形樹脂層１０を形成していけばよい。
レーザ光２６を制御して光造形樹脂層１０に収納凹部１４を形成する場合は、所定の設定データに基づいてレーザ光２６の走査を制御することによって自動的に収納凹部１４を形成することができる。また、収納凹部１４に限らず所要の凹溝、ビア穴等を光造形樹脂層１０に形成する場合も、これらの設計データに基づいて自動的に形成することができる。
【００１６】
図１(b)は、光造形樹脂層１０に形成した収納凹部１４に半導体素子１２を搭載した状態を示す。半導体素子１２の搭載操作は、光造形装置でエレベータ２４に光造形樹脂層１０を形成した状態で行う。すなわち、ハンドリングユニットによって半導体素子１２を収納トレイからエアチャックし、光造形樹脂層１０の所定の収納凹部１４に位置決めして搭載する。
図１(c)は、半導体素子１２の上層にさらに光造形樹脂層１０ｃを形成した状態である。光造形樹脂層１０ｃは、図２に示す方法と同様に、エレベータ２４を光造形樹脂層１０ｃの厚さに合わせて沈ませ、下層の光造形樹脂層１０ｂと半導体素子１２を液状樹脂２２によって覆い、レーザ光２６を照射して液状樹脂２２を硬化させることによって形成することができる。
【００１７】
なお、半導体素子１２を液状樹脂２２によって被覆し、光造形プロセスによって光造形樹脂層１０ｃを形成する際に、半導体素子１２の接続パッドに通じるビア穴１６を光造形樹脂層１０ｃに形成することができる。ビア穴１６は液状樹脂２２にレーザ光２６を照射する際に、ビア穴１６を形成する部位を除いて光照射することによって形成できる。本実施形態の半導体素子１２は上面に電気接続用のパッドが形成されている。ビア穴１６はこのパッドの位置に合わせて形成されている。なお、現在の光造形プロセスにおいて使用されるレーザ光２６のスポット径は、通常の回路基板の製造で使用しているレーザ光のスポット径にくらべてかなり大きい。したがって、より細径のビア穴１６を形成する必要がある場合は、光造形樹脂層１０ｃを形成した後、エキシマレーザ等を用いて光造形樹脂層１０ｃにビア穴１６をあければよい。
【００１８】
光造形プロセスを利用して光造形樹脂層１０の内部に半導体素子等の能動部品や抵抗、キャパシタ等の受動部品を搭載する場合に問題となるのが、各部品を電気的に接続する方法である。
本実施形態で特徴とする構成の一つは、光造形樹脂層１０に配線１８を形成する方法として、めっき液中に光造形プロセスによって形成した光造形樹脂を浸漬し、レーザめっき方法によって配線１８を形成することである。レーザめっき方法は、めっき液中に浸漬させた光造形樹脂にレーザ光を照射することにより、レーザ光が照射された部位に金属を析出させる方法である。無電解めっき液中にワークを浸漬し、このレーザめっき方法によって半導体素子あるいは絶縁体基板の表面にめっきすることができる。
【００１９】
レーザめっき方法の適用例として、塩化金酸を金属塩とするノーシアン系金めっき液を使用して金属基板上あるいはポリイミドフィルム上にスポット金めっき物が形成できることが報告されており、また、めっき液によるレーザ光の吸収がほとんどなく、基板や析出した金による吸収が高いアルゴンイオンレーザを使用し、金属基板上にレーザ光を走査させることにより、ライン状のめっきが可能であることが報告されている（エレクトロニクス実装学会誌Vol.3 No.1(2000)p.29〜p.33)。
【００２０】
図３に、レーザめっき方法を適用して光造形樹脂に配線１８を形成する方法の概略図を示す。めっき漕３０に無電解めっき液３２を貯溜し、無電解めっき液３２中に光造形樹脂を浸漬してレーザ光を照射することにより、レーザ光を照射した部位に配線１８を形成することができる。
本実施形態で使用した無電解銅めっき液の組成及びめっき条件は以下のとおりである。
無電解銅めっき液：
硫酸銅・・３０ｇ／ｌ、ＥＤＴＡ、Ｎａ塩・・２５ｇ／ｌ、ホルムアルデヒド（４０％）・・７．０ｍｌ／ｌ、シアン化ナトリウム・・６０ｇ／ｌ、ポリエチレングリコール・・０．５ｇ／ｌ。
めっき条件：
液温・・５０℃、レーザビーム径（基板表面）・・２５μｍ、めっきのスポット径・・３５μｍ
これらの条件下で、レーザめっきを施すことにより、光造形樹脂の表面に銅を析出させて配線１８を形成した。
【００２１】
レーザめっき法によって光造形樹脂に配線１８を形成する工程は、光造形装置とは別個のめっき装置において行う操作である。
所要の配線１８等を形成する作業が終了した後、再度、光造形装置を用いた光造形プロセスにより光造形樹脂層を形成する。図１(d)は、配線１８を形成した後、光造形装置を用いた光造形プロセスによって、半導体素子１２の上層に光造形樹脂層１０ｄを形成した状態を示す。光造形樹脂層１０ｄに半導体素子を搭載する収納凹部１４ａを形成する方法は前述した方法と同様である。
【００２２】
収納凹部１４ａに半導体素子１２を搭載し、再度、レーザめっき方法を適用して半導体素子と電気的に接続する配線を形成する。こうして、光造形樹脂層１０を多層に形成することはもちろん、光造形樹脂内に半導体素子１２を埋設するようにして積層して配置すること、光造形樹脂層１０を厚さ方向に貫通して層間の配線１８を電気的に接続するビア１８ａを形成すること、半導体素子１２の他に抵抗やキャパシタ等の回路部品を配置すること、これらの回路部品と半導体素子等を配線１８により電気的に接続することが可能となる。
【００２３】
図４は光造形プロセスを利用して半導体素子を搭載した電子製品を製造する他の製造工程を示す。
図４(a)、(b)、(c)は光造形装置を用いて光造形樹脂層１０を形成し、収納凹部１４に半導体素子１２を搭載し、半導体素子１２を搭載した上層にさらに光造形樹脂層１０を形成する工程を示す。これらの工程は図１(a)〜(c)と同工程である。
図４(d)〜(g)は、本実施形態で特徴的な工程であり、光造形樹脂層１０の表面で配線１８を形成する部位に合わせて配線溝４０を形成し、無電解銅めっきによって配線１８を形成する工程を示す。配線溝４０はエキシマレーザ等のレーザ加工によって形成する。光造形プロセスによっても配線溝を形成することは可能であるが、レーザ加工による場合はきわめて微細なパターンに配線溝を形成できるという利点がある。配線溝４０のパターン幅等の設計値が光造形プロセスの精度で達成可能である場合には、光造形プロセスによって配線溝４０を形成してもよい。
【００２４】
配線溝４０は光造形樹脂層１０で配線（導体）を形成するパターンに合わせて形成する。レーザ加工によれば、配線溝４０を任意のパターンに形成することは容易であり、レーザ光を自動走査させることによって適宜パターンに配線溝４０を形成することができる。
光造形樹脂層にエキシマレーザあるいは炭酸ガスレーザを用いて５０μｍ程度の幅で配線溝４０を形成することは容易に可能であり、レーザ光を絞ることによって、さらに細幅に配線溝４０を形成することができる。また、配線溝４０の深さを２０μｍ程度に制御することも可能である。
【００２５】
図４(e)は、光造形樹脂層１０の表面に薄く無電解銅めっきを施した状態である。実施形態では、パラジウムによるめっき核を形成した後、無電解銅めっき（厚さ数μｍ）を施した。これによって、光造形樹脂層１０の表面全体、配線溝４０の内面、ビア穴６の内面に銅めっき層４２が形成される。
図４(f)は、光造形樹脂層１０の表面の銅めっき層４２を研磨により除去した状態である。光造形樹脂層１０の表面の銅めっき層４２を除去することにより、配線溝４０及びビア穴１６の内面に銅めっき層４２が残る。なお、研磨方法にかえて、レーザを利用して配線溝４０及びビア穴１６の内面を除く光造形樹脂層１０の表面の銅めっき層４２を除去することも可能である。
図４(g)は、無電解銅めっきにより配線溝４０及びビア穴１６内に銅を析出させ、配線１８及びビア１８ａを形成した状態である。無電解銅めっきのめっき厚は本実施形態では約２０μｍである。レーザ加工によって配線溝４０を形成したことにより、配線１８は精度よく所定のパターンに形成することができる。
なお、配線１８及びビア１８ｂを形成する場合、先の工程で配線溝４０の内面に析出させた銅と電気的導通がとれている条件で、無電解銅めっきにより配線溝４０及びビア穴１６内に銅を析出させて形成することもできる。
【００２６】
このように、光造形樹脂層１０に配線溝４０を形成し、無電解銅めっきを施して配線１８及びビアを形成する方法を繰り返すことによって、図４(h)に示すような積層形の電子製品を得ることができる。光造形樹脂層１０を厚さ方向に貫通するビア穴を形成し、上述した無電解銅めっきによりビア穴内に銅を析出させて形成したビア１８ｂを介して層間で半導体素子１２、配線１８が電気的に接続される。
【００２７】
なお、上記製造工程の図４（ｅ）に示すように、一般的な無電解銅めっき法によれば光造形樹脂層１０の表面全体に銅めっきが析出するが、下記の実施形態は、無電解めっき用のめっき核を形成する溶液を配線溝４０に残すことにより、配線溝４０の内面のみに無電解めっきを施すようにした例である。
まず、光造形樹脂層１０に配線溝４０を形成した基板を水洗いし、プレディップ液に浸漬した後、めっき核を形成するためパラジウムコロイド溶液に基板を浸漬する。次いで、液切り装置により基板の表面に付着しているパラジウムコロイド溶液を取り除き、配線溝４０のみにパラジウムコロイド溶液を残す。次に、還元剤溶液（たとえば、次亜リン酸塩１０ｇ／ｌ以上、ＤＭＡＢあるいは水素化ホウ素塩１ｇ／ｌ以上含む水溶液）に基板を浸漬して水洗いした後、無電解銅めっきを施すことによって、配線溝４０の内面のみに銅を析出させることができる。この方法によれば、配線溝４０の内面のみに銅を析出させることができるから、光造形樹脂層１０の表面の銅を研磨等で除去する操作が不要になる。なお、めっき核を形成する溶液は、パラジウムコロイド溶液以外の適宜溶液を使用することが可能である。
【００２８】
図５は、光造形プロセスを利用して半導体素子を搭載した電子製品を製造するさらに他の製造工程を示す。
図５(a)、(b)は光造形装置を用いて光造形樹脂層１０を形成し、収納凹部１４に半導体素子１２を搭載した状態を示す。図５(c)は、半導体素子１２の上層に光造形樹脂層１０を形成した後、ビア穴１６を形成し、配線溝４０を形成した状態である。図５(c)までの製造工程は上述した実施形態と同様である。
本実施形態の製造方法で特徴的な構成は、ビア穴１６と配線溝４０を形成した後、図６に示す、レーザめっき方法によってビア穴１６と配線溝４０に銅を析出させてビアと配線を形成する方法にある。
【００２９】
図６(a)は、ビア穴１６と配線溝４０にパラジウムのめっき核を形成する工程を示す。５０はパラジウムめっき液５２をめっき核形成用の溶液として貯溜しためっき漕である。光造形樹脂層１０を積層して形成した基板をパラジウムめっき液５２に浸漬し、ビア穴１６と配線溝４０の底面にアルゴンイオンレーザを照射することにより、ビア穴１６の底面と配線溝４０の底面にパラジウムのめっき核を形成する。５２ａがビア穴１６と配線溝４０の底面のめっき核を形成した部位である。
レーザめっき方法によれば、レーザ光を照射した部位に金属が析出するから、ビア穴１６と配線溝４０の底面の位置に合わせてレーザ光を走査することにより、ビア穴１６と配線溝４０の底面にパラジウムのめっき核を析出させることができる。
【００３０】
図６(b)は、ビア穴１６と配線溝４０の底面にパラジウムのめっき核を析出させた後、無電解銅めっきを施して、ビア１８ａと配線１８とを形成した状態を示す。５４が無電解銅めっき漕、５６が無電解銅めっき液である。
図６(a)の処理により、光造形樹脂はビア穴１６と配線溝４０の底面にのみめっき核が形成されているから、無電解銅めっきを施した際にはビア穴１６と配線溝４０の部位のみに銅が析出してビア１８ａと配線１８とを形成することができる。
【００３１】
図５(d)は、ビア１８ａと配線１８とを形成した基板を光造形装置に再度セットし、光造形プロセスにより、配線１８を形成した上層に光造形樹脂層１０を形成した状態を示す。
図５(d)に示す状態から、収納凹部１４ａに半導体素子１２を収納し、さらに光造形樹脂層を形成し、ビア穴、配線溝を形成した後、上述したレーザめっき方法と同様にしてビア穴と配線溝の底面にパラジウムのめっき核を形成し、無電解銅めっきを施すことによって図５(e)に示す電子製品が得られる。
【００３２】
本実施形態の電子製品の製造方法では、光造形樹脂層で配線及びビアを形成する部位に、レーザめっき方法を利用してあらかじめパラジウムのめっき核を形成した後に無電解銅めっきを施すから、配線及びビア等の必要個所のみに銅を析出させることができ、図４に示した製造工程にあるような光造形樹脂層１０の表面に被着した銅めっき層４２を研磨して除去するといった操作を行う必要がない。なお、本実施形態では無電解銅めっきを施す前処理としてパラジウムのめっき核を形成したが、無電解銅めっきによって銅を析出させることができるものであれば、パラジウムに限らず適宜金属のめっき核を利用することができる。
【００３３】
なお、本発明に係る電子製品の製造方法において、配線を形成する方法は上述した実施形態の方法に限るものではない。
図７は光造形樹脂層を配線のパターン形成に利用する実施形態である。すなわち、光造形プロセスによって光造形樹脂層１０ａに配線溝４０を形成し（図７(a)）、無電解銅めっきを施して光造型樹脂層１０ａの表面に銅めっき層４２を形成する（図７(b)）。なお、光造形樹脂層１０ａの表面に導体層を形成する方法としては、無電解銅めっきによらずスパッタリングによることもできる。また、光造形樹脂層１０ａの表面に形成する導体層としては、銅以外に、金、アルミニウム等の金属を使用することもできる。
【００３４】
次に、電解銅めっきを施して、配線溝４０に銅を充填する（図７(c)）。４２ａが配線溝４０に充填された銅である。電解銅めっきによれば、配線溝４０に選択的に銅が析出し、光造型樹脂層１０ａの表面には薄く銅めっき層が形成される。なお、無電解銅めっきによって配線溝４０に銅を充填させることも可能である。次に、光造形プロセスによって配線溝４０を形成した部位を覆うように光造形樹脂部１０ｅを形成する（図７(d)）。図７(e)は、光造形樹脂層１０ａの表面に被着していた銅めっき層４２をエッチングにより除去した状態である。配線溝４０が形成された部位は光造形樹脂部１０ｅによって被覆されているから、銅めっき層４２をエッチングする際に、光造形樹脂部１０ｅがマスクとして作用し、配線溝４０内の銅４２ａが除去されることはない。図７(f)は、光造形プロセスによって次層の光造形樹脂層１０ｂを形成した状態である。光造形プロセスにより先に形成した光造形樹脂部１０ｅは次層に内包されて形成され、配線溝４０に配線１８が形成されることになる。
【００３５】
図８は、図７に示す製造工程で、光造形樹脂層１０ａの表面に銅めっき層４２を形成し、配線溝４０に銅４２ａを充填した後、光造形樹脂層１０ａの表面の銅めっき層４２を除去する際に、レーザ光を利用して、配線溝４０以外の光造形樹脂層１０ａの表面の銅めっき層４２を除去することを特徴とする。図８(d)が、レーザ光により光造形樹脂層１０ａの表面の銅めっき層４２を除去した状態である。図８(e)は、光造形プロセスにより次層の光造形樹脂層１０ｂを形成した状態である。この方法によれば、配線溝４０に合わせて光造形樹脂部１０ｅを形成する必要がない。
【００３６】
図９は、導電性樹脂を利用して配線を形成する場合の例である。すなわち、光造形プロセスにより半導体素子１２を収容する収納凹部１４を形成した光造形樹脂層１０を形成し（図９(a)）、半導体素子１２を収納凹部１４に搭載し（図９(b)）、半導体素子１２を被覆するように次層の光造形樹脂層を形成するとともに、該光造形樹脂層にビア穴１６を形成し（図９(c)）、ディスペンサにより配線１８を形成する部位に合わせて導電性樹脂を塗布して配線１８、ビア１８ａを形成する（図９(d)）。配線幅が５０〜１００μｍ程度の場合は、ディスペンサによる導電性樹脂の塗布方法によって配線１８を形成することが可能である。
【００３７】
上記方法において、ディスペンサにより導電性樹脂を塗布する方法のかわりに、光造形樹脂層１０にビア穴１６を形成した状態で光造形樹脂層１０の表面に感光性レジストを塗布し、感光性レジストをエッチングして配線を形成する部位を露出させたレジストパターンを形成し、無電解銅めっき及び電解銅めっきによって光造形樹脂層１０の露出部分に銅めっきを施し、レジストパターンを除去して配線を形成するといった従来の配線基板の製造方法を利用することもできる。
【００３８】
図１０は、上述した電子製品の製造方法によって形成した電子製品の形成例を示す。
図１０(a)は、光造形樹脂層１０ａ、１０ｂ、１０ｃを積層して形成した電子製品の例であり、第２層の光造形樹脂層１０ｂの表面に配線１８の一端部を露出させて外部接続端子１９ａを形成し、第３層の光造形樹脂層１０ｃの表面に端子１９ｂが露出するように形成したものである。
図１０(b)は、図１０(a)に示す電子製品と構成は同様であり、第１層の基板部１１を光造形樹脂層ではなく銅板等の金属板によって形成したことを特徴とする。本実施形態の電子製品は銅板が放熱板として作用することにより、熱放散性の良い電子製品として提供される。本実施形態の電子製品を製造する場合は、光造形装置のエレベータ２４のテーブル部２４ａで銅板を支持し、光造形プロセスによって銅板上に光造形樹脂層１０を形成していけばよい。なお、第１層の基板部１１として銅板のかわりにポリイミド等のテープ基板や樹脂基板、セラミック基板を使用するといった改変が可能である。
【００３９】
図１０(c)は、銅板製の第１層の基板部１１上に光造形プロセスにより光造形樹脂層１０を形成して電子製品としたものであり、基板部１１に複数個の半導体素子１２を搭載して従来のマルチチップモジュールと同様の形態の電子製品としたものである。なお、基板部１１は銅板に限らず、ポリイミド等のテープ基板とすることもできるし、前述した光造形樹脂層によって形成することもできる。
図１０(d)は、半導体素子１２の他に回路部品としての抵抗６０とキャパシタ６２を内蔵した電子製品の構成例を示す。前述した製造方法にしたがって光造形樹脂層１０に半導体素子１２及び抵抗６０、キャパシタ６２を収容する収納凹部を形成し、収納凹部にこれら半導体素子１２及び回路部品を搭載し、光造形樹脂層１０を積層するとともに配線１８を形成することによって図示例の電子製品を得ることができる。
【００４０】
上述した各実施形態で示した電子製品は、光造形プロセスによって形成した光造形樹脂層が半導体素子１２及び回路部品を支持する支持体であると同時に電子製品の筐体としての機能をも有する。すなわち、光造形樹脂として一定の強度を有する材料を使用することにより、光造形樹脂層と半導体素子及び抵抗、キャパシタ等の回路部品が一体に組み立てられた電子製品として提供することができる。なお、光造形樹脂は必ずしも硬いものに限るものではなく、柔軟性を有していて容易に変形できるものであってもよい。
【００４１】
このように、本発明に係る電子部品の製造方法によれば、光造形プロセスによって半導体素子及び抵抗、キャパシタ等の回路部品を光造形樹脂層とともに一体的に樹脂中に組み込んで製品とするから、光造形プロセスの特徴を利用して単なる平板状に形成する他、図１１に示すような光造形樹脂層が曲面形状となる電子製品を形成することが可能である。
図１１(a)は、全体形状を筒体状に形成した電子製品の例、図１１(b)は全体形状を半球状に形成した電子製品の例を示す。光造形プロセスによれば、曲面形状の立体を形成することは容易であり、光造形樹脂層を曲面状に形成しながら半導体素子１２及び抵抗、キャパシタ等の回路部品を内蔵し、配線を形成して所望の機能を備えた電子製品を形成することができる。前述したレーザめっき方法は光造形樹脂層の曲面部分に配線１８を形成することが容易にできる点で有用である。
【００４２】
光造形樹脂層を曲面状に形成して半導体素子等を搭載する場合に考慮しなければならない点は、光造形プロセスによって樹脂中に半導体素子等のインサート品を内蔵する際に、従来の光造形装置ではインサート品の形状によって的確にインサート品を内蔵させることができない場合があるということである。
【００４３】
すなわち、図１２(a)は側面形状が上方に向けて徐々に拡径するインサート品７０を内蔵した例、図１２(b)は、球体状のインサート品７２を内蔵した例を示す。ここで、図１２(a)に示すインサート品７０を内蔵させる場合は、図のＡ部分の光造形樹脂層１０を形成した後にインサート品７０をセットし、図のＢ部分の光造形樹脂層１０を形成することによって樹脂中にインサート品７０を内蔵することができる。
一方、図１２(b)に示すインサート品７２を樹脂中に内蔵させる場合は、図のＣ部分の光造形樹脂層１０を形成した後、インサート品７２をセットし、次いで、図のＤ部分の光造形樹脂層１０を形成するようにする。
【００４４】
ところが、従来の光造形装置では、光造形樹脂層に紫外線レーザ等を照射して光造形樹脂層を硬化させる際に、あらかじめ１層ごと液状樹脂の液面をスライドバーによって平坦状にならして光造形樹脂層の厚さを一定にして所定の立体形状が得られるようにしている。したがって、図１２(b)に示すようなインサート部品７２の場合は、Ｃ部分まで光造形樹脂層１０を形成してインサート部品７２をセットすると、液面からインサート品７２が部分的に突出するためスライドバーによって液面を平坦にならすことができなくなり、精度のよい光造形ができなくなる。
【００４５】
図１３は、これらの問題を解消する方法として採用された方法であり、光造形樹脂層をＤ部分まで形成してインサート品７２をセットした状態でスプレー装置７４からインサート品７２に向けて液状樹脂２２をスプレーし、インサート品７２の外面を液状樹脂２２によって被覆した状態で液状樹脂２２にレーザ光を照射してインサート品７２の所要部位を硬化させるようにした方法である。７６がレーザ光源である。レーザ光を照射した部位が硬化するから、スプレー装置７４によってスプレーされた液状樹脂２２のうち硬化せずに残った部位についてはブロワーによって吹き飛ばして取り除く。このように液状樹脂２２をスプレーし、レーザ光を照射して必要個所を硬化させる操作を繰り返すことによって、図１２(b)に示すインサート品７２であっても的確に樹脂中に内蔵することができる。
単なる四角形状のインサート品以外に種々のインサート品を使用する場合や、光造形樹脂層を曲面形状に形成するといった場合に、液状樹脂２２をスプレーして光造形する方法は有効に活用することができる。
【００４６】
【発明の効果】
本発明に係る電子製品及びその製造方法によれば、上述したように、光造形プロセスを利用して光造形樹脂に一体に半導体素子及び抵抗、キャパシタ等のインサート部品が内蔵された電子製品として提供されるから、電子製品の小型化を好適に図ることができ、また、種々の形態及び種々の用途の電子製品として提供する事が可能になる。また、一貫的な生産工程によって電子製品を製造することが可能になるから、製造工程が簡素化でき、効率的に生産することが可能になる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る電子製品の製造工程を示す説明図である。
【図２】光造形装置を用いて光造形樹脂層を形成する方法を示す説明図である。
【図３】レーザめっき方法を示す説明図である。
【図４】本発明に係る電子製品の製造方法の他の製造工程を示す説明図である。
【図５】本発明に係る電子製品の製造方法のさらに他の製造工程を示す説明図である。
【図６】めっき核を形成して配線を形成する方法を示す説明図である。
【図７】光造形樹脂層に配線を形成する方法を示す説明図である。
【図８】光造形樹脂層に配線を形成する他の方法を示す説明図である。
【図９】光造形樹脂層に配線を形成するさらに他の方法を示す説明図である。
【図１０】電子製品の形成例を示す断面図である。
【図１１】曲面形状に形成した電子製品の例を示す説明図である。
【図１２】樹脂中にインサート品を内蔵させて光造形する方法を示す説明図である。
【図１３】液状樹脂をスプレーして光造形する方法を示す説明図である。
【符号の説明】
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ 光造形樹脂層
１１ 基板部
１２ 半導体素子
１４、１４ａ 収納凹部
１６ ビア穴
１８ 配線
１８ａ、１８ｂ ビア
１９ａ 外部接続端子
１９ｂ 配線
２２ 液状樹脂
２４ エレベータ
２４ａ テーブル部
２６ レーザ光
３２ めっき液
４０ 配線溝
４２ 銅めっき層
５２ パラジウムめっき液
６０ 抵抗
６２ キャパシタ
７０、７２ インサート品
７４ スプレー装置
７６ レーザ光源
【発明の属する技術分野】
本発明は電子製品及びその製造方法に関し、より詳細には光造形プロセスを利用して作製する電子製品とその好適な製造方法に関する。
【０００２】
【従来の技術】
半導体素子を搭載した半導体装置には、マルチチップモジュール（ＭＣＭ）あるいはモジュール基板といったように、半導体素子の他に抵抗、キャパシタ等の回路部品を組み込んで種々の複合機能を奏するように構成された製品がある。これらの製品は、製品筐体（ケーシング）内に機能モジュール部として組み込まれて種々の電子製品が組み立てられる。このように、従来の電子製品は半導体装置あるいはモジュール基板等の機能モジュール部と製品筐体とは別体に形成されている。したがって、回路基板に半導体素子等を搭載して半導体装置を組み立てるといった機能モジュール部を製造する工程と、これらを組み合わせて電子製品とする工程とはまったく別の工程となっている。
【０００３】
回路基板に半導体素子を搭載して半導体装置を製造する工程、抵抗、キャパシタ等の回路部品を搭載して機能モジュール部を形成するといった工程は、実際には、多くの工数を必要とする。また、半導体装置やモジュール基板といった機能モジュール部を組み込んで製品筐体とする工程もまた工数がかかり、電子製品の製造工程全体としてみた場合に必ずしも効率的な製造工程とはなっていない。
【０００４】
【発明が解決しようとする課題】
ところで、最近の電子製品は小型化がさらに進展し、多機能化がますます進んで、きわめて多様な機能を備えたものが提供されるようになってきた。しかしながら、このような、電子製品の小型化と多機能化に対応しようとする場合、従来のような半導体装置あるいはモジュール基板といった機能モジュール部と製品筐体とを別体として組み立てる方法では、製品の小型化にも限度があるとともに、製品を組み立てる製造工程を効率化する点からも問題がある。
【０００５】
本発明は、このような半導体装置等の機能モジュール部を備えた電子製品の小型化及び多機能化を効果的に図るとともに、多様な用途にも容易に使用することができる電子製品を提供するとともに、これらの電子製品を容易に製造可能とする電子製品の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、電子製品において、単数または複数の収納凹部が形成された第１の光造形樹脂層と、前記単数の収納凹部に収納される単数のインサート部品、または、前記複数の収納凹部のそれぞれに単数ずつ収納される複数のインサート部品、を被覆する第２の光造形樹脂層と、が積層して形成された筐体部を備え、前記収納凹部に前記インサート部品が収納されて、前記筐体部に前記インサート部品が内蔵され、前記第２の光造形樹脂層上に形成された配線と前記インサート部品とが、前記第２の光造形樹脂層に形成されたビアを介して、電気的に接続されていることを特徴とする。
また、前記筐体部が、曲面状の立体形状に形成されていることを特徴とする。また、前記インサート部品が、半導体素子、抵抗またはキャパシタであることを特徴とする。
【０００７】
また、光造形プロセスにより第１の光造形樹脂層と第２の光造形樹脂層とが積層して形成された筐体部に、単数または複数のインサート部品が内蔵された電子製品の製造方法であって、単数または複数の収納凹部が形成された前記第１の光造形樹脂層を形成する工程と、前記単数の収納凹部に単数のインサート部品、または、前記複数の収納凹部のそれぞれに単数ずつ複数のインサート部品、を収納して、前記第１の光造形樹脂層に前記インサート部品を搭載する工程と、前記インサート部品が搭載された第１の光造形樹脂層上に、前記インサート部品を被覆するように前記第２の光造形樹脂層を形成する工程と、該第２の光造形樹脂層上に、ビアを介して前記インサート部品と電気的に接続される配線を形成する工程と、を備えることを特徴とする。
また、前記第２の光造形樹脂層を形成する工程において、該第２の光造形樹脂層に前記インサート部品に通じるビア穴を形成し、前記配線を形成する工程において、前記ビア穴と前記第２の光造形樹脂層上に前記配線となる導体を形成することを特徴とする。
【０００８】
また、前記第２の光造形樹脂層に配線を形成する工程において、めっき液中に前記第２の光造形樹脂層を浸漬した状態で前記配線を形成する部位にレーザ光を照射し、該レーザ光が照射された部位に金属を析出させて配線を形成することを特徴とする。
また、前記第２の光造形樹脂層に配線を形成する工程において、前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、前記第２の光造形樹脂層に無電解めっきを施して該第２の光造形樹脂層の表面及び前記配線溝の内面に金属を析出させ、該第２の光造形樹脂層の表面に析出した前記金属を研磨して除去した後、無電解めっきを施して前記配線溝内に金属を析出させて配線を形成することを特徴とする。
また、前記第２の光造形樹脂層に配線を形成する工程において、前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、前記第２の光造形樹脂層に無電解めっきを施して該第２の光造形樹脂層の表面及び前記配線溝の内面に金属を析出させ、該第２の光造形樹脂層の表面に析出した前記金属をレーザ光を用いて除去した後、無電解めっきを施して前記配線溝内に金属を析出させて配線を形成することを特徴とする。
【０００９】
また、前記第２の光造形樹脂層に配線を形成する工程において、無電解めっき用のめっき核形成用の溶液に前記第２の光造形樹脂層を浸漬して前記配線を形成する部位にレーザ光を照射し、該レーザ光が照射された部位にめっき核を形成した後、無電解めっきを施して前記めっき核が形成された部位に金属を析出させて配線を形成することを特徴とする。
また、前記第２の光造形樹脂層に配線を形成する工程において、前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、めっき核形成用の溶液に前記第２の光造形樹脂層を浸漬し、液切り法により該第２の光造形樹脂層の表面に付着しためっき核形成用の溶液を除去し、前記第２の光造形樹脂層に無電解めっきを施して前記めっき核が形成された前記配線溝の内面に金属を析出させて配線を形成することを特徴とする。
【００１０】
また、前記第２の光造形樹脂層に配線を形成する工程において、前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、前記第２の光造形樹脂層に無電解めっきを施して該第２の光造形樹脂層の表面及び前記配線溝の内面に金属を析出させ、無電解めっきあるいは電解めっきを施して前記配線溝内に金属を析出させた後、光造形プロセスにより、前記第２の光造形樹脂層の表面の前記配線溝に対応する部位を被覆する光造形樹脂部を形成し、前記配線溝を除いて前記第２の光造形樹脂層の表面に露出する金属をエッチングにより除去して配線を形成することを特徴とする。
また、前記第２の光造形樹脂層に配線を形成する工程において、前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、前記第２の光造形樹脂層に無電解めっきを施して該第２の光造形樹脂層の表面及び前記配線溝の内面に金属を析出させ、無電解めっきあるいは電解めっきを施して前記配線溝内に金属を析出させた後、レーザ光により前記配線溝を形成した部位を除いて前記第２の光造形樹脂層の表面に形成された金属を除去して配線を形成することを特徴とする。
また、前記めっき核形成用の溶液として、パラジウムコロイド溶液を使用することによって、好適にめっき核を形成することができる。
また、前記無電解めっきとして、無電解銅めっきを施すことにより、電気的特性のすぐれた導体層である銅層を形成することができる。
また、光造形樹脂層を積層する際に、前記筐体部が曲面状の立体形状となるように光造形樹脂層を形成することを特徴とする。
また、前記インサート部品として、半導体素子、抵抗またはキャパシタを搭載することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施形態について添付図面に基づき詳細に説明する。
本発明に係る電子製品の製造方法は、光造形プロセスを利用して、半導体素子、抵抗、キャパシタ等のインサート部品を製品筐体内に一体的に組み込み、これによって製品筐体と半導体素子等の機能モジュール部とを一体化した電子製品を得ることを特徴とする。
本発明において光造形プロセスを利用するのは、光造形樹脂によって筐体部を形成するとともに、光造形樹脂中に半導体素子等のインサート部品を一体的に組み込み可能とするためである。なお、本明細書では半導体素子、抵抗、キャパシタ等の製品筐体内に組み込まれる部品をインサート部品という。
【００１２】
図１に、光造形プロセスを利用して電子製品を製造する製法例を示す。
図１(a)は、光造形プロセスによって光造形樹脂層１０を形成し、半導体素子１２を収納する収納凹部１４を形成した状態を示す。
光造形プロセスによって光造形樹脂層１０を形成する方法を図２に示す。同図で２０は光硬化性の液状樹脂２２を収容したタンクであり、２４は造形用のエレベータである。エレベータ２４は平板状のテーブル部２４ａの上に所定形状の造形物を形成するためのもので、鉛直方向に平行に移動可能である。
【００１３】
光造形樹脂層１０を形成するには、まず、液状樹脂２２によって形成する光造形樹脂層の厚さｄに合わせてテーブル部２４ａの上面を液状樹脂２２の液表面からｄだけ沈み込ませ、テーブル部２４ａの表面に厚さｄの液状樹脂２２の層を形成する。
液状樹脂２２は光が照射された部位のみが硬化し、テーブル部２４ａ上に光造形樹脂層として残る。したがって、硬化用のレーザ光２６をテーブル部２４ａ上で走査することにより、テーブル部２４ａの任意の位置に光造形樹脂層を形成することができる。なお、液状樹脂２２に照射する光は液状樹脂２２が硬化できるものであれば紫外線レーザ光、炭酸ガスレーザ光等の適宜光が使用できる。
【００１４】
本実施形態では、まず、図２(a)に示すように、テーブル部２４ａ上の略全体にわたり紫外線レーザ光を照射してテーブル部２４ａ上に第１層目の光造形樹脂層１０ａを形成し、次に、エレベータ２４を厚さｄだけ沈ませて、図２(b)に示すように紫外線レーザ光を照射して第２層目の光造形樹脂層１０ｂを形成した。第２層目の光造形樹脂層１０ｂを形成する際に、紫外線レーザ光の照射範囲を制御し、半導体素子１２を収納する部位については紫外線レーザ光を照射しないようにすることによって、半導体素子１２を収納する部位については液状樹脂２２が硬化せず、図１(a)に示すように、半導体素子１２を収納する収納凹部１４を形成することができる。
【００１５】
このように、光造形プロセスではエレベータ２４を鉛直方向に徐々に沈めていきながらレーザ光を照射し、光造形樹脂層を順次形成して所望の立体形状を形成する。エレベータ２４を鉛直方向に移動させる際のステップ移動量は５０μｍ〜２００μｍ程度で適宜設定できるから、本実施形態のように、光造形樹脂層１０を積層して電子製品を形成する場合には、光造形樹脂層１０の厚さに合わせてエレベータ２４を移動しながら順次光造形樹脂層１０を形成していけばよい。
レーザ光２６を制御して光造形樹脂層１０に収納凹部１４を形成する場合は、所定の設定データに基づいてレーザ光２６の走査を制御することによって自動的に収納凹部１４を形成することができる。また、収納凹部１４に限らず所要の凹溝、ビア穴等を光造形樹脂層１０に形成する場合も、これらの設計データに基づいて自動的に形成することができる。
【００１６】
図１(b)は、光造形樹脂層１０に形成した収納凹部１４に半導体素子１２を搭載した状態を示す。半導体素子１２の搭載操作は、光造形装置でエレベータ２４に光造形樹脂層１０を形成した状態で行う。すなわち、ハンドリングユニットによって半導体素子１２を収納トレイからエアチャックし、光造形樹脂層１０の所定の収納凹部１４に位置決めして搭載する。
図１(c)は、半導体素子１２の上層にさらに光造形樹脂層１０ｃを形成した状態である。光造形樹脂層１０ｃは、図２に示す方法と同様に、エレベータ２４を光造形樹脂層１０ｃの厚さに合わせて沈ませ、下層の光造形樹脂層１０ｂと半導体素子１２を液状樹脂２２によって覆い、レーザ光２６を照射して液状樹脂２２を硬化させることによって形成することができる。
【００１７】
なお、半導体素子１２を液状樹脂２２によって被覆し、光造形プロセスによって光造形樹脂層１０ｃを形成する際に、半導体素子１２の接続パッドに通じるビア穴１６を光造形樹脂層１０ｃに形成することができる。ビア穴１６は液状樹脂２２にレーザ光２６を照射する際に、ビア穴１６を形成する部位を除いて光照射することによって形成できる。本実施形態の半導体素子１２は上面に電気接続用のパッドが形成されている。ビア穴１６はこのパッドの位置に合わせて形成されている。なお、現在の光造形プロセスにおいて使用されるレーザ光２６のスポット径は、通常の回路基板の製造で使用しているレーザ光のスポット径にくらべてかなり大きい。したがって、より細径のビア穴１６を形成する必要がある場合は、光造形樹脂層１０ｃを形成した後、エキシマレーザ等を用いて光造形樹脂層１０ｃにビア穴１６をあければよい。
【００１８】
光造形プロセスを利用して光造形樹脂層１０の内部に半導体素子等の能動部品や抵抗、キャパシタ等の受動部品を搭載する場合に問題となるのが、各部品を電気的に接続する方法である。
本実施形態で特徴とする構成の一つは、光造形樹脂層１０に配線１８を形成する方法として、めっき液中に光造形プロセスによって形成した光造形樹脂を浸漬し、レーザめっき方法によって配線１８を形成することである。レーザめっき方法は、めっき液中に浸漬させた光造形樹脂にレーザ光を照射することにより、レーザ光が照射された部位に金属を析出させる方法である。無電解めっき液中にワークを浸漬し、このレーザめっき方法によって半導体素子あるいは絶縁体基板の表面にめっきすることができる。
【００１９】
レーザめっき方法の適用例として、塩化金酸を金属塩とするノーシアン系金めっき液を使用して金属基板上あるいはポリイミドフィルム上にスポット金めっき物が形成できることが報告されており、また、めっき液によるレーザ光の吸収がほとんどなく、基板や析出した金による吸収が高いアルゴンイオンレーザを使用し、金属基板上にレーザ光を走査させることにより、ライン状のめっきが可能であることが報告されている（エレクトロニクス実装学会誌Vol.3 No.1(2000)p.29〜p.33)。
【００２０】
図３に、レーザめっき方法を適用して光造形樹脂に配線１８を形成する方法の概略図を示す。めっき漕３０に無電解めっき液３２を貯溜し、無電解めっき液３２中に光造形樹脂を浸漬してレーザ光を照射することにより、レーザ光を照射した部位に配線１８を形成することができる。
本実施形態で使用した無電解銅めっき液の組成及びめっき条件は以下のとおりである。
無電解銅めっき液：
硫酸銅・・３０ｇ／ｌ、ＥＤＴＡ、Ｎａ塩・・２５ｇ／ｌ、ホルムアルデヒド（４０％）・・７．０ｍｌ／ｌ、シアン化ナトリウム・・６０ｇ／ｌ、ポリエチレングリコール・・０．５ｇ／ｌ。
めっき条件：
液温・・５０℃、レーザビーム径（基板表面）・・２５μｍ、めっきのスポット径・・３５μｍ
これらの条件下で、レーザめっきを施すことにより、光造形樹脂の表面に銅を析出させて配線１８を形成した。
【００２１】
レーザめっき法によって光造形樹脂に配線１８を形成する工程は、光造形装置とは別個のめっき装置において行う操作である。
所要の配線１８等を形成する作業が終了した後、再度、光造形装置を用いた光造形プロセスにより光造形樹脂層を形成する。図１(d)は、配線１８を形成した後、光造形装置を用いた光造形プロセスによって、半導体素子１２の上層に光造形樹脂層１０ｄを形成した状態を示す。光造形樹脂層１０ｄに半導体素子を搭載する収納凹部１４ａを形成する方法は前述した方法と同様である。
【００２２】
収納凹部１４ａに半導体素子１２を搭載し、再度、レーザめっき方法を適用して半導体素子と電気的に接続する配線を形成する。こうして、光造形樹脂層１０を多層に形成することはもちろん、光造形樹脂内に半導体素子１２を埋設するようにして積層して配置すること、光造形樹脂層１０を厚さ方向に貫通して層間の配線１８を電気的に接続するビア１８ａを形成すること、半導体素子１２の他に抵抗やキャパシタ等の回路部品を配置すること、これらの回路部品と半導体素子等を配線１８により電気的に接続することが可能となる。
【００２３】
図４は光造形プロセスを利用して半導体素子を搭載した電子製品を製造する他の製造工程を示す。
図４(a)、(b)、(c)は光造形装置を用いて光造形樹脂層１０を形成し、収納凹部１４に半導体素子１２を搭載し、半導体素子１２を搭載した上層にさらに光造形樹脂層１０を形成する工程を示す。これらの工程は図１(a)〜(c)と同工程である。
図４(d)〜(g)は、本実施形態で特徴的な工程であり、光造形樹脂層１０の表面で配線１８を形成する部位に合わせて配線溝４０を形成し、無電解銅めっきによって配線１８を形成する工程を示す。配線溝４０はエキシマレーザ等のレーザ加工によって形成する。光造形プロセスによっても配線溝を形成することは可能であるが、レーザ加工による場合はきわめて微細なパターンに配線溝を形成できるという利点がある。配線溝４０のパターン幅等の設計値が光造形プロセスの精度で達成可能である場合には、光造形プロセスによって配線溝４０を形成してもよい。
【００２４】
配線溝４０は光造形樹脂層１０で配線（導体）を形成するパターンに合わせて形成する。レーザ加工によれば、配線溝４０を任意のパターンに形成することは容易であり、レーザ光を自動走査させることによって適宜パターンに配線溝４０を形成することができる。
光造形樹脂層にエキシマレーザあるいは炭酸ガスレーザを用いて５０μｍ程度の幅で配線溝４０を形成することは容易に可能であり、レーザ光を絞ることによって、さらに細幅に配線溝４０を形成することができる。また、配線溝４０の深さを２０μｍ程度に制御することも可能である。
【００２５】
図４(e)は、光造形樹脂層１０の表面に薄く無電解銅めっきを施した状態である。実施形態では、パラジウムによるめっき核を形成した後、無電解銅めっき（厚さ数μｍ）を施した。これによって、光造形樹脂層１０の表面全体、配線溝４０の内面、ビア穴６の内面に銅めっき層４２が形成される。
図４(f)は、光造形樹脂層１０の表面の銅めっき層４２を研磨により除去した状態である。光造形樹脂層１０の表面の銅めっき層４２を除去することにより、配線溝４０及びビア穴１６の内面に銅めっき層４２が残る。なお、研磨方法にかえて、レーザを利用して配線溝４０及びビア穴１６の内面を除く光造形樹脂層１０の表面の銅めっき層４２を除去することも可能である。
図４(g)は、無電解銅めっきにより配線溝４０及びビア穴１６内に銅を析出させ、配線１８及びビア１８ａを形成した状態である。無電解銅めっきのめっき厚は本実施形態では約２０μｍである。レーザ加工によって配線溝４０を形成したことにより、配線１８は精度よく所定のパターンに形成することができる。
なお、配線１８及びビア１８ｂを形成する場合、先の工程で配線溝４０の内面に析出させた銅と電気的導通がとれている条件で、無電解銅めっきにより配線溝４０及びビア穴１６内に銅を析出させて形成することもできる。
【００２６】
このように、光造形樹脂層１０に配線溝４０を形成し、無電解銅めっきを施して配線１８及びビアを形成する方法を繰り返すことによって、図４(h)に示すような積層形の電子製品を得ることができる。光造形樹脂層１０を厚さ方向に貫通するビア穴を形成し、上述した無電解銅めっきによりビア穴内に銅を析出させて形成したビア１８ｂを介して層間で半導体素子１２、配線１８が電気的に接続される。
【００２７】
なお、上記製造工程の図４（ｅ）に示すように、一般的な無電解銅めっき法によれば光造形樹脂層１０の表面全体に銅めっきが析出するが、下記の実施形態は、無電解めっき用のめっき核を形成する溶液を配線溝４０に残すことにより、配線溝４０の内面のみに無電解めっきを施すようにした例である。
まず、光造形樹脂層１０に配線溝４０を形成した基板を水洗いし、プレディップ液に浸漬した後、めっき核を形成するためパラジウムコロイド溶液に基板を浸漬する。次いで、液切り装置により基板の表面に付着しているパラジウムコロイド溶液を取り除き、配線溝４０のみにパラジウムコロイド溶液を残す。次に、還元剤溶液（たとえば、次亜リン酸塩１０ｇ／ｌ以上、ＤＭＡＢあるいは水素化ホウ素塩１ｇ／ｌ以上含む水溶液）に基板を浸漬して水洗いした後、無電解銅めっきを施すことによって、配線溝４０の内面のみに銅を析出させることができる。この方法によれば、配線溝４０の内面のみに銅を析出させることができるから、光造形樹脂層１０の表面の銅を研磨等で除去する操作が不要になる。なお、めっき核を形成する溶液は、パラジウムコロイド溶液以外の適宜溶液を使用することが可能である。
【００２８】
図５は、光造形プロセスを利用して半導体素子を搭載した電子製品を製造するさらに他の製造工程を示す。
図５(a)、(b)は光造形装置を用いて光造形樹脂層１０を形成し、収納凹部１４に半導体素子１２を搭載した状態を示す。図５(c)は、半導体素子１２の上層に光造形樹脂層１０を形成した後、ビア穴１６を形成し、配線溝４０を形成した状態である。図５(c)までの製造工程は上述した実施形態と同様である。
本実施形態の製造方法で特徴的な構成は、ビア穴１６と配線溝４０を形成した後、図６に示す、レーザめっき方法によってビア穴１６と配線溝４０に銅を析出させてビアと配線を形成する方法にある。
【００２９】
図６(a)は、ビア穴１６と配線溝４０にパラジウムのめっき核を形成する工程を示す。５０はパラジウムめっき液５２をめっき核形成用の溶液として貯溜しためっき漕である。光造形樹脂層１０を積層して形成した基板をパラジウムめっき液５２に浸漬し、ビア穴１６と配線溝４０の底面にアルゴンイオンレーザを照射することにより、ビア穴１６の底面と配線溝４０の底面にパラジウムのめっき核を形成する。５２ａがビア穴１６と配線溝４０の底面のめっき核を形成した部位である。
レーザめっき方法によれば、レーザ光を照射した部位に金属が析出するから、ビア穴１６と配線溝４０の底面の位置に合わせてレーザ光を走査することにより、ビア穴１６と配線溝４０の底面にパラジウムのめっき核を析出させることができる。
【００３０】
図６(b)は、ビア穴１６と配線溝４０の底面にパラジウムのめっき核を析出させた後、無電解銅めっきを施して、ビア１８ａと配線１８とを形成した状態を示す。５４が無電解銅めっき漕、５６が無電解銅めっき液である。
図６(a)の処理により、光造形樹脂はビア穴１６と配線溝４０の底面にのみめっき核が形成されているから、無電解銅めっきを施した際にはビア穴１６と配線溝４０の部位のみに銅が析出してビア１８ａと配線１８とを形成することができる。
【００３１】
図５(d)は、ビア１８ａと配線１８とを形成した基板を光造形装置に再度セットし、光造形プロセスにより、配線１８を形成した上層に光造形樹脂層１０を形成した状態を示す。
図５(d)に示す状態から、収納凹部１４ａに半導体素子１２を収納し、さらに光造形樹脂層を形成し、ビア穴、配線溝を形成した後、上述したレーザめっき方法と同様にしてビア穴と配線溝の底面にパラジウムのめっき核を形成し、無電解銅めっきを施すことによって図５(e)に示す電子製品が得られる。
【００３２】
本実施形態の電子製品の製造方法では、光造形樹脂層で配線及びビアを形成する部位に、レーザめっき方法を利用してあらかじめパラジウムのめっき核を形成した後に無電解銅めっきを施すから、配線及びビア等の必要個所のみに銅を析出させることができ、図４に示した製造工程にあるような光造形樹脂層１０の表面に被着した銅めっき層４２を研磨して除去するといった操作を行う必要がない。なお、本実施形態では無電解銅めっきを施す前処理としてパラジウムのめっき核を形成したが、無電解銅めっきによって銅を析出させることができるものであれば、パラジウムに限らず適宜金属のめっき核を利用することができる。
【００３３】
なお、本発明に係る電子製品の製造方法において、配線を形成する方法は上述した実施形態の方法に限るものではない。
図７は光造形樹脂層を配線のパターン形成に利用する実施形態である。すなわち、光造形プロセスによって光造形樹脂層１０ａに配線溝４０を形成し（図７(a)）、無電解銅めっきを施して光造型樹脂層１０ａの表面に銅めっき層４２を形成する（図７(b)）。なお、光造形樹脂層１０ａの表面に導体層を形成する方法としては、無電解銅めっきによらずスパッタリングによることもできる。また、光造形樹脂層１０ａの表面に形成する導体層としては、銅以外に、金、アルミニウム等の金属を使用することもできる。
【００３４】
次に、電解銅めっきを施して、配線溝４０に銅を充填する（図７(c)）。４２ａが配線溝４０に充填された銅である。電解銅めっきによれば、配線溝４０に選択的に銅が析出し、光造型樹脂層１０ａの表面には薄く銅めっき層が形成される。なお、無電解銅めっきによって配線溝４０に銅を充填させることも可能である。次に、光造形プロセスによって配線溝４０を形成した部位を覆うように光造形樹脂部１０ｅを形成する（図７(d)）。図７(e)は、光造形樹脂層１０ａの表面に被着していた銅めっき層４２をエッチングにより除去した状態である。配線溝４０が形成された部位は光造形樹脂部１０ｅによって被覆されているから、銅めっき層４２をエッチングする際に、光造形樹脂部１０ｅがマスクとして作用し、配線溝４０内の銅４２ａが除去されることはない。図７(f)は、光造形プロセスによって次層の光造形樹脂層１０ｂを形成した状態である。光造形プロセスにより先に形成した光造形樹脂部１０ｅは次層に内包されて形成され、配線溝４０に配線１８が形成されることになる。
【００３５】
図８は、図７に示す製造工程で、光造形樹脂層１０ａの表面に銅めっき層４２を形成し、配線溝４０に銅４２ａを充填した後、光造形樹脂層１０ａの表面の銅めっき層４２を除去する際に、レーザ光を利用して、配線溝４０以外の光造形樹脂層１０ａの表面の銅めっき層４２を除去することを特徴とする。図８(d)が、レーザ光により光造形樹脂層１０ａの表面の銅めっき層４２を除去した状態である。図８(e)は、光造形プロセスにより次層の光造形樹脂層１０ｂを形成した状態である。この方法によれば、配線溝４０に合わせて光造形樹脂部１０ｅを形成する必要がない。
【００３６】
図９は、導電性樹脂を利用して配線を形成する場合の例である。すなわち、光造形プロセスにより半導体素子１２を収容する収納凹部１４を形成した光造形樹脂層１０を形成し（図９(a)）、半導体素子１２を収納凹部１４に搭載し（図９(b)）、半導体素子１２を被覆するように次層の光造形樹脂層を形成するとともに、該光造形樹脂層にビア穴１６を形成し（図９(c)）、ディスペンサにより配線１８を形成する部位に合わせて導電性樹脂を塗布して配線１８、ビア１８ａを形成する（図９(d)）。配線幅が５０〜１００μｍ程度の場合は、ディスペンサによる導電性樹脂の塗布方法によって配線１８を形成することが可能である。
【００３７】
上記方法において、ディスペンサにより導電性樹脂を塗布する方法のかわりに、光造形樹脂層１０にビア穴１６を形成した状態で光造形樹脂層１０の表面に感光性レジストを塗布し、感光性レジストをエッチングして配線を形成する部位を露出させたレジストパターンを形成し、無電解銅めっき及び電解銅めっきによって光造形樹脂層１０の露出部分に銅めっきを施し、レジストパターンを除去して配線を形成するといった従来の配線基板の製造方法を利用することもできる。
【００３８】
図１０は、上述した電子製品の製造方法によって形成した電子製品の形成例を示す。
図１０(a)は、光造形樹脂層１０ａ、１０ｂ、１０ｃを積層して形成した電子製品の例であり、第２層の光造形樹脂層１０ｂの表面に配線１８の一端部を露出させて外部接続端子１９ａを形成し、第３層の光造形樹脂層１０ｃの表面に端子１９ｂが露出するように形成したものである。
図１０(b)は、図１０(a)に示す電子製品と構成は同様であり、第１層の基板部１１を光造形樹脂層ではなく銅板等の金属板によって形成したことを特徴とする。本実施形態の電子製品は銅板が放熱板として作用することにより、熱放散性の良い電子製品として提供される。本実施形態の電子製品を製造する場合は、光造形装置のエレベータ２４のテーブル部２４ａで銅板を支持し、光造形プロセスによって銅板上に光造形樹脂層１０を形成していけばよい。なお、第１層の基板部１１として銅板のかわりにポリイミド等のテープ基板や樹脂基板、セラミック基板を使用するといった改変が可能である。
【００３９】
図１０(c)は、銅板製の第１層の基板部１１上に光造形プロセスにより光造形樹脂層１０を形成して電子製品としたものであり、基板部１１に複数個の半導体素子１２を搭載して従来のマルチチップモジュールと同様の形態の電子製品としたものである。なお、基板部１１は銅板に限らず、ポリイミド等のテープ基板とすることもできるし、前述した光造形樹脂層によって形成することもできる。
図１０(d)は、半導体素子１２の他に回路部品としての抵抗６０とキャパシタ６２を内蔵した電子製品の構成例を示す。前述した製造方法にしたがって光造形樹脂層１０に半導体素子１２及び抵抗６０、キャパシタ６２を収容する収納凹部を形成し、収納凹部にこれら半導体素子１２及び回路部品を搭載し、光造形樹脂層１０を積層するとともに配線１８を形成することによって図示例の電子製品を得ることができる。
【００４０】
上述した各実施形態で示した電子製品は、光造形プロセスによって形成した光造形樹脂層が半導体素子１２及び回路部品を支持する支持体であると同時に電子製品の筐体としての機能をも有する。すなわち、光造形樹脂として一定の強度を有する材料を使用することにより、光造形樹脂層と半導体素子及び抵抗、キャパシタ等の回路部品が一体に組み立てられた電子製品として提供することができる。なお、光造形樹脂は必ずしも硬いものに限るものではなく、柔軟性を有していて容易に変形できるものであってもよい。
【００４１】
このように、本発明に係る電子部品の製造方法によれば、光造形プロセスによって半導体素子及び抵抗、キャパシタ等の回路部品を光造形樹脂層とともに一体的に樹脂中に組み込んで製品とするから、光造形プロセスの特徴を利用して単なる平板状に形成する他、図１１に示すような光造形樹脂層が曲面形状となる電子製品を形成することが可能である。
図１１(a)は、全体形状を筒体状に形成した電子製品の例、図１１(b)は全体形状を半球状に形成した電子製品の例を示す。光造形プロセスによれば、曲面形状の立体を形成することは容易であり、光造形樹脂層を曲面状に形成しながら半導体素子１２及び抵抗、キャパシタ等の回路部品を内蔵し、配線を形成して所望の機能を備えた電子製品を形成することができる。前述したレーザめっき方法は光造形樹脂層の曲面部分に配線１８を形成することが容易にできる点で有用である。
【００４２】
光造形樹脂層を曲面状に形成して半導体素子等を搭載する場合に考慮しなければならない点は、光造形プロセスによって樹脂中に半導体素子等のインサート品を内蔵する際に、従来の光造形装置ではインサート品の形状によって的確にインサート品を内蔵させることができない場合があるということである。
【００４３】
すなわち、図１２(a)は側面形状が上方に向けて徐々に拡径するインサート品７０を内蔵した例、図１２(b)は、球体状のインサート品７２を内蔵した例を示す。ここで、図１２(a)に示すインサート品７０を内蔵させる場合は、図のＡ部分の光造形樹脂層１０を形成した後にインサート品７０をセットし、図のＢ部分の光造形樹脂層１０を形成することによって樹脂中にインサート品７０を内蔵することができる。
一方、図１２(b)に示すインサート品７２を樹脂中に内蔵させる場合は、図のＣ部分の光造形樹脂層１０を形成した後、インサート品７２をセットし、次いで、図のＤ部分の光造形樹脂層１０を形成するようにする。
【００４４】
ところが、従来の光造形装置では、光造形樹脂層に紫外線レーザ等を照射して光造形樹脂層を硬化させる際に、あらかじめ１層ごと液状樹脂の液面をスライドバーによって平坦状にならして光造形樹脂層の厚さを一定にして所定の立体形状が得られるようにしている。したがって、図１２(b)に示すようなインサート部品７２の場合は、Ｃ部分まで光造形樹脂層１０を形成してインサート部品７２をセットすると、液面からインサート品７２が部分的に突出するためスライドバーによって液面を平坦にならすことができなくなり、精度のよい光造形ができなくなる。
【００４５】
図１３は、これらの問題を解消する方法として採用された方法であり、光造形樹脂層をＤ部分まで形成してインサート品７２をセットした状態でスプレー装置７４からインサート品７２に向けて液状樹脂２２をスプレーし、インサート品７２の外面を液状樹脂２２によって被覆した状態で液状樹脂２２にレーザ光を照射してインサート品７２の所要部位を硬化させるようにした方法である。７６がレーザ光源である。レーザ光を照射した部位が硬化するから、スプレー装置７４によってスプレーされた液状樹脂２２のうち硬化せずに残った部位についてはブロワーによって吹き飛ばして取り除く。このように液状樹脂２２をスプレーし、レーザ光を照射して必要個所を硬化させる操作を繰り返すことによって、図１２(b)に示すインサート品７２であっても的確に樹脂中に内蔵することができる。
単なる四角形状のインサート品以外に種々のインサート品を使用する場合や、光造形樹脂層を曲面形状に形成するといった場合に、液状樹脂２２をスプレーして光造形する方法は有効に活用することができる。
【００４６】
【発明の効果】
本発明に係る電子製品及びその製造方法によれば、上述したように、光造形プロセスを利用して光造形樹脂に一体に半導体素子及び抵抗、キャパシタ等のインサート部品が内蔵された電子製品として提供されるから、電子製品の小型化を好適に図ることができ、また、種々の形態及び種々の用途の電子製品として提供する事が可能になる。また、一貫的な生産工程によって電子製品を製造することが可能になるから、製造工程が簡素化でき、効率的に生産することが可能になる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る電子製品の製造工程を示す説明図である。
【図２】光造形装置を用いて光造形樹脂層を形成する方法を示す説明図である。
【図３】レーザめっき方法を示す説明図である。
【図４】本発明に係る電子製品の製造方法の他の製造工程を示す説明図である。
【図５】本発明に係る電子製品の製造方法のさらに他の製造工程を示す説明図である。
【図６】めっき核を形成して配線を形成する方法を示す説明図である。
【図７】光造形樹脂層に配線を形成する方法を示す説明図である。
【図８】光造形樹脂層に配線を形成する他の方法を示す説明図である。
【図９】光造形樹脂層に配線を形成するさらに他の方法を示す説明図である。
【図１０】電子製品の形成例を示す断面図である。
【図１１】曲面形状に形成した電子製品の例を示す説明図である。
【図１２】樹脂中にインサート品を内蔵させて光造形する方法を示す説明図である。
【図１３】液状樹脂をスプレーして光造形する方法を示す説明図である。
【符号の説明】
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ 光造形樹脂層
１１ 基板部
１２ 半導体素子
１４、１４ａ 収納凹部
１６ ビア穴
１８ 配線
１８ａ、１８ｂ ビア
１９ａ 外部接続端子
１９ｂ 配線
２２ 液状樹脂
２４ エレベータ
２４ａ テーブル部
２６ レーザ光
３２ めっき液
４０ 配線溝
４２ 銅めっき層
５２ パラジウムめっき液
６０ 抵抗
６２ キャパシタ
７０、７２ インサート品
７４ スプレー装置
７６ レーザ光源
Claims (16)
- 単数または複数の収納凹部が形成された第１の光造形樹脂層と、
前記単数の収納凹部に収納される単数のインサート部品、または、前記複数の収納凹部のそれぞれに単数ずつ収納される複数のインサート部品、を被覆する第２の光造形樹脂層と、
が積層して形成された筐体部を備え、
前記収納凹部に前記インサート部品が収納されて、前記筐体部に前記インサート部品が内蔵され、
前記第２の光造形樹脂層上に形成された配線と前記インサート部品とが、前記第２の光造形樹脂層に形成されたビアを介して、電気的に接続されていることを特徴とする電子製品。 - 前記筐体部が、曲面状の立体形状に形成されていることを特徴とする請求項１記載の電子製品。
- 前記インサート部品が、半導体素子、抵抗またはキャパシタであることを特徴とする請求項１または２記載の電子製品。
- 光造形プロセスにより第１の光造形樹脂層と第２の光造形樹脂層とが積層して形成された筐体部に、単数または複数のインサート部品が内蔵された電子製品の製造方法であって、
単数または複数の収納凹部が形成された前記第１の光造形樹脂層を形成する工程と、
前記単数の収納凹部に単数のインサート部品、または、前記複数の収納凹部のそれぞれに単数ずつ複数のインサート部品、を収納して、前記第１の光造形樹脂層に前記インサート部品を搭載する工程と、
前記インサート部品が搭載された第１の光造形樹脂層上に、前記インサート部品を被覆するように前記第２の光造形樹脂層を形成する工程と、
該第２の光造形樹脂層上に、ビアを介して前記インサート部品と電気的に接続される配線を形成する工程と、を備えることを特徴とする電子製品の製造方法。 - 前記第２の光造形樹脂層を形成する工程において、該第２の光造形樹脂層に前記インサート部品に通じるビア穴を形成し、
前記配線を形成する工程において、前記ビア穴と前記第２の光造形樹脂層上に前記配線となる導体を形成することを特徴とする請求項４記載の電子製品の製造方法。 - 前記第２の光造形樹脂層に配線を形成する工程において、
めっき液中に前記第２の光造形樹脂層を浸漬した状態で前記配線を形成する部位にレーザ光を照射し、該レーザ光が照射された部位に金属を析出させて配線を形成することを特徴とする請求項４または５記載の電子製品の製造方法。 - 前記第２の光造形樹脂層に配線を形成する工程において、
前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、
前記第２の光造形樹脂層に無電解めっきを施して該第２の光造形樹脂層の表面及び前記配線溝の内面に金属を析出させ、
該第２の光造形樹脂層の表面に析出した前記金属を研磨して除去した後、
無電解めっきを施して前記配線溝内に金属を析出させて配線を形成することを特徴とする請求項４または５記載の電子製品の製造方法。 - 前記第２の光造形樹脂層に配線を形成する工程において、
前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、
前記第２の光造形樹脂層に無電解めっきを施して該第２の光造形樹脂層の表面及び前記配線溝の内面に金属を析出させ、
該第２の光造形樹脂層の表面に析出した前記金属をレーザ光を用いて除去した後、
無電解めっきを施して前記配線溝内に金属を析出させて配線を形成することを特徴とする請求項４または５記載の電子製品の製造方法。 - 前記第２の光造形樹脂層に配線を形成する工程において、
無電解めっき用のめっき核形成用の溶液に前記第２の光造形樹脂層を浸漬して前記配線を形成する部位にレーザ光を照射し、該レーザ光が照射された部位にめっき核を形成した後、
無電解めっきを施して前記めっき核が形成された部位に金属を析出させて配線を形成することを特徴とする請求項４または５記載の電子製品の製造方法。 - 前記第２の光造形樹脂層に配線を形成する工程において、
前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、
めっき核形成用の溶液に前記第２の光造形樹脂層を浸漬し、液切り法により該第２の光造形樹脂層の表面に付着しためっき核形成用の溶液を除去し、
前記第２の光造形樹脂層に無電解めっきを施して前記めっき核が形成された前記配線溝の内面に金属を析出させて配線を形成することを特徴とする請求項４または５記載の電子製品の製造方法。 - 前記第２の光造形樹脂層に配線を形成する工程において、
前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、
前記第２の光造形樹脂層に無電解めっきを施して該第２の光造形樹脂層の表面及び前記配線溝の内面に金属を析出させ、
無電解めっきあるいは電解めっきを施して前記配線溝内に金属を析出させた後、
光造形プロセスにより、前記第２の光造形樹脂層の表面の前記配線溝に対応する部位を被覆する光造形樹脂部を形成し、
前記配線溝を除いて前記第２の光造形樹脂層の表面に露出する金属をエッチングにより除去して配線を形成することを特徴とする請求項４または５記載の電子製品の製造方法。 - 前記第２の光造形樹脂層に配線を形成する工程において、
前記配線を形成する部位の前記第２の光造形樹脂層の表面に配線溝を形成し、
前記第２の光造形樹脂層に無電解めっきを施して該第２の光造形樹脂層の表面及び前記配線溝の内面に金属を析出させ、
無電解めっきあるいは電解めっきを施して前記配線溝内に金属を析出させた後、
レーザ光により前記配線溝を形成した部位を除いて前記第２の光造形樹脂層の表面に形成された金属を除去して配線を形成することを特徴とする請求項４または５記載の電子製品の製造方法。 - 前記めっき核形成用の溶液として、パラジウムコロイド溶液を使用することを特徴とする請求項１０記載の電子製品の製造方法。
- 前記無電解めっきとして、無電解銅めっきを施すことを特徴とする請求項７〜１２のいずれか一項記載の電子製品の製造方法。
- 光造形樹脂層を積層する際に、前記筐体部が曲面状の立体形状となるように光造形樹脂層を形成することを特徴とする請求項４〜１４のいずれか一項記載の電子製品の製造方法。
- 前記インサート部品として、半導体素子、抵抗またはキャパシタを搭載することを特徴とする請求項４〜１５のいずれか一項記載の電子製品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000277642A JP4469478B2 (ja) | 2000-09-13 | 2000-09-13 | 電子製品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000277642A JP4469478B2 (ja) | 2000-09-13 | 2000-09-13 | 電子製品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002093989A JP2002093989A (ja) | 2002-03-29 |
| JP4469478B2 true JP4469478B2 (ja) | 2010-05-26 |
Family
ID=18762936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000277642A Expired - Fee Related JP4469478B2 (ja) | 2000-09-13 | 2000-09-13 | 電子製品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4469478B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6533112B2 (ja) * | 2015-07-21 | 2019-06-19 | 株式会社Ｆｕｊｉ | 回路形成方法 |
-
2000
- 2000-09-13 JP JP2000277642A patent/JP4469478B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002093989A (ja) | 2002-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7334326B1 (en) | Method for making an integrated circuit substrate having embedded passive components | |
| US6987661B1 (en) | Integrated circuit substrate having embedded passive components and methods therefor | |
| US6025995A (en) | Integrated circuit module and method | |
| US11659648B2 (en) | Metal body formed on a component carrier by additive manufacturing | |
| KR100688864B1 (ko) | 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법 | |
| TWI248329B (en) | Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom | |
| US20070246744A1 (en) | Method of manufacturing a coreless package substrate and conductive structure of the substrate | |
| CN110634805B (zh) | 一种部件承载件和制造该部件承载件的方法 | |
| KR20070043816A (ko) | 전자 회로 어셈블리의 제조 방법 | |
| EP1356520A2 (en) | Microelectronic substrate with integrated devices | |
| US10727176B2 (en) | Trace/via hybrid structure and method of manufacture | |
| US4602318A (en) | Substrates to interconnect electronic components | |
| US4500389A (en) | Process for the manufacture of substrates to interconnect electronic components | |
| TWI676409B (zh) | 用於製造電子模組的方法及電子模組 | |
| US4544442A (en) | Process for the manufacture of substrates to interconnect electronic components | |
| US10791628B2 (en) | Trace/via hybrid structure multichip carrier | |
| US4541882A (en) | Process for the manufacture of substrates to interconnect electronic components and articles made by said process | |
| US9935035B1 (en) | Fluid cooled trace/via hybrid structure and method of manufacture | |
| CN210928127U (zh) | 部件承载件 | |
| JP2001298273A (ja) | 電子部品内蔵実装基板及びそれを用いた半導体パッケージ | |
| US11016255B2 (en) | Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture | |
| JP4469478B2 (ja) | 電子製品及びその製造方法 | |
| JP4443349B2 (ja) | 多層配線基板の製造方法 | |
| US3451131A (en) | Method for making an encapsulated electrical circuit module assembly | |
| CN113990763A (zh) | 一种基于电铸技术的芯片封装结构及其封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4469478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |