JPH0697723B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH0697723B2 JPH0697723B2 JP2247680A JP24768090A JPH0697723B2 JP H0697723 B2 JPH0697723 B2 JP H0697723B2 JP 2247680 A JP2247680 A JP 2247680A JP 24768090 A JP24768090 A JP 24768090A JP H0697723 B2 JPH0697723 B2 JP H0697723B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- signal
- circuit
- differential
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
- H03F3/45488—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedback means
- H03F3/45493—Measuring at the loading circuit of the differential amplifier
- H03F3/45502—Controlling the common emitter circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45074—A comparator circuit compares the common mode signal to a reference before controlling the differential amplifier or related stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45076—Indexing scheme relating to differential amplifiers the resulting deducted common mode signal being added to or controls the differential amplifier, and being a current signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45082—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more outputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45202—Indexing scheme relating to differential amplifiers the differential amplifier contains only resistors in the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45266—Indexing scheme relating to differential amplifiers the stage cascaded to the dif amp being an asymmetrical follower stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45476—Indexing scheme relating to differential amplifiers the CSC comprising a mirror circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は一般に増幅器に関するものであり、具体的には
増幅器の利得または帯域幅に悪影響を及ぼすことなく増
幅器の動作点を制御する技法及び装置に関するものであ
る。
増幅器の利得または帯域幅に悪影響を及ぼすことなく増
幅器の動作点を制御する技法及び装置に関するものであ
る。
B.従来の技術 差動増幅器の静止出力電圧は通常、公差、温度、供給電
圧など多数の装置パラメータの関数である。この静止出
力電圧の変動は、増幅器の駆動能力を増加するために１
つまたは複数のエミッタ・フォロワまたはソース・フォ
ロワを出力に追加した場合に増加する。
圧など多数の装置パラメータの関数である。この静止出
力電圧の変動は、増幅器の駆動能力を増加するために１
つまたは複数のエミッタ・フォロワまたはソース・フォ
ロワを出力に追加した場合に増加する。
直流精度を改良する従来の技法には、全負帰還の使用が
含まれる。しかし、全帰還の使用によって、ある種の応
用分野では許容できない望ましくない副作用が生じる。
たとえば、増幅器に負帰還を与えると有用な信号利得が
減少するため、所期の利得を維持すべき場合は追加の増
幅段の必要性が増すことがある。その場合、負帰還が複
数の段にまたがると、種々の周波数補償技法を使用して
高周波利得を「捨てる」または放棄することが必要にな
る可能性がある。このため、高周波（ビデオまたはRF）
増幅器では、しばしば局所的な帰還ループを使用する。
高周波増幅器が多数の段を有する場合、通常、多数の個
別の帰還ループが必要となる。多数の個別の帰還ループ
を用いる場合、各ループの直流誤差が累積して相対的に
大きな誤差となる可能性がある。
含まれる。しかし、全帰還の使用によって、ある種の応
用分野では許容できない望ましくない副作用が生じる。
たとえば、増幅器に負帰還を与えると有用な信号利得が
減少するため、所期の利得を維持すべき場合は追加の増
幅段の必要性が増すことがある。その場合、負帰還が複
数の段にまたがると、種々の周波数補償技法を使用して
高周波利得を「捨てる」または放棄することが必要にな
る可能性がある。このため、高周波（ビデオまたはRF）
増幅器では、しばしば局所的な帰還ループを使用する。
高周波増幅器が多数の段を有する場合、通常、多数の個
別の帰還ループが必要となる。多数の個別の帰還ループ
を用いる場合、各ループの直流誤差が累積して相対的に
大きな誤差となる可能性がある。
第６図は、帯域幅を損なわずあるいは犠牲にせずに増幅
器の直流精度を改良するために仕様される、もう１つの
従来技術の技法を示す。VINで表わされる入力信号が増
幅器10の負入力端子に印加される。増幅器10の利得は、
抵抗器RF及びRINによって設定される。増幅器の10の出
力端の平均直流値が、増幅器12とRINTとCINTとから形成
される積分回路によってサンプリングされ、増幅器10の
非反転入力端子に印加される。
器の直流精度を改良するために仕様される、もう１つの
従来技術の技法を示す。VINで表わされる入力信号が増
幅器10の負入力端子に印加される。増幅器10の利得は、
抵抗器RF及びRINによって設定される。増幅器の10の出
力端の平均直流値が、増幅器12とRINTとCINTとから形成
される積分回路によってサンプリングされ、増幅器10の
非反転入力端子に印加される。
第６図の回路は、その所期の目的に対しては良好に動作
するものの、いくつかの欠点を有する。第１に、積分帰
還法は実際に増幅器の直流利得を減少させる。第２に、
積分回路は一般にかなり長い時定数を有する必要があ
る。連続時間積分回路では、通常数十マイクロファラッ
ドの範囲の積分コンデンサが必要である。この容量のコ
ンデンサは比較的大きな表面積を必要とし、したがって
集積回路チップ上に経済的に複製するには大きすぎる。
するものの、いくつかの欠点を有する。第１に、積分帰
還法は実際に増幅器の直流利得を減少させる。第２に、
積分回路は一般にかなり長い時定数を有する必要があ
る。連続時間積分回路では、通常数十マイクロファラッ
ドの範囲の積分コンデンサが必要である。この容量のコ
ンデンサは比較的大きな表面積を必要とし、したがって
集積回路チップ上に経済的に複製するには大きすぎる。
米国特許出願第4621238号は、帰還ループ内で、増幅器
の動作点を制御するフィルタ回路を使用する。具体的に
言うと、増幅器の差動出力動作点は、差動出力をフィル
タリングし、１対の差動デバイスによって共有される電
流を調整することによって制御される。
の動作点を制御するフィルタ回路を使用する。具体的に
言うと、増幅器の差動出力動作点は、差動出力をフィル
タリングし、１対の差動デバイスによって共有される電
流を調整することによって制御される。
C.発明が解決しようとする課題 本発明の目的は、帯域幅または利得を犠牲にすることな
く直流バイアス精度を改良する帰還ループを提供するこ
とである。
く直流バイアス精度を改良する帰還ループを提供するこ
とである。
本発明の目的には、改良された増幅器回路配置を提供す
ることも含まれる。
ることも含まれる。
D.課題を解決するための手段 本発明による増幅器回路配置では、その差動出力が平均
されて所期の水準にスケーリングされた直流信号とな
る。この直流信号を、基準回路から発生された基準信号
と比較して制御信号を生成し、この制御信号を増幅して
増幅器バイアス点の制御に使用する。
されて所期の水準にスケーリングされた直流信号とな
る。この直流信号を、基準回路から発生された基準信号
と比較して制御信号を生成し、この制御信号を増幅して
増幅器バイアス点の制御に使用する。
別の実施例では、単端出力信号を供給するため、緩衝段
を増幅器の出力に追加する。緩衝回路の温度変動及びプ
ロセス変動は、類似デバイスを基準回路内に組み込むこ
とによって補償される。
を増幅器の出力に追加する。緩衝回路の温度変動及びプ
ロセス変動は、類似デバイスを基準回路内に組み込むこ
とによって補償される。
本発明のもう１つの実施例では、比較的小さなコンデン
サ（１〜10pFの範囲）が、差動デバイス対のコレクタ回
路に挿入されている。これは、平均化されつつあるコレ
クタ信号中に発生する不一致を補償するものである。こ
の不一致は通常かなり高い周波数で発生し、補正を行な
わないと平均化された信号が直流信号でなくなる。
サ（１〜10pFの範囲）が、差動デバイス対のコレクタ回
路に挿入されている。これは、平均化されつつあるコレ
クタ信号中に発生する不一致を補償するものである。こ
の不一致は通常かなり高い周波数で発生し、補正を行な
わないと平均化された信号が直流信号でなくなる。
E.実施例 第１図は本発明の教示による改良された増幅器の回路配
置を示す。この改良された増幅器は、VINで表される差
動入力信号を受け取る１対の入力端子と、差動出力信号
VOUTを発生する１対の出力端子とを有する差動増幅器10
を含む。帰還ループが出力信号を処理して、差動増幅器
10の直流バイアス点の設定に使用されるバイアス制御信
号を発生する。この帰還ループは、平均化回路12、基準
電圧発生回路手段14及び誤差増幅手段16を含む。平均化
回路手段12は、増幅器の出力信号を加算して導体20上に
信号を発生する加算回路を含む。導体20上の信号は増幅
器10の出力の共通モード電圧の２倍に等しい。増幅器10
は（良好な共通モード除去比をもつ）差動増幅器として
機能しているため、その共通モード出力電圧は増幅器の
バイアス点の関数である直流成分のみを含む。言い替え
ると、加算回路18はVOUTの交流成分を取り除き、直流成
分を２倍にして複製する。
置を示す。この改良された増幅器は、VINで表される差
動入力信号を受け取る１対の入力端子と、差動出力信号
VOUTを発生する１対の出力端子とを有する差動増幅器10
を含む。帰還ループが出力信号を処理して、差動増幅器
10の直流バイアス点の設定に使用されるバイアス制御信
号を発生する。この帰還ループは、平均化回路12、基準
電圧発生回路手段14及び誤差増幅手段16を含む。平均化
回路手段12は、増幅器の出力信号を加算して導体20上に
信号を発生する加算回路を含む。導体20上の信号は増幅
器10の出力の共通モード電圧の２倍に等しい。増幅器10
は（良好な共通モード除去比をもつ）差動増幅器として
機能しているため、その共通モード出力電圧は増幅器の
バイアス点の関数である直流成分のみを含む。言い替え
ると、加算回路18はVOUTの交流成分を取り除き、直流成
分を２倍にして複製する。
本発明の好ましい実施例では、導体20上の直流信号がＮ
分割回路22に印加され、Ｎ分解回路は導体20上の信号の
直流電圧を所望のまたは所定の信号範囲にスケーリング
または調整する。本発明のこの好ましい実施例では、導
体20上の直流信号は２分割回路によってスケーリングさ
れる。勿論、本発明の範囲または趣旨を逸脱することな
く、他の形式のスケーリング・ファクタまたはスケーリ
ング回路を信号の直流成分の調整に使用することもでき
る。スケーリング回路22からのスケーリングされた信号
は、導体24によって誤差増幅器16の負入力端子に印加さ
れる。基準電圧発生回路手段14は基準電圧信号VREFを発
生し、それが導体26を介して誤差増幅器16の正入力端子
に印加される。
分割回路22に印加され、Ｎ分解回路は導体20上の信号の
直流電圧を所望のまたは所定の信号範囲にスケーリング
または調整する。本発明のこの好ましい実施例では、導
体20上の直流信号は２分割回路によってスケーリングさ
れる。勿論、本発明の範囲または趣旨を逸脱することな
く、他の形式のスケーリング・ファクタまたはスケーリ
ング回路を信号の直流成分の調整に使用することもでき
る。スケーリング回路22からのスケーリングされた信号
は、導体24によって誤差増幅器16の負入力端子に印加さ
れる。基準電圧発生回路手段14は基準電圧信号VREFを発
生し、それが導体26を介して誤差増幅器16の正入力端子
に印加される。
基準電圧発生回路14は、いくつかの一般的な温度安定な
基準回路のいずれかを用いて実施できる。前述の好まし
い実施例では、バンド・ギャップ型の基準電圧発生回路
を使用する。
基準回路のいずれかを用いて実施できる。前述の好まし
い実施例では、バンド・ギャップ型の基準電圧発生回路
を使用する。
さらに第１図を参照すると、誤差増幅器16は導体24上の
スケーリングされた直流信号を導体26上の基準信号と比
較して、バイアス制御信号を発生し、それが増幅されて
差動増幅器10に印加される。
スケーリングされた直流信号を導体26上の基準信号と比
較して、バイアス制御信号を発生し、それが増幅されて
差動増幅器10に印加される。
第２図は、本発明の別の実施例を示す。この実施例で
は、差動増幅器10の出力が単端出力に変換される。この
単端出力は、出力負荷（図示せず）を駆動するために増
幅器の設計でしばしば必要となる。差動増幅器出力の一
方を緩衝して単端出力を形成するために使用される回路
配置28及び補償された基準回路手段30を除き、第２図の
回路要素のその他の部分は第１図のそれと全く同様であ
る。従って、第１図及び第２図で同じ回路部品は共通の
番号で表す。
は、差動増幅器10の出力が単端出力に変換される。この
単端出力は、出力負荷（図示せず）を駆動するために増
幅器の設計でしばしば必要となる。差動増幅器出力の一
方を緩衝して単端出力を形成するために使用される回路
配置28及び補償された基準回路手段30を除き、第２図の
回路要素のその他の部分は第１図のそれと全く同様であ
る。従って、第１図及び第２図で同じ回路部品は共通の
番号で表す。
さらに第２図を参照すると、回路配置28はVOUTで表され
る単端出力信号を供給する。本発明の好ましい実施例で
は、回路配置28は、ソース・フォロワ構成またはエミッ
タ・フォロワ構成の単一利得（＋１）の緩衝段である。
このエミッタ・フォロワ段は帰還ループの外側にあるに
も関わらず、補償された基準回路手段30の温度変動及び
プロセス変動が緩衝段28の温度変動及びプロセス変動と
一致するように回路配置30が設計されている場合には、
本発明の提供する利点がこの単端出力構成でも享有でき
る。
る単端出力信号を供給する。本発明の好ましい実施例で
は、回路配置28は、ソース・フォロワ構成またはエミッ
タ・フォロワ構成の単一利得（＋１）の緩衝段である。
このエミッタ・フォロワ段は帰還ループの外側にあるに
も関わらず、補償された基準回路手段30の温度変動及び
プロセス変動が緩衝段28の温度変動及びプロセス変動と
一致するように回路配置30が設計されている場合には、
本発明の提供する利点がこの単端出力構成でも享有でき
る。
第３図は、第１図に概略を示した改良された増幅器の回
路を示す。第３図の回路配置は、少なくとも正の電源レ
ールと負の電源レールとを有する電源を含む。増幅器10
は、部品Q1、Q2、RE1、RE2、RC1及びRC2から形成される
１段差動増幅器である。RCは、これらの抵抗がデバイス
Q1及びQ2の当該のコレクタ回路内にあることを示す。一
方REは、これらの抵抗が当該のデバイスのエミッタ回路
内にあることを示す。本発明の好ましい実施例では、RC
1＝RC2＝1200オームであり、RE1＝RE2＝225オームであ
る。
路を示す。第３図の回路配置は、少なくとも正の電源レ
ールと負の電源レールとを有する電源を含む。増幅器10
は、部品Q1、Q2、RE1、RE2、RC1及びRC2から形成される
１段差動増幅器である。RCは、これらの抵抗がデバイス
Q1及びQ2の当該のコレクタ回路内にあることを示す。一
方REは、これらの抵抗が当該のデバイスのエミッタ回路
内にあることを示す。本発明の好ましい実施例では、RC
1＝RC2＝1200オームであり、RE1＝RE2＝225オームであ
る。
さらに第３図を参照すると、VOUTは１対の導体上に供給
される両端出力信号である。各導体は、当該の差動デバ
イスQ1及びQ2のコレクタ回路に接続されている。平均化
回路手段12は、RBIGで表される直列接続した１対の抵抗
から形成されており、デバイスQ1及びQ2のコレクタ回路
に接続されている。比較器兼増幅器回路16は、１対のデ
バイスQ5及びQ6と、デバイスQ5及びQ6のエミッタ端子を
正の電源レールに接続する電流源IXとから形成される。
導体30は平均化回路12をデバイスQ6のベースに相互接続
する。同様に、VREFで表される導体が、デバイスQ5のベ
ースを基準電圧発生回路手段14に相互接続する。電流ミ
ラー回路32が比較器手段16を差動増幅器と負の電源レー
ルとに相互接続する。電流ミラー回路32は、デバイスQ3
及びQ4から形成される。
される両端出力信号である。各導体は、当該の差動デバ
イスQ1及びQ2のコレクタ回路に接続されている。平均化
回路手段12は、RBIGで表される直列接続した１対の抵抗
から形成されており、デバイスQ1及びQ2のコレクタ回路
に接続されている。比較器兼増幅器回路16は、１対のデ
バイスQ5及びQ6と、デバイスQ5及びQ6のエミッタ端子を
正の電源レールに接続する電流源IXとから形成される。
導体30は平均化回路12をデバイスQ6のベースに相互接続
する。同様に、VREFで表される導体が、デバイスQ5のベ
ースを基準電圧発生回路手段14に相互接続する。電流ミ
ラー回路32が比較器手段16を差動増幅器と負の電源レー
ルとに相互接続する。電流ミラー回路32は、デバイスQ3
及びQ4から形成される。
動作の際には、信号VINがデバイスQ1及びQ2のベース端
子に印加される。抵抗RBIGは、それぞれノードＡ及びＢ
に現れる出力信号の平均をとる。この平均値が次に誤差
増幅器のデバイスQ6に供給され、デバイスQ6はこの平均
出力をデバイスQ5のベースに現れる信号VREFと比較す
る。これらの信号の差は、増幅器のバイアス点を制御す
るため、電流反転デバイスQ3及びQ4を通じて増幅され帰
還する。このようにして直流静止出力電圧がVREFと等し
くなるように調節される。
子に印加される。抵抗RBIGは、それぞれノードＡ及びＢ
に現れる出力信号の平均をとる。この平均値が次に誤差
増幅器のデバイスQ6に供給され、デバイスQ6はこの平均
出力をデバイスQ5のベースに現れる信号VREFと比較す
る。これらの信号の差は、増幅器のバイアス点を制御す
るため、電流反転デバイスQ3及びQ4を通じて増幅され帰
還する。このようにして直流静止出力電圧がVREFと等し
くなるように調節される。
第４図は、第２図の緩衝単端出力増幅器の回路配置を示
す。第２図及び第１図に関して述べたのと同様に、第４
図と第３図は、差動増幅器出力の一方を緩衝して単端出
力を形成するために用いられる緩衝段34と、緩衝回路34
に起因する変動を補償する回路配置36とを除き同一であ
る。したがって、第３図及び第４図の類似する部品は、
共通の数字で表す。さらに回路配置34及び36についての
み後で説明する。第４図のこれ以外の部品は、第３図に
関して既に説明した類似部品と同じ機能を果たすことを
理解されたい。
す。第２図及び第１図に関して述べたのと同様に、第４
図と第３図は、差動増幅器出力の一方を緩衝して単端出
力を形成するために用いられる緩衝段34と、緩衝回路34
に起因する変動を補償する回路配置36とを除き同一であ
る。したがって、第３図及び第４図の類似する部品は、
共通の数字で表す。さらに回路配置34及び36についての
み後で説明する。第４図のこれ以外の部品は、第３図に
関して既に説明した類似部品と同じ機能を果たすことを
理解されたい。
第４図を参照すると、単端出力VOUTを発生する回路配置
34はデバイスQ7及びQ8と電流源38から構成される。デバ
イスQ7のエミッタ電極は電流源38に結合され、コレクタ
電極は正の電源レールに接続され、ベース電極はデバイ
スQ2のコレクタ回路に接続されている。デバイスQ8はエ
ミッタ・フォロワ構成で接続され、デバイスQ7に接続さ
れている。VOUTはデバイスQ8のエミッタから取り出さ
れ、Q8の駆動する負荷はRLで表されている。単端出力へ
の変換回路配置34のエミッタ・フォロワ構成は、例示的
なものにすぎず、本発明の範囲を限定するものと解釈す
べきではないことに留意されたい。
34はデバイスQ7及びQ8と電流源38から構成される。デバ
イスQ7のエミッタ電極は電流源38に結合され、コレクタ
電極は正の電源レールに接続され、ベース電極はデバイ
スQ2のコレクタ回路に接続されている。デバイスQ8はエ
ミッタ・フォロワ構成で接続され、デバイスQ7に接続さ
れている。VOUTはデバイスQ8のエミッタから取り出さ
れ、Q8の駆動する負荷はRLで表されている。単端出力へ
の変換回路配置34のエミッタ・フォロワ構成は、例示的
なものにすぎず、本発明の範囲を限定するものと解釈す
べきではないことに留意されたい。
基準信号VREFを発生するための回路に加えて、回路配置
34に起因する変動を補償する回路配置36が追加されてい
る。この追加の回路配置は、電流源40、デバイスD1及び
D2を含む。
34に起因する変動を補償する回路配置36が追加されてい
る。この追加の回路配置は、電流源40、デバイスD1及び
D2を含む。
さらに、第４図を参照すると、デバイスQ7及びQ8は、高
い出力電流駆動能力を備えるための緩衝エミッタ・フォ
ロワである。これらのエミッタ・ベース間電圧はプロセ
ス及び温度に伴って変動し、また帰還ループの外側に位
置するため、差動増幅器の出力直流動作点は常にプロセ
ス変動及び温度変動に伴って変動する。その変動を補償
するため、ダイオードD1及びD2が基準回路に結合され、
デバイスQ7及びQ8に起因する影響を打ち消す。この打ち
消しは、D1及びD2がQ7及びQ8と同じ温度である（同一チ
ップ内で互いに近接している）場合により、効果的であ
る。また、これらのダイオードは、デバイスQ7及びQ8と
同じ電流密度で動作させなければならない。デバイスQ7
及びQ8に起因する変動を補償するために追加できる回路
には他の形式のものも存在することに留意されたい。す
なわち、ダイオードD1、D2及び電流源40を示したのはあ
くまで例示的なものにすぎず、本発明の範囲を限定する
ものと解釈すべきではない。
い出力電流駆動能力を備えるための緩衝エミッタ・フォ
ロワである。これらのエミッタ・ベース間電圧はプロセ
ス及び温度に伴って変動し、また帰還ループの外側に位
置するため、差動増幅器の出力直流動作点は常にプロセ
ス変動及び温度変動に伴って変動する。その変動を補償
するため、ダイオードD1及びD2が基準回路に結合され、
デバイスQ7及びQ8に起因する影響を打ち消す。この打ち
消しは、D1及びD2がQ7及びQ8と同じ温度である（同一チ
ップ内で互いに近接している）場合により、効果的であ
る。また、これらのダイオードは、デバイスQ7及びQ8と
同じ電流密度で動作させなければならない。デバイスQ7
及びQ8に起因する変動を補償するために追加できる回路
には他の形式のものも存在することに留意されたい。す
なわち、ダイオードD1、D2及び電流源40を示したのはあ
くまで例示的なものにすぎず、本発明の範囲を限定する
ものと解釈すべきではない。
第５図は、本発明の教示による別の実施例を示す。この
実施例では、差動デバイスQ1及びQ2のコレクタ電流I1及
びI2の交流成分に発生する不一致を補償するための回路
を提供する。この回路は、デバイスQ6のベースとコレク
タを相互接続するコンデンサCF、デバイスQ6のコレクタ
端子と負電源の間に接続された抵抗RXとを含む。このコ
ンデンサと抵抗とを除き、第５図は第４図と全く同様に
機能する。また、第５図の各構成要素は第４図の構成要
素と同じである。このため、第４図は第５図で同じデバ
イスには共通の番号を使用する。動作の際に、平均化回
路手段12によって平均化されている。コレクタ信号同士
は完全には一致しない。高周波の場合、これは主にノー
ドＡとＢの容量性負荷の違いによる。この２ノードの平
均はもはや直流信号ではない。この誤差は比較的高い周
波数で発生するため、単純なミラー積算フィルタCFがチ
ップ上の小容量コンデンサによって形成され、この不一
致によって残された残留交流成分を除去する。CFは、第
６図の従来技術回路に必要なコンデンサ（CINT）よりも
はるかに小容量であるため、第４図及び第５図の回路は
集積回路チップ上に容易に組み立てることができるが、
第６図の従来技術の回路ではこれは不可能である。
実施例では、差動デバイスQ1及びQ2のコレクタ電流I1及
びI2の交流成分に発生する不一致を補償するための回路
を提供する。この回路は、デバイスQ6のベースとコレク
タを相互接続するコンデンサCF、デバイスQ6のコレクタ
端子と負電源の間に接続された抵抗RXとを含む。このコ
ンデンサと抵抗とを除き、第５図は第４図と全く同様に
機能する。また、第５図の各構成要素は第４図の構成要
素と同じである。このため、第４図は第５図で同じデバ
イスには共通の番号を使用する。動作の際に、平均化回
路手段12によって平均化されている。コレクタ信号同士
は完全には一致しない。高周波の場合、これは主にノー
ドＡとＢの容量性負荷の違いによる。この２ノードの平
均はもはや直流信号ではない。この誤差は比較的高い周
波数で発生するため、単純なミラー積算フィルタCFがチ
ップ上の小容量コンデンサによって形成され、この不一
致によって残された残留交流成分を除去する。CFは、第
６図の従来技術回路に必要なコンデンサ（CINT）よりも
はるかに小容量であるため、第４図及び第５図の回路は
集積回路チップ上に容易に組み立てることができるが、
第６図の従来技術の回路ではこれは不可能である。
F.発明の効果 本発明により、増幅器の利得または帯域幅に悪影響を及
ぼすことなく増幅器の動作点を制御することができるよ
うになった。
ぼすことなく増幅器の動作点を制御することができるよ
うになった。
【図面の簡単な説明】 第１図は、本発明の教示による、動作点を制御された、
改良された増幅器のブロック図である。 第２図は、単端出力をもつ改良された増幅器のブロック
図である。 第３図は、第１図の増幅器の回路図である。 第４図は、緩衝単端出力増幅器の補償された安定化され
た回路配置を示す図である。 第５図は、差動デバイス対の不一致に起因する残存高周
波信号を除去する、ミラー積算フィルタを備えた第４図
の回路配置を示す図である。 第６図は、増幅器の動作点を設定する直流帰還ループを
組み込んだ従来技術の技法を示す図である。 10……差動増幅器、12……平均化回路、14……基準電圧
発生回路、16……誤差増幅器、18……加算回路、22……
Ｎ分割回路、32……電流ミラー回路、36……変動補償回
路。
改良された増幅器のブロック図である。 第２図は、単端出力をもつ改良された増幅器のブロック
図である。 第３図は、第１図の増幅器の回路図である。 第４図は、緩衝単端出力増幅器の補償された安定化され
た回路配置を示す図である。 第５図は、差動デバイス対の不一致に起因する残存高周
波信号を除去する、ミラー積算フィルタを備えた第４図
の回路配置を示す図である。 第６図は、増幅器の動作点を設定する直流帰還ループを
組み込んだ従来技術の技法を示す図である。 10……差動増幅器、12……平均化回路、14……基準電圧
発生回路、16……誤差増幅器、18……加算回路、22……
Ｎ分割回路、32……電流ミラー回路、36……変動補償回
路。
Claims (1)
- 【請求項１】入力信号を受け取る一対の差動入力端子を
有する差動入力デバイス、相互接続された一対のコレク
タ端子、相互接続されたエミッタ端子および上記コレク
タ端子に接続された一対の出力端子とよりなる差動増幅
段と、 上記出力端子に接続された入力および出力端子を有する
デバイスを含む緩衝増幅段と、 上記コレクタ端子に接続され、該両コレクタ端子に現れ
る信号からその直流共通モード電圧を表わす信号を発生
する回路と、 上記緩衝増幅段のデバイスの物理特性と一致した特性を
有するデバイスを含む基準電圧信号発生回路と、 上記直流共通モード電圧信号と上記基準電圧信号とを比
較してバイアス制御信号を発生する誤差増幅器と、 上記バイアス制御信号に応答して上記差動増幅器の相互
接続されたエミッタ端子から流れる電流を制御しこれに
より上記差動増幅器の動作点を上記共通モード電圧が減
少するように設定する制御デバイスと、 よりなる増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/429,665 US5008632A (en) | 1989-10-31 | 1989-10-31 | Temperature compensated feedback circuit for setting and stabilizing amplifier DC bias points |
| US429665 | 1989-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03154507A JPH03154507A (ja) | 1991-07-02 |
| JPH0697723B2 true JPH0697723B2 (ja) | 1994-11-30 |
Family
ID=23704221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2247680A Expired - Lifetime JPH0697723B2 (ja) | 1989-10-31 | 1990-09-19 | 増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5008632A (ja) |
| EP (1) | EP0426594A3 (ja) |
| JP (1) | JPH0697723B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4109893A1 (de) * | 1991-03-26 | 1992-10-01 | Philips Patentverwaltung | Integrierte schaltungsanordnung mit einem differenzverstaerker |
| US5295161A (en) * | 1991-05-10 | 1994-03-15 | International Business Machines Corporation | Fiber optic amplifier with active elements feedback circuit |
| JP3078039B2 (ja) * | 1991-06-28 | 2000-08-21 | 株式会社東芝 | 積分回路 |
| GB2263034B (en) * | 1991-12-30 | 1996-05-01 | Harris Corp | Radio frequency amplifiers |
| US5386207A (en) * | 1992-06-23 | 1995-01-31 | Winbond Electronics North America Corporation | Comparator with application in data communication |
| JP2681001B2 (ja) * | 1994-08-31 | 1997-11-19 | 日本電気アイシーマイコンシステム株式会社 | コンパレータ回路 |
| US5483199A (en) * | 1994-10-21 | 1996-01-09 | Hewlett-Packard Company | Method and apparatus for compensating thermal time constants in an electronic amplifier |
| US5910751A (en) * | 1997-02-14 | 1999-06-08 | International Business Machines Corporation | Circuit arrangement and method with temperature dependent signal swing |
| JP3673058B2 (ja) * | 1997-04-08 | 2005-07-20 | 株式会社東芝 | コンパレータ回路 |
| US6023196A (en) * | 1998-08-03 | 2000-02-08 | Lucent Technologies Inc. | Bias circuit for transconductance amplifier |
| JP3189815B2 (ja) * | 1998-12-07 | 2001-07-16 | 日本電気株式会社 | 入力回路、出力回路、入出力回路、及び入力信号処理方法 |
| GB2344902B (en) * | 1998-12-18 | 2003-04-23 | Ericsson Telefon Ab L M | Level shift circuit |
| US6198350B1 (en) * | 1999-04-13 | 2001-03-06 | Delphi Technologies, Inc. | Signal amplifier with fast recovery time response, efficient output driver and DC offset cancellation capability |
| US6943618B1 (en) * | 1999-05-13 | 2005-09-13 | Honeywell International Inc. | Compensation mechanism for compensating bias levels of an operation circuit in response to supply voltage changes |
| US6150881A (en) * | 1999-05-25 | 2000-11-21 | Motorola, Inc. | Amplifier circuit with amplitude and phase correction and method of operation |
| DE60008604T2 (de) * | 1999-12-01 | 2004-07-29 | Thomson Licensing S.A., Boulogne | Nichtlinearer signalprozessor |
| EP1248371A1 (en) * | 2001-04-06 | 2002-10-09 | STMicroelectronics S.r.l. | A converter for converting the level of differential signals |
| US6498530B1 (en) * | 2001-09-04 | 2002-12-24 | Analog Devices, Inc. | Auto-zeroed ping-pong amplifier with low transient switching |
| US6650182B2 (en) * | 2001-12-14 | 2003-11-18 | Agere Systems Inc. | Exponential transconductance amplifier |
| US20040169530A1 (en) * | 2002-09-27 | 2004-09-02 | Engim, Inc. | Method and apparatus for robust biasing of bipolar and BiCMOS differential architectures |
| US6774722B2 (en) * | 2002-10-16 | 2004-08-10 | Centillium Communications, Inc. | Frequency compensation of common-mode feedback loops for differential amplifiers |
| US6771111B2 (en) * | 2003-01-13 | 2004-08-03 | Lsi Logic Corporation | Precision analog exponentiation circuit and method |
| JP2004297762A (ja) * | 2003-03-11 | 2004-10-21 | Fujitsu Ltd | 同相帰還回路および差動演算増幅回路 |
| TWI304529B (en) * | 2004-01-30 | 2008-12-21 | Realtek Semiconductor Corp | Impedance control circuit and method thereof |
| US7546332B2 (en) * | 2004-11-09 | 2009-06-09 | Theta Microelectronics, Inc. | Apparatus and methods for implementation of mathematical functions |
| JP4923442B2 (ja) * | 2005-06-06 | 2012-04-25 | ソニー株式会社 | 差動信号伝送回路および差動信号伝送装置 |
| US7411460B2 (en) * | 2006-03-10 | 2008-08-12 | Exar Corporation | Elimination of dummy detector on optical detectors using input common mode feedback |
| US20080136464A1 (en) * | 2006-12-06 | 2008-06-12 | Electronics And Telecommunications Research Institute | Method of fabricating bipolar transistors and high-speed lvds driver with the bipolar transistors |
| US7564307B2 (en) * | 2007-09-04 | 2009-07-21 | International Business Machines Corporation | Common mode feedback amplifier with switched differential capacitor |
| CN102386864A (zh) * | 2011-09-21 | 2012-03-21 | 四川和芯微电子股份有限公司 | 自偏置运算放大电路及系统 |
| TWI542142B (zh) | 2014-09-16 | 2016-07-11 | 華邦電子股份有限公司 | 差動二級放大器與其運作方法 |
| US9722555B1 (en) * | 2016-05-20 | 2017-08-01 | Inphi Corporation | Differential circuits with constant GM bias |
| US9847762B1 (en) * | 2016-07-01 | 2017-12-19 | Inphi Corporation | Low voltage high speed CMOS line driver without tail current source |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB901457A (en) * | 1958-01-27 | 1962-07-18 | Ferguson Radio Corp | Improvements in or relating to transistor d.c. amplifiers |
| US3444472A (en) * | 1967-06-12 | 1969-05-13 | Sylvania Electric Prod | Sense amplifier circuit |
| US4105942A (en) * | 1976-12-14 | 1978-08-08 | Motorola, Inc. | Differential amplifier circuit having common mode compensation |
| JPS56119512A (en) * | 1980-02-25 | 1981-09-19 | Kensonitsuku Kk | Amplifier |
| JPS58142613A (ja) * | 1982-02-18 | 1983-08-24 | Nec Corp | 差動増幅器 |
| JPS59207A (ja) * | 1982-06-25 | 1984-01-05 | Nec Corp | 差動増幅回路 |
| US4616189A (en) * | 1985-04-26 | 1986-10-07 | Triquint Semiconductor, Inc. | Gallium arsenide differential amplifier with closed loop bias stabilization |
| JPS6214815U (ja) * | 1985-07-11 | 1987-01-29 | ||
| US4701720A (en) * | 1986-04-28 | 1987-10-20 | National Semiconductor Corporation | Capacitive feedback to boost amplifier slew rate |
| US4720686A (en) * | 1987-01-14 | 1988-01-19 | Motorola, Inc. | Circuit for converting a fully differential amplifier to a single-ended output amplifier |
| US4904953A (en) * | 1988-04-22 | 1990-02-27 | Triquint Semiconductor, Inc. | Differential amplifier with common-mode bias feedback |
-
1989
- 1989-10-31 US US07/429,665 patent/US5008632A/en not_active Expired - Fee Related
-
1990
- 1990-09-19 JP JP2247680A patent/JPH0697723B2/ja not_active Expired - Lifetime
- 1990-09-21 EP EP19900480140 patent/EP0426594A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0426594A2 (en) | 1991-05-08 |
| US5008632A (en) | 1991-04-16 |
| EP0426594A3 (en) | 1991-08-14 |
| JPH03154507A (ja) | 1991-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0697723B2 (ja) | 増幅器 | |
| EP0300494B1 (en) | Wideband amplifier | |
| US5345190A (en) | Modular low voltage filter with common mode feedback | |
| US4004253A (en) | Variable equalizer | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| US20090058525A1 (en) | Common-mode bandwidth reduction circuit and method for differential applications | |
| US4547744A (en) | Integrated amplifier arrangement | |
| US5311144A (en) | Ultra-fast differential amplifier | |
| JP2830087B2 (ja) | 周波数特性補正回路 | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| KR940007972B1 (ko) | 가변 주파수 발진 회로 | |
| US5917376A (en) | Circuit and technique for compensating high gain amplifier without compensation capacitors | |
| US4998074A (en) | Transistor circuit with base-current compensation | |
| US4593252A (en) | Enhanced transconductance amplifier | |
| GB2070870A (en) | Gain control amplifier arrangement | |
| JP2508352B2 (ja) | 増幅器 | |
| US5859566A (en) | Electronic circuit comprising complementary transconductors for filters and oscillators | |
| US6806769B2 (en) | Differential amplifier | |
| Caiulo et al. | Video CMOS power buffer with extended linearity | |
| US5485516A (en) | Line termination for a telephone line | |
| US4853644A (en) | Differential amplifier circuit | |
| JPS58103207A (ja) | 増幅器の電源供給回路 | |
| JPH0697725B2 (ja) | 増幅器回路 | |
| Kester | Section 1 High speed operational amplifiers |