JPH0697485A

JPH0697485A - 半導体素子

Info

Publication number: JPH0697485A
Application number: JP5111465A
Authority: JP
Inventors: Shinji Senba; 真司船場
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-05-19
Filing date: 1993-05-13
Publication date: 1994-04-08

Abstract

(57)【要約】【目的】入射光を吸収して電子・正孔対を発生するｎ
^-−ＩｎＧａＡｓ光吸収層２と、該領域からの光キャリ
アによりアバランシェ増倍を起こすｎ−ＩｎＰ増倍層４
とを備えたアバランシェフォトダイオードにおいて、上
記増倍層４の最大電界強度ＥM の変動に関わらず、上記
光吸収層２での最大電界を一定の最適な値に保持する。【構成】ｎ−ＩｎＰ増倍層４とｎ^-−ＩｎＧａＡｓ光
吸収層２との間に、最適ヘテロ電界ＥH0以上の電界で束
縛電子を放出するＩｎＰ／ＩｎＧａＡｓ／ＩｎＰ量子井
戸層３を備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体素子に関し、特
にバイアス印加により形成される空乏層内の電界分布を
印加バイアスに対し任意に設定可能な半導体素子に関す
るものである。

【０００２】またこの発明は、光ファイバー通信におけ
る増巾作用をもつ受光素子、高速光通信に使用する受光
素子等の半導体素子に関するものである。

【０００３】

【従来の技術】以下、従来の半導体素子の一例としてＩ
ｎＧａＡｓ／ＩｎＰ系アバランシェフォトダイオード
（以下ＡＰＤ素子ともいう。）について説明する。図９
は従来のＡＰＤ素子の説明図で、図９(a) はその半導体
層構造を、図９(b) はその半導体層中での電界分布を示
している。図において、５０はＡＰＤ素子を構成する半
導体層構造で、ｎ⁺−ＩｎＰ基板１と、その上に形成さ
れ、入射光を吸収して電子・正孔対を発生するｎ^-−Ｉ
ｎＧａＡｓ光吸収層２と、該光吸収層２上に形成され、
この層２から注入された正孔によりアバランシェ倍増を
起こすｎ−ＩｎＰ増倍層４とから構成されており、該倍
増層４の表面部分にはＺｎやＣｄ等によるｐ形拡散領域
５が形成されている。なおここでは図示していないが、
上記ｐ形拡散領域５及びｎ⁺−ＩｎＰ基板１にはこれら
の間に逆方向電圧を印加するための電極が形成されてい
る。

【０００４】次に動作について説明する。上記ＡＰＤ素
子のｐ形拡散領域５とｎ⁺−ＩｎＰ基板１の間に逆方向
電圧を印加し、図９(b) に示すような電界分布を得る。
図９(b) では、ｘ＝０は、ｐ形拡散領域５とｎ−ＩｎＰ
増倍層４とがなすｐｎ接合Ｊの位置を示しており、ｘは
このｐｎ接合Ｊの位置から半導体層構造５０の深さ方向
（紙面下方向）への距離を示している。

【０００５】このような電圧の印加状態でｐ形拡散領域
５側より入射した信号光（波長１．０〜１．６μｍ）
は、上記ｎ−ＩｎＰ増倍層４を透過し、その下側のｎ−
ＩｎＧａＡｓ光吸収層２で吸収され、電子，正孔対を発
生する。そして発生した両キャリアは空乏層電界により
移動し、正孔はｎ−ＩｎＰ増倍層４へ注入される。注入
正孔は、この増倍層４中の強電界にて加速され、アバラ
ンシェ増倍を起こし、増倍光電流として出力される。こ
こで重要なポイントは、ｎ−ＩｎＰ増倍層４のみでアバ
ランシェ増倍を実現しなければならないという点にあ
る。

【０００６】ところが図１１に示すように大きな増倍率
Ｍを得るために、逆電圧を増し、増倍層最大電界ＥM を
高めると、ｎ−ＩｎＧａＡｓ光吸収層２にかかる最大電
界、つまり、ｎ−ＩｎＰ増倍層４とｎ−ＩｎＧａＡｓ層
２との境界部分のヘテロ電界ＥH も大きくなる（図９
(b) 参照）。このようにヘテロ電界ＥH がある程度以上
大きくなると、ｎ−ＩｎＧａＡｓ光吸収層２中でアバラ
ンシェ増倍が発生してしまい、このような状態では、周
波数の特性や雑音等の特性が劣化する。

【０００７】例えば、増倍層最大電界ＥM をＥM1からＥ
M2まで高めた結果、上記ヘテロ電界ＥH が最適値ＥH0よ
り大きくなって電界値ＥH1になると、図１０に示すよう
に、同一増倍率Ｍ（＝２０）に対して遮断周波数ｆｃが
低下し、高い周波数の信号に対して応答しなくなる。な
おここで、ヘテロ電界ＥH が小さい領域でのｆｃ劣化
は、ヘテロ接合におけるホールパイルアップ現象、つま
りヘテロ接合部分で正孔が一時的に停滞することにより
高い周波数の信号に対して応答しなくなる現象によるも
のと説明される。

【０００８】また、図１２は従来のＩｎＧａＡｓ／Ｉｎ
Ｐ系ＡＰＤ素子の他の構造を示している。図１２におい
て、図９と同一符号は同一のものを示し、６０は従来の
ＡＰＤ素子を構成する半導体層構造（以下ＡＰＤ半導体
層構造ともいう。）で、これは、ｎ⁺−ＩｎＰ基板１と
ｎ^-−ＩｎＧａＡｓ光吸収層２との間に形成されたｎ−
ＩｎＰバッファ層１ａを有しており、その他の点は図９
(a) に示すＡＰＤ半導体層構造５０と同一である。なお
ここでは、上記ｎ⁺−ＩｎＰ基板１の濃度は１０¹⁸cm^-3
台、ｎ−ＩｎＰバッファ層１ａの濃度は１０¹⁶〜１０¹⁷
cm^-3台、ｎ^-−ＩｎＧａＡｓ光吸収層２の濃度は１０¹⁴
〜１０¹⁵cm^-3台、ｎ−ＩｎＰ増倍層６の濃度は１０¹⁶cm
^-3台となっている。

【０００９】また図１３(a) は上記ＡＰＤ半導体層構造
６０における電界分布の様子を示す図であり、縦軸は電
界強度Ｅ、横軸はｐｎ接合Ｊの位置からの上記半導体層
構造６０の深さ方向の距離ｘである。またＥM は動作時
のＩｎＰ増倍層４の最大電界（ｐｎ接合（Ｊ）位置の電
界）、ＥT は動作時のｎ^-−ＩｎＧａＡｓ光吸収層２中
の最大電界（ヘテロ電界）である。

【００１０】ここでは、通常、ヘテロ電界ＥT の値が１
×１０⁵Ｖ／cm以上と大きくなりすぎると、ｎ−ＩｎＧ
ａＡｓ光吸収層２中の増倍が顕著になり、上述のように
周波数特性を劣化させるため、ヘテロ電界ＥT は１×１
０⁵Ｖ／cm以下に低くするのが望ましいが、このヘテロ
電界ＥT が低すぎると、ホールパイルアップ現象による
周波数劣化が生じるため、ヘテロ電界ＥT は最適値に設
定されている。

【００１１】次に動作について説明する。上記ＡＰＤ半
導体層構造６０においてｐｎ接合（Ｊ）に動作時の大き
な逆バイアスを印加すると、空乏層端（Ｄ）は低濃度の
ｎ型半導体側へ延び、比較的高濃度のｎ−ＩｎＰバッフ
ァ層１ａにて止まる。この時電界分布は図１３(a) のよ
うになる。

【００１２】この状態でｐ形拡散領域５の上方より光信
号（波長：１．０〜１．６μｍ）を入射すると、図９の
ＡＰＤ半導体層構造５０の場合と同様、ｎ^-−ＩｎＧａ
Ａｓ光吸収層２にてホール・電子対を発生する。この時
電子はｎ−ＩｎＰバッファ層１ａ中にすみやかに移動
し、一方ホールは電界により、ｐ形拡散領域５側へ移動
し、ｎ−ＩｎＰ増倍層４へ注入される。そして該増倍層
４に注入されたホールは該層４中の大きな電界により加
速されて、アバランシェ増倍を起こし、つまり結晶格子
を衝突電離して、なだれ的にホールを発生する。これに
より増巾された光電流信号が得られる。

【００１３】

【発明が解決しようとする課題】以上のように従来のＩ
ｎＧａＡｓ／ＩｎＰ系ＡＰＤ半導体層構造では、図１
０，図１１からわかるように、大きな増倍率Ｍを得るた
めに逆電圧を増し、増倍層最大電界ＥM を高めると、ヘ
テロ電界ＥH が最適値ＥH0より上昇し、周波数，雑音特
性を劣化させてしまうという問題点があった。

【００１４】この問題は、より大きな増倍率までヘテロ
電界ＥH が最適値ＥH0を満足するように設計しても、実
際の製造プロセスではｐ形拡散フロントを０．１μｍ以
下に制御することが困難なため、ヘテロ電界が最適値Ｅ
H0に制御された大きな増倍率のデバイスを得ることが困
難であるというものである。

【００１５】また、周波数特性はヘテロ電界ＥT が狭い
範囲でのみ良好であり、ヘテロ電界ＥT の広い範囲、す
なわち増倍率Ｍの広い領域で良好な周波数特性を得るこ
とは困難であった。

【００１６】さらに従来のＡＰＤ半導体層構造では、ｎ
^-−ＩｎＧａＡｓ光吸収層２が厚いと、ＩｎＧａＡｓ光
吸収層２でもある不必要な増倍をおこす領域が広く、周
波数特性向上に不利であるため、上記光吸収層２を、充
分な光吸収が可能な充分薄いものとするのが好ましい
が、この場合、光吸収層２で空乏層を充分延すことがで
きなくなり、素子の静電容量が大きくなるという問題が
あった。

【００１７】この発明は上記のような問題点を解消する
ためになされたもので、増倍層の最大電界強度ＥM の変
動に関わらず、光吸収層での最大電界を一定の最適な値
に設定することができる半導体素子を得ることを目的と
する。

【００１８】またこの発明は、比較的高いヘテロ電界Ｅ
T においても充分な周波数特性を得ることができる半導
体素子を得ることを目的とする。

【００１９】さらにこの発明は、低バイアスにおける感
度や周波数特性等の諸特性を損なうことなく、素子の静
電容量を低減できる半導体素子を得ることを目的とす
る。

【００２０】

【課題を解決するための手段】この発明に係る半導体素
子は、複数の半導体層を積層してなる半導体積層構造に
おけるバイアス印加により空乏層が広がる領域に配置さ
れ、特定電界強度にて束縛キャリアを放出する所定量の
不純物イオンを含む量子井戸層を備えたものである。

【００２１】この発明に係る半導体素子は、入射光を吸
収して電子・正孔対を発生する光吸収領域と、該光吸収
領域上に形成され、該領域からの光キャリアによりアバ
ランシェ増倍を起こす増倍領域とを備え、バイアス印加
により上記各領域に電界を発生させた状態で入射光の検
出を行うアバランシェフォトダイオードにおいて、上記
増倍領域と光吸収領域との間に設けられ、特定電界強度
にて束縛キャリアを放出する所定量の不純物イオンを含
む量子井戸層を備え、光吸収領域内に発生する最大電界
を最適値に固定するようにしたものである。

【００２２】この発明は上記半導体素子において、上記
量子井戸層を、量子井戸のサイズが異なる複数の単位量
子井戸層を組み合わせて構成し、各単位量子井戸層の不
純物濃度、並びに各量子井戸の深さ，幅及び数の設定に
より、各量子井戸が束縛キャリアを放出する特定電界強
度を調整可能としたものである。

【００２３】この発明に係る半導体素子は、光吸収層の
キャリア濃度を０．５×１０¹⁶cm^-3以上となるよう高濃
度化したものである。

【００２４】この発明に係る半導体素子は、ｎ^-−Ｉｎ
ＧａＡｓ光吸収層とｎ−ＩｎＰバッファ層との間に低キ
ャリア濃度でかつ厚いｎ^-−ＩｎＰ層を挿入し、さらに
該ｎ^-−ＩｎＰ層とｎ^-−ＩｎＧａＡｓ光吸収層の間に
比較的高濃度でかつ薄いｎ−ＩｎＰ層を挿入したもので
ある。

【００２５】

【作用】この発明においては、半導体積層構造における
バイアス印加により空乏層が広がる領域に、特定電界強
度にて束縛キャリアを放出する量子井戸層を配置したか
ら、印加バイアスが限界値を越えるまでは該バイアスレ
ベルに関係なく、半導体積層構造における所定の領域の
電界を一定レベルに固定することができる。

【００２６】この発明においては、光電流の増倍領域と
光吸収領域との間に、最適ヘテロ電界ＥH0以上の電界で
束縛電子を放出する量子井戸層を備えているため、光吸
収層の最大電界，つまりヘテロ電界が最適値ＥH0となっ
たバイアスより高いバイアスに対し、量子井戸が電子を
放出してバイアス増大分を相殺することとなり、これに
より電界強度の増加は上記増倍領域中のみで起こり、光
吸収層の電界は一定に保たれる。

【００２７】またこの発明においては、上記量子井戸層
を、量子井戸のサイズが異なる複数の単位量子井戸層を
組み合わせて構成したので、各単位量子井戸層の不純物
濃度、並びに各量子井戸の深さ，幅及び数の設定によ
り、各量子井戸が束縛キャリアを放出する特定電界強度
を調整することが可能となり、これにより上記印加バイ
アスのレンジを制御できる。

【００２８】この発明においては、ＩｎＧａＡｓ光吸収
層のキャリア濃度を高めたから、キャリア濃度の低い場
合に比べ、ＩｎＧａＡｓ光吸収層での平均的な電界強度
を小さくすることができ、該光吸収層中での増倍を抑え
て周波数特性を向上することができる。

【００２９】この発明においては、ｎ^-−ＩｎＧａＡｓ
光吸収層下に低キャリア濃度でかつ厚いｎ^-−ＩｎＰ層
を挿入したので、光吸収層の下側に空乏層を充分延ばす
ことができ、これにより素子の静電容量を低減すること
ができる。また、該ｎ^-−ＩｎＰ層と、ｎ^-−ＩｎＧａ
Ａｓ光吸収層の間に比較的高濃度でかつ薄いｎ−ＩｎＰ
層を挿入しているため、低バイアス状態においてヘテロ
界面近傍で電子が流れ易くなり、低バイアス状態での光
感度の劣化を回避することができる。

【００３０】

【実施例】実施例１．図１はこの発明の第１の実施例に
よるＩｎＧａＡｓ／ＩｎＰ系ＡＰＤ素子を説明するため
の図であり、図１(a) はそのＡＰＤ半導体層構造を示す
図、図１(b)はその一部を拡大して示す図、図１(c) は
上記ＡＰＤ半導体層構造中の電界分布を示す図である。

【００３１】図において、１００は、特定値以上のバイ
アスに対し光吸収層の最大電界が最適値に固定される、
本実施例のＡＰＤ素子の半導体層構造であり、従来のＡ
ＰＤ半導体層構造５０において、ｎ^-−ＩｎＧａＡｓ光
吸収層２とその上のｎ−ＩｎＰ増倍層４との間に、Ｉｎ
Ｐ／ＩｎＧａＡｓＰ／ＩｎＰ構造の量子井戸層３を設け
たものであり、その他の構成は従来のものと同一であ
る。

【００３２】ここで上記量子井戸層３には、１０¹⁶〜１
０¹⁷cm^-3台のドナー不純物を添加してある。またこの量
子井戸層３の深さと幅は、その位置における電界強度が
１〜２×１０⁵Ｖ／cm程度となった時、束縛電子を放出
するサイズとしている。

【００３３】次に動作を図２のバンド構造図により説明
する。本実施例のＡＰＤ半導体層構造１００における基
本的な動作，つまり光吸収を行い、キャリアを発生し、
そのうち正孔をＩｎＰ増倍層に注入し、アバランシェ増
倍を起こし、増倍光電流を得る動作は従来のものと同じ
であるので、以下は、光吸収層２の最大電界（ヘテロ電
界）ＥH が最適値ＥH0となったバイアスより高いバイア
スに対しても、この最適値ＥH0に保たれる動作について
詳述する。

【００３４】図２(a) は量子井戸層３にかかる電界強度
が束縛電子を放出しない程度に低い場合（増倍層最大電
界ＥM ＝ＥM1，ヘテロ電界ＥH ＝ＥH0）のバンド図であ
る。この状態において、量子井戸層３は束縛電子の負電
荷とドナーイオンの正電荷が相殺し、中性となってい
る。よって、バイアス増加によるｐ拡散領域５における
アクセプタイオン（負電荷−図中における４つの負電
荷）の増加はＩｎＧａＡｓ光吸収層２のドナーイオン
（正電荷）の増加で補われる。即ち、バイアス増加によ
りＩｎＧａＡｓ光吸収層２の空乏層が延び、電界強度が
増加する。

【００３５】図２(b) は量子井戸層３にかかる電界強度
が束縛電子を放出する程度に高い場合（増倍層最大電界
ＥM ＝ＥM2 or ＥM3，ヘテロ電界ＥH ＝ＥH0）のバンド
図である。この状態においては、量子井戸層３中の束縛
電子（負電荷）が放出するため、後にドナーイオン（固
定正電荷）が残される。即ち、量子井戸層３にかかる電
界強度を束縛電子を放出する程度に高くした場合、ｐ拡
散領域５のアクセプタイオン（図２(a) に対し、増加し
た１つの負電荷）の増加は、量子井戸層３のドナーイオ
ン（正電荷）で補われる。この状態では、バイアス変化
に対してＩｎＧａＡｓ光吸収層２の電界は図１(c) に示
すように一定に保たれる。

【００３６】このように本実施例のアバランシェフォト
ダイオード１００では、ｎ−ＩｎＰ増倍層４と、ｎ^-−
ＩｎＧａＡｓ光吸収層２の間に最適ヘテロ電界ＥH0以上
の電界で、束縛電子を放出しかつドナーイオン（正に帯
電）を適量含む量子井戸層３を備えたので、ヘテロ電界
がＥH0となったバイアスより高いバイアスに対し、量子
井戸は電子を放出し、正に帯電することとなり、電界強
度の増加はｎ−ＩｎＰ増倍層４中のみで起こり、ｎ−Ｉ
ｎＧａＡｓ光吸収層２での電界強度は一定に保たれる。
この結果光吸収層アバランシェ増倍による周波数特性や
雑音特性の劣化のない、高い増倍率のアバランシェフォ
トダイオードを得ることができる。

【００３７】なお、上記実施例では、単一の量子井戸層
３を用いた場合について説明したが、これは異なるサイ
ズの量子井戸を持つ量子井戸層を組み合わせ、各量子井
戸に適度な位置的分布を持たせることにより、広いバイ
アスレンジ（増倍層電界レンジ）に対し、ＩｎＧａＡｓ
光吸収層２にかかる電界（即ちヘテロ電界）を適切な値
に保つことが可能となる。

【００３８】実施例２．図３はこのような構成の本発明
の第２の実施例によるＡＰＤ半導体層構造を説明するた
めの図であり、この構造における量子井戸層部分のバン
ド構造を示している。

【００３９】ここでは図１に示すＡＰＤ半導体層構造１
００において、量子井戸層３に代えて、量子井戸のサイ
ズが異なる複数の単位量子井戸層を組み合わせて構成し
た複合量子井戸層を用いている。なおＤ１及びＤ２は量
子井戸の深さ、ｗ１〜ｗ３は量子井戸の幅，つまり該井
戸部分のエピタキシャル層の厚みを示しており、またΔ
Ｅ1 〜ΔＥ4 は各量子井戸から束縛電子が放出される電
界強度を示している。

【００４０】このような第２の実施例では、各単位量子
井戸層の不純物濃度、並びに各量子井戸の深さ，幅及び
数の設定により、各量子井戸が束縛キャリアを放出する
特定電界強度を調整することが可能となり、これにより
上記印加バイアスのレンジを制御できる効果がある。

【００４１】実施例３．図４は本発明の第３の実施例に
よるＡＰＤ半導体層構造を示し、図５(a) は図１３(a)
と同様、上記半導体層構造における深さ方向の電界分布
を示している。

【００４２】図において、１１０は本実施例のＡＰＤ半
導体層構造、１２は該半導体層構造１１０を構成する高
濃度化ｎ^-−ＩｎＧａＡｓ光吸収層で、そのキャリア濃
度は約０．５×１０¹⁶cm^-3以上の、素子容量が許容限界
を越えない程度の値にしている。その他の構成は従来の
ＡＰＤ半導体層構造６０と同一である。

【００４３】次に作用効果について説明する。この実施
例のＡＰＤ半導体層構造１１０においても、光信号を受
けて光電流を発生する動作は従来と同一であるのでここ
では省略する。

【００４４】上記ＡＰＤ半導体層構造１１０では、ｐｎ
接合（Ｊ）に動作時の大きな逆バイアスを印加すると、
ｎ^-−ＩｎＧａＡｓ光吸収層(2) のキャリア濃度が高い
ため、空乏層端（Ｄ）は該光吸収層(2) 中にて止まる。

【００４５】図５(b) は、実験による、遮断周波数ｆc
と、ＩｎＧａＡｓ光吸収層のキャリア濃度Ｎの相関を示
している。このデータは増倍率が比較的高い２０倍の時
のもので、ヘテロ電界ＥT は１．５×１０⁵Ｖ／cm付近
である。この図より明らかに、Ｎ＞０．５×１０¹⁶cm^-3
の領域にて、通常使用される遮断周波数である２ＧＨz
以上の値が得られている。

【００４６】このように本実施例では、ＩｎＧａＡｓ光
吸収層１２のキャリア濃度を高めたので、キャリア濃度
の低い場合に比べ、ＩｎＧａＡｓ光吸収層１２中の平均
的な電界強度を小さく抑えることができ、これにより該
光吸収層１２での増倍を抑えて遮断周波数を高めること
ができる。

【００４７】実施例４．図６は本発明の第４の実施例に
よるＡＰＤ素子の半導体層構造を示し、図７は上記第３
実施例で用いた図５(a) と同様、動作時の上記半導体層
構造における深さ方向の電界分布を示している。

【００４８】図において、図１２と同一符号は従来のＡ
ＰＤ半導体層構造と同一のものを示し、１２０は本実施
例のＡＰＤ半導体層構造で、従来のＡＰＤ半導体層構造
６０のｎ−ＩｎＰバッファ層１ａとｎ^-−ＩｎＧａＡｓ
光吸収層２との間に、比較的高濃度の薄いｎ−ＩｎＰ層
１４と低濃度の厚いｎ^-ＩｎＰ層１３とをそれぞれ上下
に挿入した、リーチスルー形ＡＰＤ素子の半導体層構造
となっている。

【００４９】ここで上記低濃度の厚いｎ^-−ＩｎＰ層１
３の厚さは２〜１０μｍ程度、その濃度は１０¹⁴〜１０
¹⁵cm^-3台であり、比較的高濃度の薄いｎ−ＩｎＰ層１４
の厚さは１００オングストローム〜１μｍ、その濃度は
１０¹⁶〜１０¹⁷cm^-3台であり、その禁制帯幅は、上記光
吸収層，及びｎ^-−ＩｎＰ層１３の禁制帯幅の中間の値
となっている。

【００５０】次に作用効果について説明する。光信号を
受けｎ^-−ＩｎＧａＡｓ光吸収層５で発生したホールを
ｎ−ＩｎＰ増倍層４中で増巾する過程は、図１２に示す
従来のものと同じである。

【００５１】また本実施例のＡＰＤ構造１２０では、動
作時の逆バイアスにより、空乏層端Ｄは、およそｎ−Ｉ
ｎＰ層１３の厚み分だけ余分に延びることとなる。これ
により素子容量の大部分を占める空乏層容量を、従来と
同じ増倍特性において低減することができる。

【００５２】ここで、ｎ−ＩｎＰ層１３の厚みが厚い
程、素子容量を小さくすることができるが、ＩｎＧａＡ
ｓ光吸収層２で発生した電子が空乏層端Ｄまで走行する
時間を考慮する必要があり、上記電子の走行時間の増大
による周波数劣化を生じさせない程度に上記ｎ−ＩｎＰ
層１３の厚さを設定する必要がある。

【００５３】また、空乏層端Ｄが、ＩｎＧａＡｓ光吸収
層２に到達しないような低バイアスで感度を評価するこ
とがあるが、ＩｎＧａＡｓ光吸収層２と低濃度（１０¹⁴
〜１０¹⁵cm^-3）のＩｎＰ層１３とを直接接合した構造で
は、図１３(b) に示す、感度とＩｎＧａＡｓ光吸収層２
の下側にあるＩｎＰ層のキャリア濃度の相関についての
実験結果から分かるように、充分な感度が得られない。

【００５４】ところが、本実施例ではｎ^-−ＩｎＧａＡ
ｓ光吸収層２と低濃度（１０¹⁴〜１０¹⁵cm^-3）のＩｎＰ
層１３との間に比較的高濃度（１０¹⁶〜１０¹⁷cm^-3台）
でかつ薄いｎ−ＩｎＰ層１４を挿入しているため、低バ
イアス状態においてヘテロ界面近傍で電子が流れ易くな
り、低バイアス状態での光感度の劣化を回避することが
できる。これにより充分な感度を有する低容量ＡＰＤ素
子を得ることができる。さらに、ｎ−ＩｎＰ層１４での
電界降下量を調節することにより、ｎ^-−ＩｎＰ層１３
における電子の増倍の抑制と、電子の走行時間とを最適
化することができる。

【００５５】このように本実施例では、ｎ^-−ＩｎＧａ
Ａｓ光吸収層２の下に低キャリア濃度でかつ厚いｎ^-−
ＩｎＰ層１３を挿入したので、光吸収層の下側に空乏層
を充分延ばすことができ、これにより素子の容量を低減
することができる。また、該ｎ^-−ＩｎＰ層１３と、ｎ
^-−ＩｎＧａＡｓ光吸収層２の間に比較的高濃度でかつ
薄いｎ−ＩｎＰ層を挿入したため、低バイアス状態にお
いてヘテロ界面付近で電子が流れ易くなり、感度の劣化
を回避することができる。

【００５６】なお、上記実施例では受光素子として、Ａ
ＰＤ素子を示したが、これは、ｎ形半導体領域上にｉ形
光吸収層及びｐ形半導体層を順次形成してなるｐｉｎ型
フォトダイオードでもよく、上記光吸収層とｎ形半導体
領域との間に、比較的高濃度の薄い半導体層と、低濃度
の厚い半導体層とを上下に挿入することにより、上記実
施例と同様の効果が得られる。

【００５７】実施例５．図８は本発明の第５の実施例に
よるＡＰＤ半導体層構造を示し、図において、１３０は
本実施例のＡＰＤ半導体層構造で、これは上記第４の実
施例の半導体層構造１２０におけるｎ−ＩｎＰバッファ
層１ａと低濃度の薄いｎ^-−ＩｎＰ層１３との間に、屈
折率の異なる半導体結晶の多層構造によるブラッグ反射
膜８を配置したものである。

【００５８】ここで上記ブラッグ反射膜８は、例えば各
々数１００オングストローム程度の厚みのＩｎＧａＡｓ
又はＩｎＧａＡｓＰからなる層８ａ及びＩｎＰ層８ｂを
交互に積層したもので、この厚みと薄膜の層数は、信号
光の波長や反射率により決まり、ここではこの反射率が
９０％以上になるようにし、また反射した光信号が、ｎ
−ＩｎＧａＡｓ光吸収層２内で１００％吸収され、受光
部分より外部にでないようにしている。

【００５９】このように本実施例では、上記第４実施例
の効果に加えて、ｎ−ＩｎＰバッファ層１ａと低濃度の
薄いｎ^-−ＩｎＰ層１３との間に、屈折率の異なる半導
体結晶の多層構造によるブラッグ反射膜８を挿入したの
で、光吸収量を低下させることなく、ｎ−ＩｎＧａＡｓ
光吸収層２の厚みを半分以下に薄くすることができ、Ｉ
ｎＧａＡｓ光吸収層２による増倍領域を狭めることがで
きる効果がある。

【００６０】

【発明の効果】以上のようにこの発明に係る半導体素子
によれば、半導体積層構造におけるバイアス印加により
空乏層が広がる領域に、特定電界強度にて束縛キャリア
を放出する量子井戸層を配置したので、印加バイアスが
限界値を越えるまでは該バイアスレベルに関係なく、半
導体積層構造における所定の領域の電界を一定レベルに
固定することができる効果がある。

【００６１】またこの発明によれば、入射光を吸収して
電子・正孔対を発生する光吸収領域と、該光吸収領域上
に形成され、該領域からの光キャリアによりアバランシ
ェ増倍を起こす増倍領域とを備え、バイアス印加により
上記各領域に電界を発生させた状態で入射光の検出を行
うアバランシェフォトダイオードにおいて、光電流の増
倍領域と光吸収層との間に、最適ヘテロ電界ＥH0以上の
電界で束縛電子を放出する量子井戸層を備えたので、光
吸収層の最大電界，つまりヘテロ電界が最適値ＥH0とな
ったバイアスより高いバイアスに対し、量子井戸は電子
を放出してバイアス増大分を相殺することとなり、これ
により電界強度を上記増倍領域中でのみ増大させ、光吸
収層の電界を一定に保つことができ、この結果、周波
数，雑音特性の劣化がなく、高い増倍率を有する半導体
素子を得ることができる。

【００６２】またこの発明によれば上記半導体素子にお
いて、上記量子井戸層を、量子井戸のサイズが異なる複
数の単位量子井戸層を組み合わせて構成したので、各単
位量子井戸層の不純物濃度、並びに各量子井戸の深さ，
幅及び数の設定により、各量子井戸が束縛キャリアを放
出する特定電界強度を調整することが可能となり、これ
により上記印加バイアスのレンジを制御できる効果があ
る。

【００６３】またこの発明に係る半導体素子によれば、
ＡＰＤ半導体層構造を構成するＩｎＧａＡｓ光吸収層の
キャリア濃度を高めたので、比較的ヘテロ電界が高い、
すなわち増倍率が高い状態でも、ＩｎＧａＡｓ光吸収層
中の平均的な電界強度を小さく抑えて、該光吸収層中で
の増倍低減により周波数特性の向上を図ることができる
効果がある。

【００６４】この発明に係る半導体素子によれば、ｎ^-
−ＩｎＧａＡｓ光吸収層下に低キャリア濃度でかつ厚い
ｎ^-−ＩｎＰ層を挿入したので、光吸収層の下側に空乏
層を充分延ばすことができ、これにより素子の静電容量
を低減することができ、しかも、該ｎ^-−ＩｎＰ層とｎ
^-−ＩｎＧａＡｓ光吸収層との間に比較的高濃度でかつ
薄いｎ−ＩｎＰ層を挿入したため、低バイアス下でのヘ
テロ界面における電子の流れがスムーズになり、光感度
の劣化を回避することができ、この結果、低容量でかつ
高感度のリーチスルー型ＡＰＤ素子を得ることができ
る。

【図面の簡単な説明】

【図１】この発明の第１の実施例によるＩｎＧａＡｓ／
ＩｎＰ系アバランシェフォトダイオードを説明するため
の図であり、図１(a) はその半導体層構造を示す図、図
１(b) はその一部を拡大して示す図、図１(c) は上記半
導体層構造中での電界分布を示す図である。

【図２】上記アバランシェフォトダイオードの動作を説
明するためのバンド構造図である。

【図３】本発明の第２の実施例によるアバランシェフォ
トダイオードを説明するためのバンド構造図である。

【図４】図４は本発明の第３の実施例によるＡＰＤ素子
の半導体層構造を示す断面図である。

【図５】上記半導体層構造における深さ方向の電界分
布、及び遮断周波数ｆc とＩｎＧａＡｓ光吸収層のキャ
リア濃度Ｎとの相関を示す図である。

【図６】本発明の第４の実施例によるＡＰＤ素子の半導
体層構造を示す断面図である。

【図７】第４実施例の半導体層構造における動作時の深
さ方向の電界分布を示す図である。

【図８】本発明の第５の実施例によるＡＰＤ素子の半導
体層構造を示す断面図である。

【図９】従来のＩｎＧａＡｓ／ＩｎＰ系アバランシェフ
ォトダイオード構造を示す図であり、図９(a) は半導体
層構造を示す図、図９(b) はこの半導体層構造中での電
界分布を示す図である。

【図１０】アバランシェフォトダイオードにおける遮断
周波数特性とヘテロ電界との相関を示す図である。

【図１１】アバランシェフォトダイオードにおける増倍
率と増倍層に発生する電界強度との関係を示す図であ
る。

【図１２】従来のＩｎＧａＡｓ／ＩｎＰ系ＡＰＤ素子の
他の構造を示す断面図である。

【図１３】従来のＡＰＤ素子の半導体層構造における電
界分布、及び感度とＩｎＰキャリア濃度との相関を示す
図である。

【符号の説明】

１ｎ⁺−ＩｎＰ基板１ａｎ−ＩｎＰバッファ層２ｎ^-−ＩｎＧａＡｓ光吸収層３ＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰ量子井戸層４ｎ−ＩｎＰ増倍層５ｐ形不純物拡散領域８ブラッグ反射膜８ａＩｎＧａＡｓ層８ｂＩｎＰ層１２高濃度化ｎ^-−ＩｎＧａＡｓ光吸収層１３ｎ^-−ＩｎＰ層１４ｎ−ＩｎＰ層１００，１１０，１２０，１３０ＡＰＤ半導体層構造

【手続補正書】

【提出日】平成５年８月１７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項６

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００４９

【補正方法】変更

【補正内容】

【００４９】ここで上記低濃度の厚いｎ^-−ＩｎＰ層１
３の厚さは２〜１０μｍ程度、その濃度は１０¹⁴〜１０
¹⁵cm^-3台であり、比較的高濃度の薄いｎ−ＩｎＰ層１４
の厚さは１００オングストローム〜１μｍ、その濃度は
１０¹⁶〜１０¹⁷cm ^-3台である。また上記ｎ−ＩｎＰ層１
４のかわりに禁制帯幅が、上記光吸収層，及びｎ^-−Ｉ
ｎＰ層１３の禁制帯幅の中間の値となるｎ−ＩｎＧａＡ
ｓＰ層等を挿入してもよい。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００５３

【補正方法】変更

【補正内容】

【００５３】また、空乏層端Ｄが、ｎ ^-−ＩｎＧａＡｓ
光吸収層２の中、またはＩｎＧａＡｓ光吸収層２に到達
しないような低バイアスで感度を評価することがある
が、ＩｎＧａＡｓ光吸収層２と低濃度（１０¹⁴〜１０¹⁵
cm^-3）のＩｎＰ層１３とを直接接合した構造では、図１
３(b) に示す、感度とＩｎＧａＡｓ光吸収層２の下側に
あるＩｎＰ層のキャリア濃度の相関についての実験結果
から分かるように、充分な感度が得られない。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００５７

【補正方法】変更

【補正内容】

【００５７】実施例５．図８は本発明の第５の実施例に
よるＡＰＤ半導体層構造を示し、図において、１３０は
本実施例のＡＰＤ半導体層構造で、これは上記第４の実
施例の半導体層構造１２０におけるｎ−ＩｎＰバッファ
層１ａと低濃度の薄いｎ^-−ＩｎＰ層１３との間に、屈
折率の異なる半導体結晶の多層構造によるブラッグ反射
膜８を配置したものである。またブラッグ反射膜８は、
ｎ−ＩｎＰバッファ層１ａとｎ ⁺ −ＩｎＰ基板１の間に
あってもよい。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００５９

【補正方法】変更

【補正内容】

【００５９】このように本実施例では、上記第４実施例
の効果に加えて、ｎ−ＩｎＰバッファ層１ａと低濃度の
薄いｎ^-−ＩｎＰ層１３との間に、屈折率の異なる半導
体結晶の多層構造によるブラッグ反射膜８を挿入したの
で、光吸収量を低下させることなく、ｎ−ＩｎＧａＡｓ
光吸収層２の厚みを半分以下に薄くすることができ、Ｉ
ｎＧａＡｓ光吸収層２による増倍領域を狭めることがで
きる効果がある。なお、本発明は倍増層と光吸収層の間
に両者の中間の禁制帯幅をもつ結晶を挿入したＡＰＤ素
子や超格子ＡＰＤ素子にも応用可能である。

Claims

【特許請求の範囲】

【請求項１】複数の半導体層を積層してなる半導体積
層構造を有し、該半導体積層構造にバイアスを印加して
所定の動作を行う半導体素子において、上記半導体層積層構造における、バイアス印加により空
乏層が広がる領域に配置され、特定電界強度にて束縛キ
ャリアを放出する所定量の不純物イオンを含む量子井戸
層を備えたことを特徴とする半導体素子。
【請求項２】入射光を吸収して電子・正孔対を発生す
る光吸収領域と、該光吸収領域上に形成され、該領域か
らの光キャリアによりアバランシェ増倍を起こす増倍領
域とを備え、バイアス印加により上記各領域に電界を発
生させた状態で入射光の検出を行うアバランシェフォト
ダイオードにおいて、上記増倍領域と光吸収領域との間に設けられ、特定電界
強度にて束縛キャリアを放出する所定量の不純物イオン
を含む量子井戸層を備え、光吸収領域内に発生する最大電界を最適値に固定するよ
うにしたことを特徴とする半導体素子。
【請求項３】請求項１又は２記載の半導体素子におい
て、上記量子井戸層は、量子井戸のサイズが異なる複数の単
位量子井戸層を組み合わせてなり、各単位量子井戸層の
不純物濃度、並びに各量子井戸の深さ，幅及び数の設定
により、各量子井戸が束縛キャリアを放出する特定電界
強度を調整可能に構成したものであることを特徴とする
半導体素子。
【請求項４】入射光を吸収して電子・正孔対を発生す
る光吸収領域と、該光吸収領域上に形成され、該領域か
らの光キャリアによりアバランシェ増倍を起こす増倍領
域とを備え、バイアス印加により上記各領域に電界を発
生させた状態で入射光の検出を行うアバランシェフォト
ダイオードにおいて、上記光吸収領域のキャリア濃度を０．５×１０¹⁶cm^-3以
上であって、本素子の静電容量が許容値内に収まる程度
の濃度にしたことを特徴とする半導体素子。
【請求項５】半導体基板上に形成され、入射光を吸収
して電子・正孔対を発生する光吸収層を備え、バイアス
印加により上記光吸収層に電界を発生させた状態で入射
光の検出を行う受光素子において、上記半導体基板と光吸収層との間に形成され、所望の光
信号を吸収しない低キャリア濃度の半導体層を備えたこ
とを特徴とする半導体素子。
【請求項６】半導体基板上に形成され、入射光を吸収
して電子・正孔対を発生する光吸収層と、該光吸収層上
に形成され、該層からの光キャリアによりアバランシェ
増倍を起こす増倍層とを備え、バイアス印加により上記
各領域に電界を発生させた状態で入射光の検出を行うＡ
ＰＤ素子において、上記半導体基板と光吸収層との間に形成され、所望の光
信号を吸収しない低キャリア濃度の半導体層を備えたこ
とを特徴とする半導体素子。
【請求項７】請求項５又は６記載の半導体素子におい
て、上記低キャリア濃度の半導体層と上記光吸収層との間に
形成され、該半導体層より薄く、所望の光信号を吸収し
ない比較的キャリア濃度の高い半導体薄膜を備えたこと
を特徴とする半導体素子。
【請求項８】請求項５又は６記載の半導体素子におい
て、上記光吸収層と半導体基板との間に設けられ、２種以上
の半導体薄膜を積層してなるブラッグ反射膜を備え、該光吸収層を通過した光を上記ブラッグ反射膜により反
射して、反射光を光吸収層にて吸収するようにしたこと
を特徴とする半導体素子。
【請求項９】請求項５又は６記載の半導体素子におい
て、上記光吸収層と低キャリア濃度の半導体層との間に挿入
され、禁制帯幅がこれらの半導体層の禁制帯幅の中間の
値をもつ半導体層を備えたことを特徴とする半導体素
子。