JPH069427B2 - デジタル形母線保護継電装置 - Google Patents
デジタル形母線保護継電装置Info
- Publication number
- JPH069427B2 JPH069427B2 JP7875686A JP7875686A JPH069427B2 JP H069427 B2 JPH069427 B2 JP H069427B2 JP 7875686 A JP7875686 A JP 7875686A JP 7875686 A JP7875686 A JP 7875686A JP H069427 B2 JPH069427 B2 JP H069427B2
- Authority
- JP
- Japan
- Prior art keywords
- amount
- digital
- busbar
- current
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電力系統の二重母線を保護するデジタル形母
線保護継電装置に関するものである。
線保護継電装置に関するものである。
第３図は例えば特公昭43-2986号公報に示された従来の
分割保護方式と称される二重母線保護装置の原理構成図
であり、図において(1-1)(1-2)は母線、(1-3)は母線連
絡線（以下母連と称す）(101),(201)---(1n)(2n)は断路
器、(3-1)---(3-n)(3-A)(3B)はＣＴ、(4)はギヤツプ付
入力トランス、(101×)(201×),(1n×)(2n×)は各々断
路器(101)(201),(1n)(2n)が閉成時に接点ONする補助リ
レー接点、(26)は入力装置、(27)は整流回路、(28-1)(2
8-2)は母線保護リレーである。
分割保護方式と称される二重母線保護装置の原理構成図
であり、図において(1-1)(1-2)は母線、(1-3)は母線連
絡線（以下母連と称す）(101),(201)---(1n)(2n)は断路
器、(3-1)---(3-n)(3-A)(3B)はＣＴ、(4)はギヤツプ付
入力トランス、(101×)(201×),(1n×)(2n×)は各々断
路器(101)(201),(1n)(2n)が閉成時に接点ONする補助リ
レー接点、(26)は入力装置、(27)は整流回路、(28-1)(2
8-2)は母線保護リレーである。
次に動作について説明する。母線１(1-1)又は母線２(1-
2)に接続される各回線に設置されたＣＴ(3-1)〜(3-n)及
び母線(1-3)に設置されたＣＴ(3-A),(3-B)の二次電流は
各々入力装置(26)に内蔵されたギヤツプ付入力トランス
(4)で電圧変換される。ギヤツプ付入力トランス(4)には
２次コイルと３次コイルを有し、２次コイル出力電圧は
動作量、３次コイル出力電圧は整流回路(27)を介して抑
制量であり、これら出力は、断路器(101),(201)---(1
n),(2n)の動作状態に応じて開閉する接点(101×),(201
×)---(1n×),(2n×)により、母線１(1-1)を保護する母
線保護リレー（以下分割リレーＡと称す）(28-1)又は母
線２(1-2)を保護する母線保護リレー（以下分割リレー
Ｂと称す）に選択される。すなわち、分割リレーＡ(28-
1)の動作量VDAは母線１(1-1)に接続される全回線のＣＴ
２次電流のベクトル和に比例し、抑制量|VRA|は母線１
(1-1)に接続される全回線のＣＴ２次電流中最大の電流
に比例したものとなる。同様に、分割リレーＢ(28-2)の
動作量VDBは母線２(1-2)に接続される全回線のＣＴ２次
電流のベクトル和に比例し、抑制量|VRB|は母線２(1-2)
に接続された全回線のＣＴ２次電流中最大の電流に比例
したものとなる。分割リレーＡ(28-1)及び分割リレーＢ
(28-2)は比率差動原理であり、|VDA|-η|VRA|Ｋ又は|
VDB|-η|VRB|Ｋ（但しη，Ｋは定数）の条件で動作す
るものである。
2)に接続される各回線に設置されたＣＴ(3-1)〜(3-n)及
び母線(1-3)に設置されたＣＴ(3-A),(3-B)の二次電流は
各々入力装置(26)に内蔵されたギヤツプ付入力トランス
(4)で電圧変換される。ギヤツプ付入力トランス(4)には
２次コイルと３次コイルを有し、２次コイル出力電圧は
動作量、３次コイル出力電圧は整流回路(27)を介して抑
制量であり、これら出力は、断路器(101),(201)---(1
n),(2n)の動作状態に応じて開閉する接点(101×),(201
×)---(1n×),(2n×)により、母線１(1-1)を保護する母
線保護リレー（以下分割リレーＡと称す）(28-1)又は母
線２(1-2)を保護する母線保護リレー（以下分割リレー
Ｂと称す）に選択される。すなわち、分割リレーＡ(28-
1)の動作量VDAは母線１(1-1)に接続される全回線のＣＴ
２次電流のベクトル和に比例し、抑制量|VRA|は母線１
(1-1)に接続される全回線のＣＴ２次電流中最大の電流
に比例したものとなる。同様に、分割リレーＢ(28-2)の
動作量VDBは母線２(1-2)に接続される全回線のＣＴ２次
電流のベクトル和に比例し、抑制量|VRB|は母線２(1-2)
に接続された全回線のＣＴ２次電流中最大の電流に比例
したものとなる。分割リレーＡ(28-1)及び分割リレーＢ
(28-2)は比率差動原理であり、|VDA|-η|VRA|Ｋ又は|
VDB|-η|VRB|Ｋ（但しη，Ｋは定数）の条件で動作す
るものである。
従来の二重母線保護装置は以上のように構成されてお
り、入力装置(26)の２次出力切替えに多数の接点を要
し、接点接触不良の要因となる為、これをデジタル演算
しようとするものであるが、従来の考え方をそのままで
デジタル化した場合、アナログ量に変換する場合に発生
する量子化誤差が大きくなり、外部事故時に誤動作する
危険性が生じるなどの問題があつた。
り、入力装置(26)の２次出力切替えに多数の接点を要
し、接点接触不良の要因となる為、これをデジタル演算
しようとするものであるが、従来の考え方をそのままで
デジタル化した場合、アナログ量に変換する場合に発生
する量子化誤差が大きくなり、外部事故時に誤動作する
危険性が生じるなどの問題があつた。
この発明は上記のような問題点を解消するためになされ
たもので、多端子電流入力デジタル量を扱う時問題とな
る量子化誤差による差動誤差を軽減して信頼性の高いデ
ジタル形母線保護装置を得ることを目的とする。
たもので、多端子電流入力デジタル量を扱う時問題とな
る量子化誤差による差動誤差を軽減して信頼性の高いデ
ジタル形母線保護装置を得ることを目的とする。
この発明に係るデジタル形母線保護装置は二重母線の分
割保護リレー用差動量として、アナログ合成後にデジタ
ル変換した一括差動量をデジタル合成した分割差動量で
比例配分する事により得る分割差動量を利用して比率演
算するようにしたものである。
割保護リレー用差動量として、アナログ合成後にデジタ
ル変換した一括差動量をデジタル合成した分割差動量で
比例配分する事により得る分割差動量を利用して比率演
算するようにしたものである。
この発明による分割差動量はアナログ合成後デジタル変
換した一括差動量をデジタル合成分割差動量で比例配分
するようにしている為、各回線電流をデジタル変換する
際に発生する量子化誤差の集積（分割リレー用差動誤
差）が軽減され、外部事故時に誤動作する心配のない高
信頼度の分割リレーを得ることができる。
換した一括差動量をデジタル合成分割差動量で比例配分
するようにしている為、各回線電流をデジタル変換する
際に発生する量子化誤差の集積（分割リレー用差動誤
差）が軽減され、外部事故時に誤動作する心配のない高
信頼度の分割リレーを得ることができる。
以下、この発明の一実施例を第１図によつて説明する。
第１図において(4-1)〜(4-n)(4-A)(4-B)はギヤツプ付入
力トランス、(5)はデジタルリレー、(6)はフイルター、
(7)はサンプルホールド器（以下S/Hと称す），(8)はマ
ルチプレクサー（以下ＭＰ×と称す）、(9)はアナログ
／デジタル変換器（以下A/Dと称す）、(10)はデジタル
入力回路（以下ＤＩと称す）、(11)はデジタル出力回路
（以下ＤＯと称す）、(12)はメモリー、(13)はマイクロ
プロセツサ（以下ＣＰＵと称す）である。
第１図において(4-1)〜(4-n)(4-A)(4-B)はギヤツプ付入
力トランス、(5)はデジタルリレー、(6)はフイルター、
(7)はサンプルホールド器（以下S/Hと称す），(8)はマ
ルチプレクサー（以下ＭＰ×と称す）、(9)はアナログ
／デジタル変換器（以下A/Dと称す）、(10)はデジタル
入力回路（以下ＤＩと称す）、(11)はデジタル出力回路
（以下ＤＯと称す）、(12)はメモリー、(13)はマイクロ
プロセツサ（以下ＣＰＵと称す）である。
ＣＴ(3-1)〜(3-n),(3-A)(3-B)の２次電流はギヤツプ付
入力トランス(4-1)〜(4-n)(4-A)(4-B)で電圧変換し、デ
ジタルリレー(5)に導入する。
入力トランス(4-1)〜(4-n)(4-A)(4-B)で電圧変換し、デ
ジタルリレー(5)に導入する。
一方断路器(101)(201)---(1n)(2n)の開閉状態は、それ
の補助リレー接点(101×)(201×)---(1n×)(2n×)を介
してデジタルリレー(5)に導入されている。尚ギヤツプ
付入力トランス(4-1)〜(4-n)には各々２次コイルと３次
コイルを有し、２次コイルは分割用出力として、そのま
ゝデジタルリレー(5)に導入し、３次コイルは、全回線
分をベクトル合成した一括用出力としてデジタルリレー
(5)に導入するもので、第３図に示す従来例では一括用
出力を有していない。
の補助リレー接点(101×)(201×)---(1n×)(2n×)を介
してデジタルリレー(5)に導入されている。尚ギヤツプ
付入力トランス(4-1)〜(4-n)には各々２次コイルと３次
コイルを有し、２次コイルは分割用出力として、そのま
ゝデジタルリレー(5)に導入し、３次コイルは、全回線
分をベクトル合成した一括用出力としてデジタルリレー
(5)に導入するもので、第３図に示す従来例では一括用
出力を有していない。
ギヤツプ付入力トランス(4-1)〜(4-n)(4-A)(4-B)の各２
次出力及び一括用出力は各々フイルター(6)を介し、S/H
(7)で同一時刻，一定間隔のアナログ量瞬時値をサンプ
リングする。ＭＰ×(8)は各S/H(7)の出力を順次切替
え、A/D(9)にてアナログ量をデジタル量に変換の上メモ
リー(12)に記憶させる。一方断路器の開閉状態はＤＩ(1
0)より取込みメモリー(12)に状態を記憶させ、ＣＰＵ(1
3)で電流デジタル量の選択演算、リレー演算等を行ない
ＤＯ(11)で動作出力を外部に出すものである。
次出力及び一括用出力は各々フイルター(6)を介し、S/H
(7)で同一時刻，一定間隔のアナログ量瞬時値をサンプ
リングする。ＭＰ×(8)は各S/H(7)の出力を順次切替
え、A/D(9)にてアナログ量をデジタル量に変換の上メモ
リー(12)に記憶させる。一方断路器の開閉状態はＤＩ(1
0)より取込みメモリー(12)に状態を記憶させ、ＣＰＵ(1
3)で電流デジタル量の選択演算、リレー演算等を行ない
ＤＯ(11)で動作出力を外部に出すものである。
以上の構成から成るデジタル形母線保護装置の演算原理
を第２図に示す。
を第２図に示す。
第２図において入力I1〜Inは各々第１図のＣＴ(3-1)〜
(3-n)の２次電流瞬時値に比例したデジタル量、入力
IA，IBは第１図のＣＴ(3-A),(3-B)の２次電流瞬時値に
比例したデジタル量、入力IDは第１図の入力トランス(4
-1)〜(4-n)の３次コイル出力ベクトル合成値、すなわち
母線１(1-1)及び母線２(1-2)に接続された全回線のCT２
次電流を一括した差動電流（以下一括差動電流と称す）
の瞬時値に比例したデジタル量、入力101×,201×〜(1n
×)(2n×)は第１図の断路器(101)(201)〜(1n)(2n)の開
閉状態を表わすデジタル量であり、電流入力はA/D(9)、
断路器開閉状態信号はＤＩ(10)より各々メモリー(12)に
一時記憶されている。以上の入力データを使用して、メ
モリー(12)に永久保持されたプログラムに従がつてCPU
(13)で演算処理するものである。選択ブロツク(14)は断
路器開閉状態に応じて電流入力データを選択するもので
あり、例えば第１図のＣＴ(3-1)の回線が断路器(101)
閉、(201)開の状態であれば電流データI1は母線１(1-1)
用分割リレー87A（第３図に示す従来の87A(28-1)に相
当）演算を行なう入力として選択され、断路器(101)開
(201)閉の状態であれば電流データI1は母線２(1-2)用分
割リレー87B（第３図に示す従来の87B(28-2)に相当）演
算を行なう入力として選択される。同様に電流データI2
〜Inを選択した結果の分割リレー87A用電流データ群InA
をブロツク(15-1)に示し、分割リレー87B用電流データ
群InBをブロツク(15-2)に示す。
(3-n)の２次電流瞬時値に比例したデジタル量、入力
IA，IBは第１図のＣＴ(3-A),(3-B)の２次電流瞬時値に
比例したデジタル量、入力IDは第１図の入力トランス(4
-1)〜(4-n)の３次コイル出力ベクトル合成値、すなわち
母線１(1-1)及び母線２(1-2)に接続された全回線のCT２
次電流を一括した差動電流（以下一括差動電流と称す）
の瞬時値に比例したデジタル量、入力101×,201×〜(1n
×)(2n×)は第１図の断路器(101)(201)〜(1n)(2n)の開
閉状態を表わすデジタル量であり、電流入力はA/D(9)、
断路器開閉状態信号はＤＩ(10)より各々メモリー(12)に
一時記憶されている。以上の入力データを使用して、メ
モリー(12)に永久保持されたプログラムに従がつてCPU
(13)で演算処理するものである。選択ブロツク(14)は断
路器開閉状態に応じて電流入力データを選択するもので
あり、例えば第１図のＣＴ(3-1)の回線が断路器(101)
閉、(201)開の状態であれば電流データI1は母線１(1-1)
用分割リレー87A（第３図に示す従来の87A(28-1)に相
当）演算を行なう入力として選択され、断路器(101)開
(201)閉の状態であれば電流データI1は母線２(1-2)用分
割リレー87B（第３図に示す従来の87B(28-2)に相当）演
算を行なう入力として選択される。同様に電流データI2
〜Inを選択した結果の分割リレー87A用電流データ群InA
をブロツク(15-1)に示し、分割リレー87B用電流データ
群InBをブロツク(15-2)に示す。
尚母連(1-3)は母線選択をする必要がないため電流デー
タIAはブロツク(15-1)，IBはブロツク(15-2)にそのまま
導入している。演算ブロツク(16-1)(16-2)は分割リレー
用差動量IDA1,IDB1を得る為のもので母線１(1-1)に接続
された全回線ＣＴ２次電流のベクトル和に比例した分割
リレー87A用差動量 はブロツク(15-1)の電流データ群InAをすべて加算演算
して得られ、同様に分割リレー87B用差動量 はブロツク(15-2)の電流データ群InBをすべて加算演算
して得られる。
タIAはブロツク(15-1)，IBはブロツク(15-2)にそのまま
導入している。演算ブロツク(16-1)(16-2)は分割リレー
用差動量IDA1,IDB1を得る為のもので母線１(1-1)に接続
された全回線ＣＴ２次電流のベクトル和に比例した分割
リレー87A用差動量 はブロツク(15-1)の電流データ群InAをすべて加算演算
して得られ、同様に分割リレー87B用差動量 はブロツク(15-2)の電流データ群InBをすべて加算演算
して得られる。
演算ブロツク(17-1)(17-2)は各電流の絶対値を得る演算
であり、抑制量演算を行なう入力データとして使用す
る。
であり、抑制量演算を行なう入力データとして使用す
る。
演算ブロツク(18-1)(18-2)は補正差動量を得る演算であ
り、一括差動量IDを分割差動演算量IDA1及びIDB1で比例
配分する。
り、一括差動量IDを分割差動演算量IDA1及びIDB1で比例
配分する。
この補正演算は、本発明の目的である多端子電流のデジ
タル差動演算時に問題となる集積量子化誤差対策であ
り、分割差動量IDA1又はIDB1が、第１図のA/D(9)でアナ
ログ／デジタル変換する際発生する各電流毎の量子化誤
差の集積をとるため、これを補正するものである。差動
量を得る場合、アナログ量で合成すれば各電流の量子化
誤差合成がなくなり高精度となるが、今まで説明してき
た通り分割リレー用電流入力は断路器開閉状態に合せて
切替える必要があり、この切替え用接点を不要としたデ
ジタル形母線保護装置を得る為にはどうしても上記の問
題点を解決し、外部事故時に不要な差動誤差が発生しな
いデジタル演算方法が必要となつてくる。この問題点を
解決する為に本発明では、従来のアナログ形装置では必
要でなかつた分割保護リレー差動量補正演算用一括差動
量IDを導入し、高精度な一括差動量IDを基準とした分割
保護方式を導入したものである。
タル差動演算時に問題となる集積量子化誤差対策であ
り、分割差動量IDA1又はIDB1が、第１図のA/D(9)でアナ
ログ／デジタル変換する際発生する各電流毎の量子化誤
差の集積をとるため、これを補正するものである。差動
量を得る場合、アナログ量で合成すれば各電流の量子化
誤差合成がなくなり高精度となるが、今まで説明してき
た通り分割リレー用電流入力は断路器開閉状態に合せて
切替える必要があり、この切替え用接点を不要としたデ
ジタル形母線保護装置を得る為にはどうしても上記の問
題点を解決し、外部事故時に不要な差動誤差が発生しな
いデジタル演算方法が必要となつてくる。この問題点を
解決する為に本発明では、従来のアナログ形装置では必
要でなかつた分割保護リレー差動量補正演算用一括差動
量IDを導入し、高精度な一括差動量IDを基準とした分割
保護方式を導入したものである。
即ち、(1)式について説明するなら、IDはアナログ合成
されたものであり、高精度な値であるのに対して、Ｉ
DA1、及びＩDB1は、各電流をアナログ／デジタル変換
後、デジタルで合成したものであり、量子化誤差が集積
された値である。しかし、ＩDA1、及びＩDB1を用いた演
算は、ＩDA1／（ＩDA1＋ＩDB1）＜１であり、この演算
がＩDA2に寄与するフアクタは小さく、結果として、Ｉ
DA2は、高精度な値が得られる。
されたものであり、高精度な値であるのに対して、Ｉ
DA1、及びＩDB1は、各電流をアナログ／デジタル変換
後、デジタルで合成したものであり、量子化誤差が集積
された値である。しかし、ＩDA1、及びＩDB1を用いた演
算は、ＩDA1／（ＩDA1＋ＩDB1）＜１であり、この演算
がＩDA2に寄与するフアクタは小さく、結果として、Ｉ
DA2は、高精度な値が得られる。
次に演算ブロツク(19-1)(19-2)は抑制量を得る演算であ
り、第２図の例では最大値抑制方式と称される各回線電
流中の内最大電流に比例した量を抑制量として導出する
ものである。演算ブロツク(20-1)(20-2)は最終の判別式
であり、比率演算としている。
り、第２図の例では最大値抑制方式と称される各回線電
流中の内最大電流に比例した量を抑制量として導出する
ものである。演算ブロツク(20-1)(20-2)は最終の判別式
であり、比率演算としている。
分割リレー87Aの判別式 分割リレー87Bの判別式 但しＫ，ηは定数 演算ブロツク(21)は母線ブリツジ検出演算であり例えば
第１図の断路器(101)及び(201)が共に閉となつた状態
（これを母線ブリツジと称す）を検出するものであり、
信号101×と201×のAND検出となる。
第１図の断路器(101)及び(201)が共に閉となつた状態
（これを母線ブリツジと称す）を検出するものであり、
信号101×と201×のAND検出となる。
母線ブリツジの場合、選択保護は必要ない為、母線１(1
-1)及び母線２(1-2)を一括保護すれば良く、この分岐命
令をブロツク(22)に示す。
-1)及び母線２(1-2)を一括保護すれば良く、この分岐命
令をブロツク(22)に示す。
演算ブロツク(23)は各電流データの絶対値演算であり、
一括保護リレー用抑制量を演算する為の入力処理であ
る。演算ブロツク(24)は抑制量を導出する演算で各回線
電流中の最大値を選択する。演算ブロツク(25)は一括保
護リレーの判定原理式ＩＤ−ηＩＲ＞Ｋを演算するもの
である。
一括保護リレー用抑制量を演算する為の入力処理であ
る。演算ブロツク(24)は抑制量を導出する演算で各回線
電流中の最大値を選択する。演算ブロツク(25)は一括保
護リレーの判定原理式ＩＤ−ηＩＲ＞Ｋを演算するもの
である。
以上の演算により母線ブリツジ時は一括リレー(25)で保
護し、母線ブリツジ外の母線１(1-1)保護は分割リレー8
7A(20-1)，母線２(1-2)保護は分割リレー87B(20-2)で行
なうことができる。
護し、母線ブリツジ外の母線１(1-1)保護は分割リレー8
7A(20-1)，母線２(1-2)保護は分割リレー87B(20-2)で行
なうことができる。
なお、上記実施例では一括リレーと分割リレー用のＣＴ
２次電流及び構成ハードウエアーを共用しているが、こ
れを完全分離した一括＋分割二重保護方式における一括
リレー用差動量を第２図の演算(18-1)(18-2)に利用して
もよく、又第２図の分岐命令(22)で一括リレー(25)の演
算は母線ブリツジ時のみとしているがこれを母線ブリツ
ジ外も演算し、母線ブリツジ外時の動作判定と一括リレ
ー(25)と分割リレー(20-1)又は(20-3)とのAND条件とし
てもよい。さらには第２図の抑制演算(19-1)(19-2)を加
算演算としてスカラー和抑制方式としても良い。
２次電流及び構成ハードウエアーを共用しているが、こ
れを完全分離した一括＋分割二重保護方式における一括
リレー用差動量を第２図の演算(18-1)(18-2)に利用して
もよく、又第２図の分岐命令(22)で一括リレー(25)の演
算は母線ブリツジ時のみとしているがこれを母線ブリツ
ジ外も演算し、母線ブリツジ外時の動作判定と一括リレ
ー(25)と分割リレー(20-1)又は(20-3)とのAND条件とし
てもよい。さらには第２図の抑制演算(19-1)(19-2)を加
算演算としてスカラー和抑制方式としても良い。
以上のように、この発明によればアナログ合成による一
括差動量をデジタル演算による分割差動量で比例配分し
た量を分割リレー動作量とするように構成したので、量
子化誤差による分割リレーの差動誤差が補正され、外部
事故時に誤動作する心配のない高精度の分割リレーを得
られる効果がある。
括差動量をデジタル演算による分割差動量で比例配分し
た量を分割リレー動作量とするように構成したので、量
子化誤差による分割リレーの差動誤差が補正され、外部
事故時に誤動作する心配のない高精度の分割リレーを得
られる効果がある。
第１図は本発明の一実施例によるデジタル母線保護装置
の構成図、第２図は同じく演算原理ブロツク図、第３図
は従来の二重母線分割保護方式によるアナログ形母線保
護装置の構成図である。 なお図中同一符号は同一又は相当部分を示す。
の構成図、第２図は同じく演算原理ブロツク図、第３図
は従来の二重母線分割保護方式によるアナログ形母線保
護装置の構成図である。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】二重母線に接続された各回線及び母線間連
絡線に設置された変流器２次電流を各々同一時刻、同一
間隔でサンプリングし、デジタル量に変換して得る第１
の電流データと、前記各回線の変流器２次電流に比例し
たアナログ量をベクトル合成した後、前記サンプリング
と同一時刻、同一間隔でサンプリングしデジタル量に変
換して得る第２の電流データと、前記各回線を母線選択
する断路器開閉状態を各々デジタル量に変換して得る開
閉状態データとを入力するデジタル形母線保護継電装置
において、前記第１の電流データを前記開閉状態データ
に応じて各母線単位に選択演算した結果を加算演算して
得る各母線単位の第１分割差動量を導出する手段と、前
記各母線単位に選択演算した結果の各電流データを絶対
値演算し、その絶対値中の最大値又は絶対値の加算演算
をして得る各母線単位の分割抑制量を導出する手段と、
前記第２の電流データを前記各母線単位の第１分割差動
量で比例配分して得る各母線単位の第２分割差動量を導
出する手段と、前記第２分割差動量と前記分割抑制量と
で各母線単位に比率差動演算する手段とを備えたことを
特徴とするデジタル形母線保護継電装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7875686A JPH069427B2 (ja) | 1986-04-04 | 1986-04-04 | デジタル形母線保護継電装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7875686A JPH069427B2 (ja) | 1986-04-04 | 1986-04-04 | デジタル形母線保護継電装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62236326A JPS62236326A (ja) | 1987-10-16 |
| JPH069427B2 true JPH069427B2 (ja) | 1994-02-02 |
Family
ID=13670742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7875686A Expired - Lifetime JPH069427B2 (ja) | 1986-04-04 | 1986-04-04 | デジタル形母線保護継電装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069427B2 (ja) |
-
1986
- 1986-04-04 JP JP7875686A patent/JPH069427B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62236326A (ja) | 1987-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8462475B2 (en) | Multi-terminal power line protection relay system | |
| JPS6220768B2 (ja) | ||
| JPS6362977B2 (ja) | ||
| JPS62160038A (ja) | 系統安定化装置 | |
| Jakovljevic et al. | Advanced substation data collecting and processing for state estimation enhancement | |
| JPH069427B2 (ja) | デジタル形母線保護継電装置 | |
| JP3829614B2 (ja) | デジタル形保護継電装置 | |
| JPH069431B2 (ja) | デジタル形母線保護継電装置 | |
| JPH0767232B2 (ja) | ディジタル形保護継電装置 | |
| JPH069428B2 (ja) | デジタル形母線保護継電装置 | |
| JP2581061B2 (ja) | 電力系統の保護装置 | |
| JP3727802B2 (ja) | 保護継電装置 | |
| JP7531387B2 (ja) | 保護制御システム | |
| JPH069430B2 (ja) | デジタル形母線保護継電装置 | |
| JP3892735B2 (ja) | 電気量測定方法及び装置、並びに保護継電器 | |
| JP2953891B2 (ja) | ディジタル形母線保護装置 | |
| JPS5818863B2 (ja) | 母線保護方式 | |
| JPS5857058B2 (ja) | 配電線保護方式 | |
| JPH0514232B2 (ja) | ||
| JPH069429B2 (ja) | デジタル形地絡母線保護継電装置 | |
| JPH0799901B2 (ja) | 保護継電装置 | |
| JP2874316B2 (ja) | 距離継電器 | |
| JP3211289B2 (ja) | 計器用変成器切替機能を有する保護継電装置 | |
| JPH01227617A (ja) | 電流差動継電方式 | |
| JP2000166081A (ja) | 電力系統保護継電装置 |