JPH0691277B2 - 半導体位置検出器 - Google Patents
半導体位置検出器Info
- Publication number
- JPH0691277B2 JPH0691277B2 JP7033685A JP7033685A JPH0691277B2 JP H0691277 B2 JPH0691277 B2 JP H0691277B2 JP 7033685 A JP7033685 A JP 7033685A JP 7033685 A JP7033685 A JP 7033685A JP H0691277 B2 JPH0691277 B2 JP H0691277B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous silicon
- type amorphous
- film thickness
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 25
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
- H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02024—Position sensitive and lateral effect photodetectors; Quadrant photodiodes
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Length Measuring Devices By Optical Means (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体層の材料にアモルファスシリコンを使
用した半導体位置検出器の改良に関する。
用した半導体位置検出器の改良に関する。
（従来の技術） 本出願人は、先に特願昭57年161470号に係る半導体光位
置検出器を提案した。
置検出器を提案した。
この半導体位置検出器は、ｉ型アモルファスシリコン層
の一方の面にｐ型アモルファスシリコン層を、他方の面
にｎ型アモルファスシリコン層を各々形成した半導体層
を備え、この半導体層の一方または双方の面に抵抗層を
形成するとともに、該抵抗層に集電電極を配設した構成
をもつ。
の一方の面にｐ型アモルファスシリコン層を、他方の面
にｎ型アモルファスシリコン層を各々形成した半導体層
を備え、この半導体層の一方または双方の面に抵抗層を
形成するとともに、該抵抗層に集電電極を配設した構成
をもつ。
（発明が解決しようとする問題点） 第９図には、上記半導体層におけるｐ型アモルファスシ
リコン層（以下ｐ層という）の膜厚と光電変換効率との
関係が曲線Ａで示され、該膜厚と開放電圧（光生成電流
の密度が０になる電圧）との関係が曲線Ｂで示されてい
る。
リコン層（以下ｐ層という）の膜厚と光電変換効率との
関係が曲線Ａで示され、該膜厚と開放電圧（光生成電流
の密度が０になる電圧）との関係が曲線Ｂで示されてい
る。
なお、同図の特性は、上記ｉ型アモルファスシリコン層
の膜厚を6000Åに、また、上記ｎ型アモルファスシリコ
ン層の膜厚を400Åにそれぞれ設定した場合のものであ
る。
の膜厚を6000Åに、また、上記ｎ型アモルファスシリコ
ン層の膜厚を400Åにそれぞれ設定した場合のものであ
る。
同図に示すように、ｐ層の膜厚を200Å程度に設定した
場合に光電変換効率が最大となる。そこで従来はｐ層の
膜厚を200Å程度に設定していたが、同図に示す如く光
電変換効率が最大となる膜厚と開放電圧が飽和する膜厚
（同図では250Å程度）とにはズレがあり、このため従
来、以下のような問題を生じていた。
場合に光電変換効率が最大となる。そこで従来はｐ層の
膜厚を200Å程度に設定していたが、同図に示す如く光
電変換効率が最大となる膜厚と開放電圧が飽和する膜厚
（同図では250Å程度）とにはズレがあり、このため従
来、以下のような問題を生じていた。
すなわち、上記半導体層におけるp,i,n層は通常、グロ
ー放電分解CVD（化学気相成長）装置によって成膜され
るが、衆知のようにかかる装置では、ガス流の乱れ等の
ために一様な膜厚分布を得ることが困難である。つまり
上記ｐ層の膜厚を200Åにすべく成膜を行ったとして
も、成膜されたｐ層の各部分における膜厚にかなりのバ
ラツキを生じる。
ー放電分解CVD（化学気相成長）装置によって成膜され
るが、衆知のようにかかる装置では、ガス流の乱れ等の
ために一様な膜厚分布を得ることが困難である。つまり
上記ｐ層の膜厚を200Åにすべく成膜を行ったとして
も、成膜されたｐ層の各部分における膜厚にかなりのバ
ラツキを生じる。
第９図に示す如く膜厚200Åの近傍領域においては開放
電圧が飽和しておらず、したがってこの領域では開放電
圧がｐ層の膜厚に依存する。それ故、上記ｐ層の膜厚の
不均一は、開放電圧を不均一にさせることになる。
電圧が飽和しておらず、したがってこの領域では開放電
圧がｐ層の膜厚に依存する。それ故、上記ｐ層の膜厚の
不均一は、開放電圧を不均一にさせることになる。
この開放電圧が不均一な場合、この不均一を緩和するた
めにキヤリアの再配置現象が生じ、これは、光位置検出
器の直線性を低下させる。
めにキヤリアの再配置現象が生じ、これは、光位置検出
器の直線性を低下させる。
このように、ｐ層の膜厚を200Å程度とした上記先願に
係る位置検出器においては、該ｐ層の膜厚の不均一に基
因した検出誤差を生じる虞れがあった。
係る位置検出器においては、該ｐ層の膜厚の不均一に基
因した検出誤差を生じる虞れがあった。
（問題点を解決するための手段） 本発明では、ｉ型アモルファスシリコン層の一方および
他方の面に、ｐ型アモルファスシリコン層およびｎ型ア
モルファスシリコン層をそれぞれ形成してなる半導体層
と、この半導体層の少なくとも受光面側に形成した透光
性を有する抵抗層と、この抵抗層の端部に配設した位置
信号取出し用の集電電極とを備えた半導体位置検出器に
おいて、前記ｐ型アモルファスシリコン層の膜厚を、開
放電圧が飽和する大きさに設定している。
他方の面に、ｐ型アモルファスシリコン層およびｎ型ア
モルファスシリコン層をそれぞれ形成してなる半導体層
と、この半導体層の少なくとも受光面側に形成した透光
性を有する抵抗層と、この抵抗層の端部に配設した位置
信号取出し用の集電電極とを備えた半導体位置検出器に
おいて、前記ｐ型アモルファスシリコン層の膜厚を、開
放電圧が飽和する大きさに設定している。
（実施例） 以下、本発明の実施例を添付図面を参照して詳細に説明
する。
する。
第１図（ａ）は、本発明に係る半導体位置検出器の一実
施例を示す平面図、同図（ｂ），（ｃ）は各々同図
（ａ）のＡ−Ａ′線、Ｂ−Ｂ′線による断面図である。
また第２図は、この実施例の一部断面斜視図である。
施例を示す平面図、同図（ｂ），（ｃ）は各々同図
（ａ）のＡ−Ａ′線、Ｂ−Ｂ′線による断面図である。
また第２図は、この実施例の一部断面斜視図である。
この実施例に係る半導体位置検出器は、ガラス等からな
る基板１上に透光性導電膜からなる抵抗層２がスパッタ
法もしくは真空蒸着法によって形成されている。そし
て、この抵抗層２の上面に半導体層３が形成され、さら
に該層３の上面に前記抵抗層２と同様の材料からなる抵
抗層４が同様の方法によって形成されている。なお抵抗
層2,4の膜厚は、たとえば1000Å程度に設定される。
る基板１上に透光性導電膜からなる抵抗層２がスパッタ
法もしくは真空蒸着法によって形成されている。そし
て、この抵抗層２の上面に半導体層３が形成され、さら
に該層３の上面に前記抵抗層２と同様の材料からなる抵
抗層４が同様の方法によって形成されている。なお抵抗
層2,4の膜厚は、たとえば1000Å程度に設定される。
上記半導体層３は、第３図に示す如くｐ型アモルファス
シリコン層（以下、ｐ層という）31、ｉ型アモルファス
シリコン層（以下、ｉ層という）32およびｎ型アモルフ
ァスシリコン層（以下ｎ層という）33からなる３層構造
を有している。
シリコン層（以下、ｐ層という）31、ｉ型アモルファス
シリコン層（以下、ｉ層という）32およびｎ型アモルフ
ァスシリコン層（以下ｎ層という）33からなる３層構造
を有している。
上記抵抗層２の両端部には、棒状をなした一対のｘ方向
集電電極5a,5bが対向配置され、同様に抵抗層４の両端
部には一対のｙ方向集電電極6a,6bが対向配置されてい
る。そして、これらの集電電極5a,5b,6a,6bの中央部に
は、電流を取出すためのリード線７がそれぞれ接続され
ている。
集電電極5a,5bが対向配置され、同様に抵抗層４の両端
部には一対のｙ方向集電電極6a,6bが対向配置されてい
る。そして、これらの集電電極5a,5b,6a,6bの中央部に
は、電流を取出すためのリード線７がそれぞれ接続され
ている。
上記半導体層３を構成するp,i,n層は、グロー放電分
解、CVD（chemical vapor deposition）法等によって形
成されている。この実施例において、上記ｐ層の膜厚dp
は後述する開放電圧が飽和する大きさに設定され、ま
た、ｉ層の膜厚diは約4000〜6000Åに、さらにｎ層の膜
厚dnは300〜500Åにそれぞれ設定される。
解、CVD（chemical vapor deposition）法等によって形
成されている。この実施例において、上記ｐ層の膜厚dp
は後述する開放電圧が飽和する大きさに設定され、ま
た、ｉ層の膜厚diは約4000〜6000Åに、さらにｎ層の膜
厚dnは300〜500Åにそれぞれ設定される。
いま、ｉ層の膜厚diを6000Åに、また、ｎ層の膜厚dnを
400Åにそれぞれ設定したとすると、ｐ層の膜厚dpと開
放電圧との関係は第９図の曲線Ｂのようになる。同図か
ら明らかなように、この場合の開放電圧は、膜厚dpが25
0Å以上で飽和する。そこで、この実施例ではｐ層の膜
厚dpを300Å、つまり、diおよびdnがそれぞれ6000Åお
よび400Åという前提下で上記開放電圧が十分に飽和す
る大きさに設定している。
400Åにそれぞれ設定したとすると、ｐ層の膜厚dpと開
放電圧との関係は第９図の曲線Ｂのようになる。同図か
ら明らかなように、この場合の開放電圧は、膜厚dpが25
0Å以上で飽和する。そこで、この実施例ではｐ層の膜
厚dpを300Å、つまり、diおよびdnがそれぞれ6000Åお
よび400Åという前提下で上記開放電圧が十分に飽和す
る大きさに設定している。
以下、この実施例の作用を説明する。
いま第４図（ａ），（ｂ），（ｃ）に示すように上記半
導体位置検出器に光ビームＡが入射すると、その入射位
置Ｐに光生成電流が発生する。このとき抵抗層２におい
ては入射位置Ｐと電極5a,5b間の抵抗rx1，rx2によって
上記電流が分割され、また抵抗層４においては位置Ｐと
電極6a,6b間の抵抗ry1，ry2によって上記電流が分割さ
れるので、電極5a,5bから電流Ix1，Ix2が、また電極6a,
6bから電流Iy1，Iy2が各々取出される。
導体位置検出器に光ビームＡが入射すると、その入射位
置Ｐに光生成電流が発生する。このとき抵抗層２におい
ては入射位置Ｐと電極5a,5b間の抵抗rx1，rx2によって
上記電流が分割され、また抵抗層４においては位置Ｐと
電極6a,6b間の抵抗ry1，ry2によって上記電流が分割さ
れるので、電極5a,5bから電流Ix1，Ix2が、また電極6a,
6bから電流Iy1，Iy2が各々取出される。
上記各分割電流Ix1，Ix2，Iy1，Iy2は、通常、第５図に
例示するような信号処理回路に入力される。
例示するような信号処理回路に入力される。
この処理回路は上記各電流が入力されるプリアンプ13〜
16と、電流和Ix1＋Ix2およびIy1＋Iy2を得る加算器17お
よび18と、電流差Ix1−Ix2およひIy1−Iy2を得る減算器
19および20と、加算器17と減算器19の各出力の比および
加算器18と減算器20の各出力の比を得る除算器21および
22とから構成され、除算器21および22から下式（１）に
示すｘ方向の光入射位置信号Pxおよび下式（２）に示す
ｙ方向の光入射位置信号Pyが各々出力される。
16と、電流和Ix1＋Ix2およびIy1＋Iy2を得る加算器17お
よび18と、電流差Ix1−Ix2およひIy1−Iy2を得る減算器
19および20と、加算器17と減算器19の各出力の比および
加算器18と減算器20の各出力の比を得る除算器21および
22とから構成され、除算器21および22から下式（１）に
示すｘ方向の光入射位置信号Pxおよび下式（２）に示す
ｙ方向の光入射位置信号Pyが各々出力される。
なお、この処理回路によれば、入射光の強度およびその
変化に影響されない位置信号を得ることができる。
変化に影響されない位置信号を得ることができる。
第６図は、p,i,n層の各膜厚が各々dp＝300Å、di＝6000
Å、dn＝400Åとなるように成膜した上記実施例に係る
位置検出器の出力特性を、また第７図は同一条件下でｐ
層31の膜厚のみを100Åとなるように成膜した場合の出
力特性を各々示している。なおこのグラフでは光ビーム
が入射された点線の交点に対して、実線上の各黒点が検
出位置を示している。また同図において、Ｌは検出域の
フルスケールを示している。
Å、dn＝400Åとなるように成膜した上記実施例に係る
位置検出器の出力特性を、また第７図は同一条件下でｐ
層31の膜厚のみを100Åとなるように成膜した場合の出
力特性を各々示している。なおこのグラフでは光ビーム
が入射された点線の交点に対して、実線上の各黒点が検
出位置を示している。また同図において、Ｌは検出域の
フルスケールを示している。
同各図の対比から明らかなように、dpが300Åとなるよ
うにｐ層31を成膜した本実施例の位置検出器によれば、
該層31の膜厚の不均一による開放電圧への影響が少ない
ことからきわめて良好な出力特性が得られるが、膜厚dp
を100Åに設定した場合にはｐ層の膜厚の不均一による
開放電圧の不均一が発生することから、出力特性が良好
でなくなる。
うにｐ層31を成膜した本実施例の位置検出器によれば、
該層31の膜厚の不均一による開放電圧への影響が少ない
ことからきわめて良好な出力特性が得られるが、膜厚dp
を100Åに設定した場合にはｐ層の膜厚の不均一による
開放電圧の不均一が発生することから、出力特性が良好
でなくなる。
なお、第９図に示すように、開放電圧はｐ層31の膜厚が
dpが250Å以上でほぼ飽和する。したがって、ｐ層31の
膜厚をdp≧250Åに設定すれば該膜厚の不均一による出
力特性への影響が少なくなる。
dpが250Å以上でほぼ飽和する。したがって、ｐ層31の
膜厚をdp≧250Åに設定すれば該膜厚の不均一による出
力特性への影響が少なくなる。
ところで、上記実施例においては、基板１をガラスで形
成し、かつ抵抗層２を透光性導電膜で形成してある。し
たがってこの実施例によれば、基板１側から光ビームを
入射させた場合でもその光ビーム入射位置を検出するこ
とができる。つまり、この実施例に係る位置検出器は、
半導体層３のいずれの面に光ビームを入射させた場合で
もその入射位置を検出しうる。
成し、かつ抵抗層２を透光性導電膜で形成してある。し
たがってこの実施例によれば、基板１側から光ビームを
入射させた場合でもその光ビーム入射位置を検出するこ
とができる。つまり、この実施例に係る位置検出器は、
半導体層３のいずれの面に光ビームを入射させた場合で
もその入射位置を検出しうる。
もちろん抵抗層４側を受光側に限定した場合には、抵抗
層２および基板１を共に遮光性材料で形成してもよい。
また、基板１側を受光側に限定した場合には、抵抗層４
を遮光性材料で形成してよい。
層２および基板１を共に遮光性材料で形成してもよい。
また、基板１側を受光側に限定した場合には、抵抗層４
を遮光性材料で形成してよい。
上記実施例は、第１図に示したように、抵抗層２および
４に各々一対の電極5a,5bおよび6a,6bが配設されている
が、第８図に示す如く各電極をたとえば抵抗層４に全て
配置することも可能である。ただしこの場合、抵抗層２
に代えて導電膜からなる共通電極23が設けられる。
４に各々一対の電極5a,5bおよび6a,6bが配設されている
が、第８図に示す如く各電極をたとえば抵抗層４に全て
配置することも可能である。ただしこの場合、抵抗層２
に代えて導電膜からなる共通電極23が設けられる。
また上記実施例では半導体層３のｎ層側に抵抗層２を形
成し、ｐ層側に抵抗層４を形成しているが、p,n層をこ
れとは逆の態様で形成してもよい。
成し、ｐ層側に抵抗層４を形成しているが、p,n層をこ
れとは逆の態様で形成してもよい。
（発明の効果） 本発明によれば、半導体層を構成するｐ型アモルファス
シリコン層の膜厚を開放電圧が飽和する大きさに設定し
ているので、受光面全域においてほぼ一様な開放電圧の
分布を得ることができ、これによって、直線性の良好な
出力特性を得ることができる。
シリコン層の膜厚を開放電圧が飽和する大きさに設定し
ているので、受光面全域においてほぼ一様な開放電圧の
分布を得ることができ、これによって、直線性の良好な
出力特性を得ることができる。
第１図は本発明に係る半導体位置検出器の基本構成を示
し、同図（ａ）はその平面図、同図（ｂ）は同図（ａ）
のＡ−Ａ′線による断面図、同図（ｃ）は同図（ａ）の
Ｂ−Ｂ′線による断面図、第２図は第１図に示した実施
例の一部断面斜視図、第３図は半導体層の構成を示した
部分拡大図、第４図は第１図に示した実施例の作用を説
明する図、第５図は処理回路の一例を示したブロック
図、第６図はｐ型アモルファスシリコン層の膜厚を300A
とした場合の出力特性を示したグラフ、第７図はｐ型ア
モルファスシリコン層の膜厚を100Åとした場合の出力
特性を示すグラフ、第８図は集電電極の配置態様の変形
例を示した斜視図、第９図はｐ型アモルファスシリコン
層の膜厚と光電変換効率との関係および該層の膜厚と開
放電圧との関係を各々示したグラフである。 １……基板、2,4……抵抗層、３……半導体層、31……
ｐ型アモルファスシリコン層、32……ｉ型アモルファス
シリコン層、33……ｎ型アモルファスシリコン層、5a,5
b,6a,6b……集電電極、７……リード。
し、同図（ａ）はその平面図、同図（ｂ）は同図（ａ）
のＡ−Ａ′線による断面図、同図（ｃ）は同図（ａ）の
Ｂ−Ｂ′線による断面図、第２図は第１図に示した実施
例の一部断面斜視図、第３図は半導体層の構成を示した
部分拡大図、第４図は第１図に示した実施例の作用を説
明する図、第５図は処理回路の一例を示したブロック
図、第６図はｐ型アモルファスシリコン層の膜厚を300A
とした場合の出力特性を示したグラフ、第７図はｐ型ア
モルファスシリコン層の膜厚を100Åとした場合の出力
特性を示すグラフ、第８図は集電電極の配置態様の変形
例を示した斜視図、第９図はｐ型アモルファスシリコン
層の膜厚と光電変換効率との関係および該層の膜厚と開
放電圧との関係を各々示したグラフである。 １……基板、2,4……抵抗層、３……半導体層、31……
ｐ型アモルファスシリコン層、32……ｉ型アモルファス
シリコン層、33……ｎ型アモルファスシリコン層、5a,5
b,6a,6b……集電電極、７……リード。
Claims (1)
- 【請求項１】ｉ型アモルファスシリコン層の一方および
他方の面に、ｐ型アモルファスシリコン層およびｎ型ア
モルファスシリコン層をそれぞれ形成してなる半導体層
と、この半導体層の少なくとも受光面側に形成した透光
性を有する抵抗層と、この抵抗層の端部に配設した位置
信号取出し用の集電電極とを備えた半導体位置検出器に
おいて、 前記ｐ型アモルファスシリコン層の膜厚を、開放電圧が
飽和する大きさに設定したことを特徴とする半導体位置
検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7033685A JPH0691277B2 (ja) | 1985-04-03 | 1985-04-03 | 半導体位置検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7033685A JPH0691277B2 (ja) | 1985-04-03 | 1985-04-03 | 半導体位置検出器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61154543A Division JPS6249680A (ja) | 1986-07-01 | 1986-07-01 | 半導体位置検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61229372A JPS61229372A (ja) | 1986-10-13 |
| JPH0691277B2 true JPH0691277B2 (ja) | 1994-11-14 |
Family
ID=13428472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7033685A Expired - Fee Related JPH0691277B2 (ja) | 1985-04-03 | 1985-04-03 | 半導体位置検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691277B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950579A (ja) * | 1982-09-16 | 1984-03-23 | Komatsu Ltd | 半導体光位置検出器 |
-
1985
- 1985-04-03 JP JP7033685A patent/JPH0691277B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61229372A (ja) | 1986-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04395B2 (ja) | ||
| GB2154368A (en) | Image reading unit using two-dimensional sensor array | |
| JP2001515274A (ja) | マルチカラーセンサー | |
| US5130775A (en) | Amorphous photo-detecting element with spatial filter | |
| JP2004303878A (ja) | 受光素子アレイ | |
| JPH0691277B2 (ja) | 半導体位置検出器 | |
| JPH0746721B2 (ja) | イメ−ジセンサおよびその製造方法 | |
| Martins et al. | Thin film position sensitive detectors: from 1D to 3D applications | |
| JPS63119259A (ja) | アモルフアスシリコンホトダイオ−ドアレイ | |
| JPH0770754B2 (ja) | 半導体光位置検出器における抵抗層の形成方法 | |
| JPH0691276B2 (ja) | 半導体光位置検出器における集電電極の形成方法 | |
| JP2505284B2 (ja) | 半導体位置検出素子 | |
| JPS62193172A (ja) | 受光素子アレイの製造方法 | |
| JPH03203273A (ja) | ｐｉｎホトダイオード | |
| JPS62252968A (ja) | 非晶質シリコンイメ−ジセンサ | |
| JPS61201461A (ja) | 光センサ素子の製造方法 | |
| KR0162299B1 (ko) | 포토다이오드의 제조방법 | |
| JPS5868965A (ja) | 受光素子の製造方法 | |
| JPS6249680A (ja) | 半導体位置検出器 | |
| JPH021866Y2 (ja) | ||
| JPH05259496A (ja) | 半導体放射線検出素子 | |
| JPS61216359A (ja) | イメ−ジセンサ | |
| Vieira et al. | New p–i–n Si: H imager configuration for spatial resolution improvement | |
| JPS59141277A (ja) | 光検出装置 | |
| JPH0715982B2 (ja) | 非晶質半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |