JPH0690691B2 - 直接メモリ・アクセス装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理システムに関
し、具体的には、パーソナル・コンピュータのメモリの
直接メモリ・アクセス中のエラー検出と回復に関する。

【０００２】

【従来の技術および発明が解決しようとする課題】一般
に、コンピュータ・システム、特にパーソナル・コンピ
ュータ・システムでは、データは、中央処理装置（ＣＰ
Ｕ）、メモリ装置、直接メモリ・アクセス（ＤＭＡ）制
御回路などの様々な要素、ならびに、入出力（Ｉ／Ｏ）
アダプタ、バス・コントローラ（すなわち、コンピュー
タ・システムを制御できる要素）、バス・スレーブ（す
なわち、バス・コントローラによって制御される要素）
などの拡張装置の間で転送される。拡張装置は、しばし
ばシステム入出力バスを介して相互接続される。ＤＭＡ
制御回路は、メモリへまたはメモリからのＣＰＵを使用
しない情報転送に使用される。一般に、情報がそこから
移動されるソース位置、データ情報が移動する宛先アド
レス、および移動すべきデータ情報のサイズなどの制御
情報を、ＣＰＵがＤＭＡ制御回路に供給すると、ＤＭＡ
制御回路はそのデータ情報の転送を制御する。

【０００３】コンピュータ・システムではしばしば、拡
張装置がそのコンピュータ・システムの入出力バスの所
有権のアービトレーション、すなわち、どの拡張装置が
入出力バスを介して情報を転送できるかを決定すること
が必要である。アービトレーションに関しては、ＤＭＡ
コントローラは、１つの拡張装置であるかのように扱わ
れ、入出力バスを介する情報転送の許可を勝ち取るため
に他の拡張装置とアービトレーションを行わなければな
らない。どの拡張装置が入出力バスを介して情報を転送
できるかを決定するアービタを設けることが知られてい
る。このようなアービタは、中央アービトレーション制
御点として働き、入出力バスに関するすべてのアービト
レーションがこれを介して行われる。

【０００４】入出力バスは、バス・サイクルと称する時
間分割単位で動作する。入出力バスのバス・サイクル
は、アービトレーション・サイクルと許可（grant）サ
イクルに分けられる。アービトレーション・サイクル中
には、拡張装置が、入出力バスの所有権を求めて競合す
る。許可サイクル中には、バスの所有権を勝ち取った装
置が、情報を転送する。通常、アービトレーション・サ
イクル中には、情報はバスを介して転送されない。ただ
し、システムのメモリをリフレッシュするリフレッシュ
動作をアービトレーション・サイクルの間に実行するこ
とは知られている。

【０００５】アービトレーション・サイクルを開始する
１つの方法は、バスを介する情報転送を望む拡張装置
が、優先使用（preempt）信号を生成することによるも
のである。優先使用信号を、現在そのバスを所有してい
る拡張装置が受け取ると、この装置は制御を放棄させら
れ、その結果、別のアービトレーション・サイクルが発
生可能になる。

【０００６】動作中にエラー状態が発生したか否かを判
定する能力をコンピュータ・システムに与えることが知
られている。一般に、エラー状態が発生した時、そのエ
ラー状態のために、コンピュータ・システムが処理中の
情報に不確実性が生じるので、コンピュータ・システム
は動作を停止する（すなわちクラッシュ）。エラー状態
の１例が、バス・タイムアウトであり、これは、バスを
所有する装置がバスの制御を放棄せず、その結果コンピ
ュータ・システムがその装置に強制的にバスの制御を放
棄させるものである。

【０００７】

【課題を解決するための手段】ＤＭＡエラー状態を検出
し、ＤＭＡ転送を終了する前にＤＭＡコントローラに完
了タスクを実行させるエラー回路をＤＭＡコントローラ
に設けることによって、エラー回復の潜在能力を有し、
エラー状態の検出時に優雅に（gracefully）脱出できる
ＤＭＡコントローラが提供され、有利であることが明ら
かになった。

【０００８】

【実施例】図１を参照すると、コンピュータ・システム
１０は、システム・ボード（すなわちプレーナ）１２な
らびにプロセッサ複合体１４を含んでいる。プロセッサ
複合体１４は、プロセッサ複合体コネクタ１５を介して
プレーナ１２に接続される。プレーナ１２は、メモリ１
６、１７と入出力バス１８を含んでいる。入出力バス１
８は、たとえば、マイクロ・チャネル・コンピュータ・
アーキテクチャに準拠するものでよい。メモリ１６、１
７は、インターリーブ式システム・メモリとして配置さ
れる。拡張装置１９は、入出力バス１８を介してコンピ
ュータ・システム１０に接続できる。プレーナ１２は、
コンピュータ・システム１０によって通常動作中に使用
される、従来型のビデオ回路、タイミング回路、キーボ
ード制御回路および割込み回路（すべて図示せず）をも
含むことができる。

【０００９】プロセッサ複合体１４は、プロセッサ部分
２０とベース部分２２を含む。プロセッサ部分２０は、
ローカル・バス・コネクタ２４を介してベース部分２２
に接続される。プロセッサ部分２０は５０ＭＨｚで動作
し、ベース部分２２は４０ＭＨｚで動作する。

【００１０】プロセッサ部分２０は、マイクロプロセッ
サ３０（たとえば、Intel, Inc.から商品名４８６で市
販のもの）、キャッシュ制御モジュール３２、メモリ３
４（たとえば、スタティック・ランダム・アクセス・メ
モリ（ＳＲＡＭ））、周波数制御モジュール３５ならび
にアドレス・バッファ３６とデータ・バッファ３８を含
んでいる。データ情報経路が、マイクロプロセッサ３０
とメモリ３４とデータ・バッファ３８の間に設けられて
いる。アドレス情報経路が、マイクロプロセッサ３０と
キャッシュ制御モジュール３２とアドレス・バッファ３
６の間に設けられている。制御情報経路が、マイクロプ
ロセッサ３０とキャッシュ制御モジュール３２と周波数
制御モジュール３５の間に設けられている。さらに、ア
ドレス情報経路と制御情報経路が、キャッシュ制御モジ
ュール３２とメモリ３４の間に設けられている。データ
情報経路、アドレス情報経路および制御情報経路は、プ
ロセッサ・バスを表す。

【００１１】メモリ３４は、メモリ１６、１７から、ま
たは拡張装置１９上にあるメモリからのメモリ情報を短
期間記憶することによって、キャッシュ機能を提供す
る。キャッシュ制御モジュール３２は、メモリ３４に記
憶されている情報と対応するメモリ１６、１７のアドレ
スを記憶する、タグ・ランダム・アクセス・メモリ（Ｒ
ＡＭ）３７を含んでいる。

【００１２】周波数制御モジュール３５は、５０ＭＨｚ
のプロセッサ部分を４０ＭＨｚのベース部分と同期させ
る。周波数制御モジュール３５は、アドレス・バッファ
３６とデータ・バッファ３８も制御する。したがって、
周波数制御モジュール３５は、情報がアドレス・バッフ
ァ３６またはデータ・バッファ３８によっていつ取り込
まれるのか、およびアドレス・バッファ３６またはデー
タ・バッファ３８に記憶されている情報がいつ上書きさ
れるのかを決定する。アドレス・バッファ３６とデータ
・バッファ３８は、メモリ１６、１７からの２つの書込
みをアドレス・バッファ３６とデータ・バッファ３８に
同時に記憶できるように構成されている。アドレス・バ
ッファ３６とデータ・バッファ３８は、双方向式であ
る。すなわち、アドレス・バッファ３６とデータ・バッ
ファ３８は、プロセッサ部分２０から供給される情報お
よびプロセッサ部分２０に供給される情報をラッチする
ことができる。アドレス・バッファ３６とデータ・バッ
ファ３８が双方向式であるので、標準のベース部分２２
をそのままに保ちながら、プロセッサ部分２０を交換ま
たはグレードアップすることができる。

【００１３】ベース部分２２は、メモリ・コントローラ
５０、直接メモリ・アクセス（ＤＭＡ）コントローラ５
２、中央アービトレーション制御点（ＣＡＣＰ）回路５
３、バス・インターフェース・ユニット５４およびバッ
ファ／誤り訂正コード（ＥＣＣ）回路５６を含んでい
る。ベース部分２２はまた、ドライバ回路５８、読取り
専用メモリ（ＲＯＭ）６０、自己試験回路６２およびバ
ッファ回路６４を含んでいる。制御情報経路が、メモリ
・コントローラ５０とプロセッサ部分２０の周波数制御
モジュール３５の間に設けられている。制御情報経路は
また、メモリ・コントローラ５０とＤＭＡコントローラ
５２とバス・インターフェース・ユニット５４の間、メ
モリ・コントローラ５０とドライバ回路５８の間、ドラ
イバ回路５８とメモリ１６、１７の間、バス・インター
フェース・ユニット５４とバッファ回路６４の間、バッ
ファ回路６４とプレーナ１２の入出力バス１８の間、お
よび、ＣＡＣＰ５３とプレーナ１２の入出力バス１８の
間にも設けられている。アドレス情報経路が、メモリ・
コントローラ５０、ＲＯＭ６０および自己試験回路６２
ならびにプロセッサ部分２０のアドレス・バッファ３６
の間に設けられている。アドレス情報経路はまた、メモ
リ・コントローラ５０とＤＭＡコントローラ５２とバス
・インターフェース・ユニット５４の間、メモリ・コン
トローラ５０とドライバ回路５８の間、ドライバ回路５
８とメモリ１６、１７の間、バス・インターフェース・
ユニット５４とバッファ回路６４の間、およびバッファ
回路６４とプレーナ１２の入出力バス１８の間にも設け
られている。データ情報経路が、バッファ／ＥＣＣ回路
５６とＲＯＭ６０と自己試験回路６２とプロセッサ部分
２０のデータ・バッファ３８との間に設けられている。
データ情報経路はまた、バッファ／ＥＣＣ回路５６とＤ
ＭＡコントローラ５２とバス・インターフェース・ユニ
ット５４の間、バッファ／ＥＣＣ回路５６とメモリ１６
の間、バッファ／ＥＣＣ回路５６とメモリ１７の間、バ
ス・インターフェース・ユニット５４とバッファ回路６
４の間、およびバッファ回路６４とプレーナ１２の入出
力バス１８の間にも設けられている。

【００１４】メモリ・コントローラ５０は、プロセッサ
部分２０から受け取ったアドレス情報を分析して、この
情報が、メモリ１６、１７のアドレスと、拡張装置１９
上のメモリ（すなわち拡張メモリ）のアドレスのどちら
に対応するのかを判定する。このアドレス情報がメモリ
１６、１７のアドレスに対応する場合、メモリ・コント
ローラ５０は、メモリ１６、１７に対してプレーナ・メ
モリ・サイクルを開始する。プレーナ・メモリ・サイク
ル中にメモリ１６、１７に供給されるアドレスは、プロ
セッサ部分２０から供給されるアドレスに基づくもので
ある。しかし、メモリ・コントローラ５０とメモリ１
６、１７は、はるかに大きなアドレス範囲に対するそれ
ら自体の位置を知っているので、プロセッサ部分２０か
ら供給されるアドレスが３２ビット幅であるのと比較し
て、メモリ１６、１７に供給されるアドレスは１０ビッ
ト幅であれば十分である。プレーナ・メモリ・サイクル
の発生中に、メモリ・コントローラ５０は、ＤＭＡコン
トローラ５２またはバス・マスタ拡張装置１９が入出力
バス１８を介して情報にアクセスできるようにする。

【００１５】このアドレス情報が拡張メモリ・アドレス
に対応する場合は、メモリ・コントローラ５０は、拡張
メモリで拡張メモリ・サイクルを開始する。拡張メモリ
・サイクル中には、メモリ・コントローラ５０に供給さ
れたアドレスが、バス・インターフェース・ユニット５
４を介して入出力バス１８に供給される。このアドレス
に対応するメモリを含む拡張装置が、入出力バス１８か
らこのメモリ・アドレスを受け取る。データを拡張メモ
リから検索しようとする場合には、拡張メモリに記憶さ
れているデータ情報が、入出力バス１８、バッファ回路
６４、バス・インターフェース・ユニット５４およびバ
ッファ／ＥＣＣ回路５６を介してプロセッサ部分２０に
供給される。データを拡張メモリに書き込もうとする場
合には、そのデータ情報が、バス・インターフェース・
ユニット５４および入出力バス１８を介して拡張メモリ
に供給される。また、ＤＭＡコントローラ５２は、メモ
リ１６、１７と拡張装置１９上のメモリとの間での情報
の交換を制御する。

【００１６】ＤＭＡコントローラ５２は、プロセッサ複
合体１４に３つの機能を提供する。ＤＭＡコントローラ
５２は、小型コンピュータのサブシステム制御ブロック
（ＳＣＢ）アーキテクチャを利用してＤＭＡチャネルを
構成しており、したがってプログラム式入出力を使用し
てＤＭＡチャネルを構成する必要はない。ＤＭＡコント
ローラ５２はまた、低速の拡張装置と高速の記憶装置の
間での転送を最適化するための緩衝機能を提供する。Ｄ
ＭＡコントローラ５２はまた、８チャネル、３２ビット
・データ、アドレスおよびバイト転送カウント式直接メ
モリ・アクセス機能を提供する。このＤＭＡ機能を提供
する際に、ＤＭＡコントローラ５２は、２つのモードで
機能することができる。第１のモードでは、ＤＭＡコン
トローラ５２はプログラム式入出力モードで機能し、こ
の時、ＤＭＡコントローラ５２は機能的には入出力スレ
ーブになる。第２のモードでは、ＤＭＡコントローラ５
２がＤＭＡバス・マスタとして機能し、この時、ＤＭＡ
コントローラ５２は入出力バス１８のアービトレーショ
ンと制御を行う。この第２のモードの間、ＤＭＡコント
ローラ５２は、先入れ先出し（ＦＩＦＯ）レジスタを使
用する。すなわち、ソースからのデータは、宛先に供給
される前に、このＦＩＦＯレジスタを通過する。したが
って、直列ＤＭＡ動作が行われる。

【００１７】ＣＡＣＰ５３は、コンピュータ・システム
１０用のアービタとして機能する。ＣＡＣＰ５３は、Ｄ
ＭＡコントローラ５２および拡張装置１９からアービト
レーション制御信号を受け取り、アービトレーション制
御情報を供給することによって、どの装置が入出力バス
１８を介して情報を転送できるか、および特定の装置が
入出力バス１８をどれだけの間制御（すなわち所有）で
きるかを制御する。

【００１８】バス・インターフェース・ユニット５４
は、プロセッサ複合体１４のアーキテクチャと入出力バ
ス１８のアーキテクチャの間での双方向インターフェー
スを提供する。バス・インターフェース・ユニット５４
はまた、この２つのアーキテクチャの間のインターフェ
ースを最適化するための緩衝機能を提供する。バス・イ
ンターフェース・ユニット５４はまた、バス・サイジン
グ機能をも提供する。すなわち、バス・インターフェー
ス・ユニット５４は、３２ビット幅のセグメントで情報
を受け取り、プロセッサ複合体１４が通信中の相手の拡
張装置１９の要件に応じて、より小さいセグメントで入
出力バス１８に情報を供給することができる。

【００１９】バッファ／ＥＣＣ回路５６は、プロセッサ
部分２０とメモリ１６、１７の間のデータ経路、および
メモリ１６、１７とＤＭＡコントローラ５２とバス・イ
ンターフェース・ユニット５４の間のデータ経路を提供
する。バッファ／ＥＣＣ回路５６はまた、プロセッサ部
分２０とＤＭＡコントローラ５２とバス・インターフェ
ース・ユニット５４の間のデータ経路をも提供する。バ
ッファ／ＥＣＣ回路５６は、誤り訂正コードを使ってエ
ラーを検査する。さらに、バッファ／ＥＣＣ回路５６
は、パリティ・メモリと一緒に動作し、パリティ・メモ
リをサポートして、パリティ・メモリを含むプレーナ１
２との下方互換性を与えることができる。

【００２０】ドライバ回路５８は、メモリ・コントロー
ラ５０からの制御情報とアドレス情報をメモリ１６、１
７に供給する。ドライバ回路５８は、メモリ１６、１７
を実施するのに使用されるシングル・インライン・メモ
リ・モジュール（ＳＩＭＭ）の数に基づいて、この情報
を駆動する。すなわち、ドライバ回路５８は、メモリ１
６、１７に供給される制御情報とアドレス情報の信号強
度を、メモリ１６、１７のサイズに基づいて変化させ
る。メモリ１６、１７のサイズは、コンピュータ・シス
テム１０の初期設定中にソフトウェアによって決定され
る。

【００２１】バッファ回路６４は、ベース部分２２とプ
レーナ１２を分離する。バッファ回路６４は、バッファ
を使用することによって、入出力バス１８とバス・イン
ターフェース・ユニット５４の間の境界情報をリアルタ
イムで取り込めるようになっている。すなわち、このバ
ッファは、プロセッサ複合体コネクタ１５に現れる情報
を、そのままの形で記憶する。したがって、コンピュー
タ・システム１０が障害状態を経験した場合、コンピュ
ータ修理担当者が、バッファ回路６４にアクセスして、
コンピュータ・システム１０の障害の際にプロセッサ複
合体コネクタ１５上に存在していた情報を求めることが
できる。

【００２２】自己試験回路６２は、ベース部分２２内の
複数の位置に接続されており、複数の自己試験機能を提
供する。自己試験回路６２は、バッファ回路６４にアク
セスして、障害状態が存在するか否かを判定する。自己
試験回路６２はまた、電源投入時にベース部分２２の他
の主要な構成要素を試験して、コンピュータ・システム
１０が動作可能であるか否かを判定する。

【００２３】図２を参照すると、ＤＭＡコントローラ５
２は、ＤＭＡサイクル実行回路１００、バス制御回路１
０１、制御信号ジェネレータ回路１０２、ルック・アヘ
ッド回路１０３、先入れ先出し（ＦＩＦＯ）レジスタ回
路１０４、ＦＩＦＯバックアップ・メモリ（ＦＩＦＯレ
ジスタ・バックアップ回路）１０８、ＤＭＡ制御バック
アップ回路１１０、プレーナ入出力インターフェース回
路１１２およびプログラム／入出力（ＰＩＯ）レジスタ
回路１１４を含んでいる。ＤＭＡサイクル実行回路１０
０、制御信号ジェネレータ回路１０２、ルック・アヘッ
ド回路１０３およびＤＭＡ制御バックアップ回路１１０
があいまって、ＤＭＡ制御回路として機能する。

【００２４】ＤＭＡサイクル実行回路１００は、ＤＭＡ
制御状態機械１２０を含み、ＤＭＡコントローラ５２の
全体的コントローラとして機能する。すなわち、ＤＭＡ
サイクル実行回路１００は、高水準制御情報を供給する
ことによって、ＤＭＡコントローラ５２の動作を調整す
る。ＤＭＡサイクル実行回路１００は、制御信号ジェネ
レータ回路１０２に制御情報を供給し、制御信号ジェネ
レータ回路１０２からカウント情報を受け取る。また、
ＤＭＡサイクル実行回路１００は、ルック・アヘッド回
路１０３およびＤＭＡ制御バックアップ回路１１０と情
報をやり取りする。また、ＤＭＡサイクル実行回路１０
０は、バス制御回路１０１を介して、ベース部分２２の
メモリ・コントローラ５０とＤＭＡコントローラ５２と
バス・インターフェース・ユニット５４の間の制御情報
経路を通じて、ＤＭＡ制御信号をやり取りする。

【００２５】バス制御回路１０１は、ＤＭＡコントロー
ラ５２と、これと通信するすべての回路との間のインタ
ーフェースとして機能する。バス制御回路１０１は、外
部信号を受け取り、これらの信号をＤＭＡコントローラ
５２の適当な回路に供給するのに必要な回路を含んでい
る。バス制御回路１０１はまた、ＤＭＡコントローラ５
２の回路によって生成された信号を送出するのに必要な
論理回路も含んでいる。

【００２６】制御信号ジェネレータ回路１０２は、ＤＭ
Ａコントローラ５２の基本的な機能コントローラであ
る。すなわち、制御信号ジェネレータ回路１０２は、Ｄ
ＭＡサイクル実行回路１００から受け取った高水準制御
情報に基づいて、個々の制御信号を生成する。制御信号
ジェネレータ回路１０２は、ＦＩＦＯレジスタ回路１０
４ならびにルック・アヘッド回路１０３と情報をやり取
りする。制御信号ジェネレータ回路１０２はまた、ＤＭ
Ａ制御バックアップ回路１１０と情報をやり取りする。
制御信号ジェネレータ回路１０２もまた、バス制御回路
１０１を介して、ベース部分２２のメモリ・コントロー
ラ５０とＤＭＡコントローラ５２とバス・インターフェ
ース・ユニット５４の間のアドレス情報経路にアドレス
信号を供給する。

【００２７】ルック・アヘッド回路１０３は、動的バス
・サイズ設定機能を実行する。ルック・アヘッド回路１
０３は、バス・サイクルが始まると同時に、複数のバス
・サイズ（たとえば、８ビット、１６ビットおよび３２
ビット幅のバス）についての制御情報を生成する。この
制御情報には、ＤＭＡサイクル実行回路１００のＤＭＡ
制御状態機械１２０用の入力変数、ならびに、制御信号
ジェネレータ回路１０２用のバイト・イネーブル信号、
ＦＩＦＯ制御信号、アドレス制御信号、カウント制御信
号およびデータ制御信号が含まれる。この情報を連続的
に生成することによって、ルック・アヘッド回路１０３
は、ＤＭＡコントローラの走行中に各バス・サイクル毎
に異なるバス・サイズに切り替えができるようにする。
制御情報を並行に生成することによって、ルック・アヘ
ッド回路１０３は、ＤＭＡコントローラ５２がメモリ転
送または入出力転送を追加の待ち状態なしで実行できる
ようにする。たとえば、メモリ・パケット転送には６ク
ロック・サイクルだけが必要であり、入出力転送または
単一メモリ転送には３クロック・サイクルだけが必要で
ある。

【００２８】ルック・アヘッド回路１０３はまた、ある
バス・サイクルの最初の転送に必要な制御情報も生成す
る。したがって、ルック・アヘッド回路１０３はまた、
ＤＭＡコントローラがメモリ１６、１７へのパケット転
送を待ち状態なしに行えるようにもする。

【００２９】２０バイトのＦＩＦＯであるＦＩＦＯレジ
スタ回路１０４は、ＤＭＡコントローラ５２のための保
持機能を実行する。ＦＩＦＯレジスタ回路１０４は、転
送メモリ部が１６バイトのパケット境界に位置合せでき
るように、データを蓄積することが可能であり、したが
って、１６バイト・パケット転送でメモリ転送を行え
る。パケット転送を用いると、複数のデータ・バイトに
対して１つのアドレス（たとえば、４つの３２ビット・
ワードに対して１つのアドレス）を指定できるようにな
る。２０バイトのＦＩＦＯを設けることによって、１６
バイト・パケットのパケット境界を発見する機会が増え
る。ＦＩＦＯレジスタ回路１０４は、バス制御回路１０
１を介して、ＤＭＡコントローラ５２とバス・インター
フェース・ユニット５４とバッファ／ＥＣＣ回路５６の
間のデータ情報経路を通じてデータ情報をやり取りす
る。ＦＩＦＯレジスタ回路１０４はまた、ＦＩＦＯバッ
クアップ・メモリ１０８とデータ情報をやり取りし、ま
たＤＭＡ制御バックアップ回路１１０に制御情報を供給
する。

【００３０】ＦＩＦＯレジスタ回路１０４は、データの
サブシステム制御ブロック（ＳＣＢ）をロードするのに
も使用される。各ＳＣＢは、長さ１６バイトである。Ｓ
ＣＢは、ＤＭＡコントローラ５２がバス・マスタ・モー
ドで機能している時に、ＤＭＡ制御バックアップ回路１
１０に記憶される。したがって、ＤＭＡコントローラ５
２は、ＰＩＯインターフェースと個々の入出力サイクル
を使用してＤＭＡチャネルをプログラミングする場合と
は対照的に、１回の１６バイト・パケット転送でＤＭＡ
チャネルを構成することができる。ＤＭＡコントローラ
５２を使用してＤＭＡチャネルを構成することによっ
て、マイクロプロセッサ３０が不要になる。

【００３１】ＦＩＦＯバックアップ・メモリ１０８は、
ＤＭＡコントローラ５２に対するチャネル・バックアッ
プ機能を実行する。ＦＩＦＯバックアップ・メモリ１０
８は、８チャネルのバックアップ回路である。各チャネ
ルは、２０バイトのデータおよび２９個のＦＩＦＯ状態
制御ビットを記憶する能力を有する。ＦＩＦＯレジスタ
回路１０４と同じ幅のバックアップ・メモリを設けるこ
とによって、任意の所与の時刻にＦＩＦＯレジスタ回路
１０４に記憶されたすべての情報を、単一のメモリ・ク
ロック・サイクルの間にバックアップし記憶することが
できる。ＦＩＦＯバックアップ・メモリ１０８を使用す
ることによって、ＤＭＡコントローラ５２は、ＤＭＡ許
可サイクル間に情報を記憶することができる。この情報
を、残余（residual）情報と称する。したがって、特定
のＤＭＡチャネルが入出力バス１８の制御を再獲得する
時、情報をメモリから検索する必要がないので、クロッ
ク・サイクルが節約される。この情報は、ＦＩＦＯバッ
クアップ・メモリ１０８とＦＩＦＯレジスタ回路１０４
の間で並列に転送される。

【００３２】ＤＭＡ制御バックアップ回路１１０は、８
チャネルの記憶装置であって、制御信号ジェネレータ回
路１０２から供給される制御情報を記憶し、制御信号ジ
ェネレータ回路１０２に制御情報を供給する。ＤＭＡ制
御バックアップ回路１１０は、ＰＩＯ動作中にプレーナ
入出力インターフェース回路１１２とバックアップ・プ
ログラミング情報をやり取りする。ＤＭＡ制御バックア
ップ回路１１０はまた、ＳＣＢ取出し中にＦＩＦＯレジ
スタ回路１０４を介してバス制御回路１０１と制御情報
をやり取りする。

【００３３】プレーナ入出力インターフェース回路１１
２は、ＰＩＯレジスタ回路１１４およびＤＭＡ制御バッ
クアップ回路１１０への情報の転送と記憶を制御する。
プレーナ入出力インターフェース回路は、ＰＩＯレジス
タ回路１１４とＰＩＯプログラミング情報をやり取りす
る。

【００３４】ＰＩＯレジスタ回路１１４は、ＤＭＡコン
トローラ５２の動作中に使用されるプログラム情報を記
憶する。ＰＩＯレジスタは、ＤＭＡコントローラ５２の
８本のチャネルに対応する８本のチャネルを含んでい
る。各チャネルは、ＤＭＡコントローラ５２の対応する
チャネル用の制御情報を記憶する。

【００３５】エラー検出回路１１５は、可能なエラー状
態を監視し、これらの状態に基づいて、ＤＭＡエラー指
示情報を生成する。エラー検出回路１１５は、ＤＭＡ制
御バックアップ回路１１０とＤＭＡ制御状態機械１２０
から情報を受け取り、エラー指示情報をバス制御回路１
０１に供給する。

【００３６】図３を参照すると、バス制御回路１０１
は、３２ビットのデータ信号（Ｄ（０−３１））、３０
ビットのアドレス信号（Ａ（２−３１））および４ビッ
トのバイト・イネーブル信号（ＢＥ（０−３））をやり
取りし、かつデータ・レディ信号（ＲＤＹ）およびバー
スト・データ・レディ信号（ＢＲＤＹ）を受け取る。バ
ス制御回路は、ＤＭＡ制御信号であるＤＭＡＡＣＫ、Ｔ
ＩＭＥＯＵＴ、ＢＵＲＳＴおよびＡＣＴ ＣＨＮＬ（０
−２）も受け取る。ＤＭＡＡＣＫ信号は、ＤＭＡコント
ローラ５２が入出力バス１８の制御を有することを示す
ＤＭＡ肯定応答信号であり、ＴＩＭＥＯＵＴ信号は、Ｄ
ＭＡコントローラ５２が情報の転送を終了すべきことを
示すエラー指示信号であり、ＢＵＲＳＴ信号は、外部装
置が複数のデータ転送を１行で送受できることを示す、
外部装置から供給される信号であり、ＡＣＴ ＣＨＮＬ
（０−２）信号は、ＤＭＡコントローラ５２のどのチャ
ネルが活動状態であるのかを示すＤＭＡチャネル・アク
ティブ指示信号である。バス制御回路１０１は、ＤＭＡ
コントローラ５２がパケット転送を提供する意図を有す
ることを示す、ＤＭＡコントローラ５２から供給される
バースト継続信号（ＢＬＡＳＴ）と、アドレス情報と制
御情報をいつサンプリングするのかを示すアドレス・ス
トローブ信号（ＡＤＳ）と、読取り動作と書込み動作の
どちらが行われるのかを示す読取り／書込み信号（Ｗ／
Ｒ）と、メモリと入出力装置のどちらにアクセス中であ
るのかを示すメモリ入出力信号（Ｍ／ＩＯ）を送出す
る。バス制御回路１０１は、ＤＭＡ制御信号であるＭＥ
ＭＦＬＵＳＨ、ＴＣおよびＤＭＡＡＣＴＩＶＥも送出す
る。ＭＥＭＦＬＵＳＨ信号は、ＤＭＡコントローラ５２
のあるチャネルの残りの動作がメモリ書込み動作だけで
あることを示す信号である。ＴＣ信号は、最後の入出力
サイクルの終りに供給される終端カウント信号である。
ＤＭＡＡＣＴＩＶＥ信号は、ＤＭＡコントローラ５２が
活動状態（すなわち、転送を実行中）である限り活動状
態であり続けるＤＭＡ活動状態信号である。バス制御回
路１０１は、バス・サイズ有効信号（ＢＳＶ）とバス・
サイズ指示信号（ＢＳ１６、ＢＳ３２）も受け取る。バ
ス制御回路１０１が受け取る情報は、ＤＭＡ制御状態機
械１２０、ＤＭＡ制御バックアップ回路１１０、ＦＩＦ
Ｏバックアップ・メモリ１０８およびＦＩＦＯレジスタ
回路１０４に供給される。ルック・アヘッド回路１０３
および制御信号ジェネレータ回路１０２との間でも情報
がやり取りされる。

【００３７】制御信号ジェネレータ回路１０２は、ＳＣ
Ｂ取出しコントローラ１２２、ＤＭＡ転送コントローラ
１２３およびＦＩＦＯコントローラ１３４を含んでい
る。ＤＭＡ転送コントローラ１２３は、モード・コント
ローラ１２４、第１アドレス・ジェネレータ１２６、第
２アドレス・ジェネレータ１２８、転送カウント・コン
トローラ１３０およびバイト・イネーブル・ジェネレー
タ１３２を含んでいる。ＳＣＢ取出しコントローラ１２
２とＦＩＦＯコントローラ１３４は、制御信号ジェネレ
ータ回路１０２の制御回路である。モード・コントロー
ラ１２４、第１アドレス・ジェネレータ１２６、第２ア
ドレス・ジェネレータ１２８、転送カウント・コントロ
ーラ１３０およびバイト・イネーブル・ジェネレータ１
３２も、制御信号ジェネレータ回路１０２の制御回路で
ある。

【００３８】ＳＣＢ取出しコントローラ１２２は、ＳＣ
Ｂ転送が発生すべきかどうかを決定する。発生すべき場
合には、ＳＣＢ取出しコントローラ１２２は、ＦＩＦＯ
レジスタ回路１０４を介してＤＭＡ制御バックアップ回
路１１０へのＳＣＢ転送を開始し、完了する。ＳＣＢ転
送が完了すると、ＳＣＢ取出しコントローラ１２２は、
ＤＭＡ転送が開始できることを示す制御信号をＤＭＡ制
御状態機械に供給する。ＤＭＡコントローラ５２が、あ
る転送用に構成された後、その転送が完了するまでＤＭ
Ａコントローラ５２を再構成する必要はない。また、Ｓ
ＣＢ取出しコントローラ１２２を用いると、複数のデー
タ・ブロックを連鎖することができ、したがって、不連
続な情報データ・ブロックを互いに連鎖できるようにな
る。

【００３９】ＤＭＡ転送コントローラ１２３は、ＤＭＡ
転送を引き起こすのに必要なＤＭＡ転送信号を生成す
る。ＤＭＡ転送コントローラ１２３は、ＤＭＡ制御状態
機械から受け取る制御信号に基づいてこれらの信号を生
成する。具体的に言うと、ＤＭＡ転送コントローラ１２
３の制御信号が、これらのＤＭＡ転送信号を生成する。

【００４０】ＤＭＡ転送コントローラ１２３のモード・
コントローラ１２４は、ＤＭＡ制御バックアップ回路１
１０に記憶されたモード情報を解釈し、このモード情報
に基づいて、ＤＭＡサイクル実行回路１００のＤＭＡ制
御状態機械１２０に制御情報を供給する。ＤＭＡコント
ローラ５２が機能することのできる異なるモードの例と
しては、入出力装置からメモリへの転送、メモリから入
出力装置への転送、およびメモリ間転送がある。これら
のモードのそれぞれについて、制御信号ジェネレータ回
路１０２の制御回路は、ＤＭＡ制御状態機械１２０の制
御下で異なる動作を実行できる。また、モード・コント
ローラ１２４は、たとえば特定のＤＭＡ転送のためにＦ
ＩＦＯレジスタ回路１０４が必要であり、したがってこ
れをイネーブルする必要があるか否かなど、ＤＭＡ転送
の他の態様も指示する。

【００４１】ＤＭＡ転送コントローラ１２３の第１アド
レス・ジェネレータ１２６および第２アドレス・ジェネ
レータ１２８は、ＤＭＡ転送のソース・アドレスと宛先
アドレスを表すアドレス信号を生成する。転送が入出力
装置との間で行われる場合、第１アドレス・ジェネレー
タは、一定の値を保つ。転送がメモリ間転送である場
合、両方のアドレス信号が転送中に連続して生成され
る。第１アドレス・ジェネレータ１２６および第２アド
レス・ジェネレータ１２８は、ＤＭＡ制御状態機械１２
０の制御下でアドレス信号を生成する。第１アドレス・
ジェネレータ１２６は、ソース・アドレスまたは宛先ア
ドレスのどちらかを生成できる。第２アドレス・ジェネ
レータ１２８は、第１アドレス・ジェネレータ１２６に
よって生成されなかったアドレスを生成する。

【００４２】転送カウント・コントローラ１３０は、特
定の転送の間に転送される情報のブロック・サイズに基
づいて、転送制御情報を生成する。転送が開始される
時、転送カウント・コントローラ１３０に、転送される
情報のブロック・サイズを表す制御情報がロードされ
る。この情報は、各バイトが転送されるごとに減分され
る。転送カウントが０に等しくなった時、転送カウント
・コントローラ１３０は、転送が完了したことを示す転
送カウント信号をＤＭＡ制御状態機械１２０に供給す
る。

【００４３】バイト・イネーブル・ジェネレータ１３２
は、各サイクルの開始時に必要なバイト・イネーブル信
号を生成し、これによって、どのバイトを特定のＤＭＡ
転送中に転送すべきかを示す。バイト・イネーブル・ジ
ェネレータ１３２はまた、バイト・イネーブル信号を生
成し、これがＦＩＦＯコントローラ１３４に供給され
て、ＦＩＦＯレジスタ回路１０４のどの位置に有効な情
報が記憶されているのかを、ＦＩＦＯコントローラ１３
４が判定できるようにする。

【００４４】ＦＩＦＯコントローラ１３４は、データ情
報のバイトをＦＩＦＯレジスタ回路１０４のスタックに
移動するのに使用されるＦＩＦＯ制御信号を生成する回
路を含んでいる。この制御信号は、何バイトの情報がＦ
ＩＦＯレジスタ回路１０４にロードされているのかのカ
ウントも提供する。このカウント情報は、ＦＩＦＯレジ
スタ回路１０４がどの程度満たされているかを判定し
て、いつ状態間遷移を行うかを決定するのに使用され
る。ＦＩＦＯコントローラ１３４によって生成されるＦ
ＩＦＯ制御情報は、ＦＩＦＯバックアップ・メモリ１０
８にも供給される。

【００４５】ルック・アヘッド回路１０３は、マルチプ
レクサ回路１４８に制御情報を供給する初期値回路１４
０、サイズ８ルック・アヘッド回路１４２、サイズ１６
ルック・アヘッド回路１４４およびサイズ３２ルック・
アヘッド回路１４６、ならびに、マルチプレクサ回路１
４８に制御入力情報を供給するバス・サイズ選択回路１
５０を含んでいる。初期値回路１４０は、バス・サイク
ルの初期転送に必要な制御情報を生成する。この初期転
送情報を生成する際に、初期値回路１４０は、最も幅広
い転送サイズ、すなわち、３２ビット幅転送を仮定す
る。サイズ８ルック・アヘッド回路１４２、サイズ１６
ルック・アヘッド回路１４４およびサイズ３２ルック・
アヘッド回路１４６は、それぞれのバス・サイズに基づ
いて、情報の転送に必要な制御情報の組を並行に生成す
る。マルチプレクサ回路１４８は、バス・サイズ選択回
路１５０の制御下で、現サイクルのバス・サイズに基づ
いて、これらの制御情報の組のうちの１組を次の制御情
報の組としてパスする。バス・サイズ選択回路１５０
は、データ情報転送に必要なバス・サイズを示すＢＳＶ
信号、ＢＳ３２信号およびＢＳ１６信号をバス制御回路
１０１から受け取り、これらの信号に基づいて、次サイ
クル用にパスすべき適当な制御情報を選択する。各バス
・サイズの制御情報が並行に生成されるので、バス・サ
イズが選択されると同時に、このバス・サイズ用の制御
情報を制御信号ジェネレータ回路１０２に即座に供給し
て、次サイクル用の制御情報を生成することができ、し
たがって、連続するＤＭＡバス・サイクル間の待ち時間
が減少する。拡張装置１９は異なるバス・サイズで情報
を転送するので、バス・サイズが変化する可能性もあ
る。したがって、ＤＭＡコントローラ５２は、第１サイ
クル中は第１のバス・サイズで情報を転送し、引き続く
第２のバス・サイクル中は第２のバス・サイズで情報を
転送することができる。このように、ＤＭＡコントロー
ラ５２は、システム装置のそれぞれのバス幅について前
もって何も知らずに、かつシステム性能を全く低下させ
ずに、システム装置間でデータを転送する能力を有す
る。

【００４６】マルチプレクサ回路１４８の出力信号は、
制御信号ジェネレータ回路１０２の制御回路とＤＭＡ制
御状態機械１２０に供給される。また、これらの制御回
路は、ＤＭＡ制御状態機械１２０と信号をやり取りし、
サイズ８ルック・アヘッド回路１４２、サイズ１６ルッ
ク・アヘッド回路１４４およびサイズ３２ルック・アヘ
ッド回路１４６に制御信号を供給する。

【００４７】エラー検出回路１１５は、ＤＭＡ制御バッ
クアップ回路１１０とＤＭＡ制御状態機械１２０からの
情報を監視し、ＤＭＡエラーが発生したことを示すＤＭ
Ａエラー信号（ＤＭＡ ＡＢＯＲＴ）を生成する（図１
３を参照）。ＤＭＡ ＡＢＯＲＴ信号は、バス制御回路
１０１に供給され、バス制御回路１０１は、この信号を
ＣＡＣＰ５３に供給する。

【００４８】図３と図４を参照すると、ＤＭＡコントロ
ーラ５２のＦＩＦＯ部分は、ＦＩＦＯレジスタ回路１０
４、ＦＩＦＯバックアップ・メモリ１０８、および制御
信号ジェネレータ回路１０２のＦＩＦＯコントローラ１
３４を含んでいる。制御信号ジェネレータ回路１０２の
ＦＩＦＯコントローラ１３４は、ＦＩＦＯレジスタ回路
１０４とＦＩＦＯバックアップ・メモリ１０８に制御信
号を供給する。ＦＩＦＯバックアップ・メモリ１０８
は、ＦＩＦＯレジスタ回路１０４とデータ情報を並列に
やり取りする。したがって、ＦＩＦＯバックアップ・メ
モリ１０８とＦＩＦＯレジスタ回路１０４の間で、単一
のメモリ・サイクルでデータ情報が転送できる。データ
の転送は、ＦＩＦＯコントローラ１３４の制御下で行わ
れる。

【００４９】ＦＩＦＯレジスタ回路１０４は、入力ステ
アリング・マルチプレクサ２０２、複数のバッファ・セ
ル（たとえば、終段セル２０４、中間段セル２０６およ
び初段セル２０８）および出力ステアリング・マルチプ
レクサ２１０を含んでいる。バッファ・セルは、行（す
なわち、バンク）と列に配列され、各行は、１つの終段
セル２０４、１つまたは複数の中間段セル２０６および
１つの初段セル２０８からなり、各列は、複数の終段セ
ル２０４または中間段セル２０６または初段セル２０８
からなる。２０バイトＦＩＦＯレジスタ回路では、ＦＩ
ＦＯレジスタ回路１０４は、３列の中間セルならびに４
行のセルを含む（図４では４行３列のセルを示す）。

【００５０】入力ステアリング・マルチプレクサ２０２
は、バス制御回路１０１から３２ビットのデータ信号を
受け取る。各入力ステアリング・マルチプレクサ２０２
は、ＦＩＦＯコントローラ１３４の制御下で、それぞれ
の行のバッファ・セル、すなわち、それぞれの終段セル
２０４、当該の中間段セル２０６および当該の初段セル
２０８に８ビットのデータ信号を並列に供給する。終段
セル２０４、中間段セル２０６および初段セル２０８
は、ＦＩＦＯバックアップ・メモリ１０８からもデータ
情報を並列に受け取る。各終段セル２０４は、データ情
報信号をそれぞれの中間段セル２０６に供給する。各中
間段セル２０６は、データ情報信号を別の中間段セル２
０６またはそれぞれの初段セル２０８に供給する。初段
セル２０８は、出力ステアリング・マルチプレクサ２１
０にデータ情報信号を並列に供給し、出力ステアリング
・マルチプレクサ２１０は、初段セル２０８から受け取
った信号を組み合わせて、３２ビットのデータ信号をバ
ス制御回路１０１に供給する。

【００５１】各終段セル２０４は、終段セル・マルチプ
レクサ２１２と終段セル制御回路２１３を含んでいる。
各中間段セル２０６は、中間段セル・マルチプレクサ２
１４と中間段セル制御回路２１５を含んでいる。各初段
セルは、初段セル・マルチプレクサ２１６と初段セル制
御回路２１７を含んでいる。終段セル・マルチプレクサ
２１２と中間段セル・マルチプレクサ２１４または初段
セル・マルチプレクサ２１６の唯一の相違は、終段セル
・マルチプレクサが２：１マルチプレクサであるのに対
して、中間段セル・マルチプレクサ２１４および初段セ
ル・マルチプレクサ２１６が３：１マルチプレクサであ
ることである。終段セル・マルチプレクサ２１２、中間
段セル・マルチプレクサ２１４および初段セル・マルチ
プレクサ２１６は、すべてＦＩＦＯバックアップ・メモ
リ１０８からデータ入力信号を受け取る。バッファ・セ
ルの１行の終段セル・マルチプレクサ２１２、中間段セ
ル・マルチプレクサ２１４および初段セル・マルチプレ
クサ２１６はまた、すべてそれぞれの入力ステアリング
・マルチプレクサ２０２からデータ入力信号を並列に受
け取る。中間段セル・マルチプレクサ２１４は、終段セ
ル制御回路２１３からデータ情報信号を受け取る。初段
セル・マルチプレクサ２１６は、中間段セル制御回路２
１５からデータ情報信号を受け取り、終段セル・マルチ
プレクサ２１２、中間段セル・マルチプレクサ２１４お
よび初段セル・マルチプレクサ２１６は、ＦＩＦＯコン
トローラ１３４の制御下で、どの入力信号をパスするか
を選択する。

【００５２】ＦＩＦＯコントローラ１３４は、読取りポ
インタ回路２２０、書込みポインタ回路２２２、データ
・イン・ステア・コントローラ２２６およびデータ・ア
ウト・ステア・コントローラ２２４、ならびに、バック
アップ・メモリ制御回路２２８およびＦＩＦＯ制御信号
レジスタ回路２３０を含んでいる。読取りポインタ回路
２２０は、読取りストローブ信号（ＲＤ ＳＴＲ）を受
け取り、読取りポインタ信号を生成する。この読取りポ
インタ信号は、データ・アウト・ステア・コントローラ
２２４とＦＩＦＯバックアップ・メモリ１０８に供給さ
れる。書込みポインタ回路２２２は、書込みストローブ
信号（ＷＲ ＳＴＲ）を受け取り、書込みポインタ信号
を生成する。この書込みポインタ信号は、データ・イン
・ステア・コントローラ２２６とＦＩＦＯバックアップ
・メモリ１０８に供給される。データ・アウト・ステア
・コントローラ２２４とデータ・イン・ステア・コント
ローラ２２６は、ＦＩＦＯバイト・イネーブル信号（Ｆ
ＩＦＯＢＥ）、転送カウント信号（ＸＦＥＲＣＮＴ）お
よび並列書込み信号（Ｐ ＷＲ ＳＴＲ）をも受け取
る。データ・イン・ステア・コントローラ２２６は、こ
れらの信号に基づいて入力ステアリング・マルチプレク
サ２０２を制御し、データ・アウト・ステア・コントロ
ーラ２２４は、これらの信号に基づいて出力ステアリン
グ・マルチプレクサ２１０を制御する。バックアップ・
メモリ制御回路２２８は、３ビットの活動チャネル指示
信号（ＡＣＴ ＣＨＮＬ（０−２））、メモリ読取り／
書込み信号（ＲＡＭ Ｗ／Ｒ）およびメモリ・クロック
信号（ＲＡＭ ＣＬＫ）を受け取る。ＦＩＦＯ制御信号
レジスタ回路２３０は、複数のＦＩＦＯ制御信号を受け
取り、制御信号をＦＩＦＯレジスタ回路１０４に供給す
る。

【００５３】図５を参照すると、中間段セル制御回路２
１５は、バイト有効制御回路２５０、バイト有効フリッ
プフロップ２５２、セル・クロック制御回路２５４およ
びセル・データ・レジスタであるフリップフロップ２５
６を含んでいる。バイト有効制御回路２５０は、複数の
制御信号に基づいて、あるバイトを各中間段セル２０６
が記憶するか否かを決定する。バイト有効制御回路２５
０は、次クロック・サイクルの後に、あるデータ・バイ
トが有効であるべきことを示す。バイト有効フリップフ
ロップ２５２は、バイト有効制御回路２５０の出力をＣ
ＬＯＣＫ信号と同期させ、次いでセル・クロック制御回
路２５４、バイト有効制御回路２５０および隣接する他
のバイト有効制御回路２５０にＢＹＴＥ ＶＡＬＩＤ
（バイト有効）信号を供給する。セル・クロック制御回
路２５４は、バッファ・セルが実行中の動作のタイプに
基づいて、ＢＹＴＥ ＶＡＬＩＤ信号を適当なストロー
ブ信号と同期させる。同期されたＢＹＴＥ ＶＡＬＩＤ
信号は、フリップフロップ２５６のクロック・ゲーティ
ング入力である。フリップフロップ２５６は、中間段セ
ル・マルチプレクサ２１４からの入力に基づいて、ＦＩ
ＦＯデータ出力信号を同期させる。

【００５４】バイト有効制御回路２５０は、ＷＲ ＳＴ
Ｒ信号とＲＤ ＳＴＲ信号ならびにバイト有効信号（Ｂ
Ｖ（Ｉ−１）、ＢＶ（Ｉ）およびＢＶ（Ｉ＋１））を受
け取る。ＢＶ（Ｉ−１）は、ＦＩＦＯレジスタ回路１０
４のそれぞれの前段のセルからのＢＹＴＥ ＶＡＬＩＤ
信号（すなわち、終段セル２０４からのＢＹＴＥ ＶＡ
ＬＩＤ信号）であり、ＢＶ（Ｉ＋１）は、ＦＩＦＯレジ
スタ回路１０４のそれぞれの後段のセルからのＢＹＴＥ
ＶＡＬＩＤ信号（すなわち、初段セル２０８からまた
は中間段セル２０６からのＢＹＴＥ ＶＡＬＩＤ信号）
である。また、バイト有効制御回路２５０は、下記のバ
イト制御信号、すなわちＦＩＦＯバックアップ・メモリ
１０８に記憶されるデータ情報に対応するＢＹＴＥ Ｖ
ＡＬＩＤ信号であるバックアップ・バイト有効信号（Ｂ
ＡＣＫＵＰ ＢＹＴＥ ＶＡＬＩＤ）、データ情報をＦ
ＩＦＯレジスタ回路１０４に書き込むのかそれともそこ
から読み取るのかを示すＦＩＦＯ書込み非読取り信号
（ＦＩＦＯ ＷＮＲ）、バッファ・セル内の情報をＦＩ
ＦＯバックアップ・メモリ１０８にバックアップした後
にそのバッファ・セルをいつクリアするのかを示すＦＩ
ＦＯフラッシュ信号（ＦＩＦＯＦＬＵＳＨ）、およびＦ
ＩＦＯ回路内の情報をすべてリセットするシステム・リ
セット信号（ＲＥＳＥＴ）を受け取る。バイト有効制御
回路２５０は、セル・クロック信号（ＣＬＯＣＫ）によ
って刻時されるバイト有効フリップフロップ２５２にバ
イト有効信号を供給する。バイト有効フリップフロップ
２５２は、刻時されたＢＹＴＥ ＶＡＬＩＤ信号をセル
・クロック制御回路２５４に供給する。

【００５５】セル・クロック制御回路２５４はまた、下
記のセル・クロック信号、すなわちＲＤ ＳＴＲ信号、
ＷＲ ＳＴＲ信号、Ｐ ＲＤ ＳＴＲ信号およびＰ Ｗ
ＲＳＴＲ信号、ならびにＣＬＯＣＫ信号を受け取る。セ
ル・クロック制御回路２５４は、刻時されたＢＹＴＥ
ＶＡＬＩＤ信号をフリップフロップ２５６のクロック入
力端子に供給する。フリップフロップ２５６は、中間段
セル・マルチプレクサ２１４からデータ出力信号を受け
取る。

【００５６】図１ないし図３と図６および図９を参照す
ると、動作の際に、ＣＡＣＰ５３は、当該ＣＡＣＰに含
まれるアービトレーション状態機械３００の制御下で、
アービトレーション機能を実行する。アービトレーショ
ン中に、ＤＭＡコントローラ５２が入出力バス１８の所
有権を勝ち取った場合、ＤＭＡＡＣＫ信号がＣＡＣＰ５
３によって活動化され、ＤＭＡ制御状態機械１２０の監
視状態機械３０２に制御が移る。ＤＭＡ制御状態機械１
２０は、ＤＭＡ実行状態機械３０４をも含んでいる。監
視状態機械３０２は、初期設定機能を実行し、活動状態
のＤＭＡＧＯ信号によって示されるように、その後、Ｄ
ＭＡ実行状態機械３０４に制御が与えられる。ＤＭＡ実
行状態機械３０４は、直接メモリ・アクセス情報の実際
の転送を制御する。活動状態のＤＯＮＥ信号によって示
されるように、転送が完了した後に、監視状態機械３０
２に制御が移り、監視状態機械３０２は完了機能を実行
し、その後、非活動状態のＤＭＡＡＣＫ信号によって示
されるように、アービトレーション状態機械３００に制
御が移り、別のアービトレーション・サイクルが開始さ
れる。

【００５７】図７を参照すると、監視状態機械３０２
は、ＤＭＡＡＣＫ信号が活動化されるまで、遊休（ＩＤ
ＬＥ）状態３５０で循環する。ＤＭＡＡＣＫ信号を受け
取ると、待機（ＷＡＩＴ）状態３５２に制御が移り、こ
れによって、ＤＭＡＡＣＴＩＶＥ信号が活動化され、メ
モリ読取り（ＭＥＭ ＲＥＡＤ）状態３５４へ遷移する
前に制御信号が決定できるようになる。ＭＥＭ ＲＥＡ
Ｄ状態３５４では、ＤＭＡ制御バックアップ回路１１０
からのＤＭＡ制御情報とＳＣＢ制御情報の取出しと読取
りが行われ、この情報が、制御信号ジェネレータ回路１
０２に供給される。具体的に言うと、この制御情報が、
モード・コントローラ１２４、第１アドレス・ジェネレ
ータ１２６、第２アドレス・ジェネレータ１２８、転送
カウント・コントローラ１３０およびバイト・イネーブ
ル・ジェネレータ１３２にロードされる。さらに、ＦＩ
ＦＯバックアップ・メモリ１０８に記憶されたＦＩＦＯ
情報が、ＦＩＦＯレジスタ回路１０４とＦＩＦＯコント
ローラ１３４にロードされる。ＭＥＭ ＲＥＡＤ状態３
５４の間に、ＳＣＢ取出しコントローラ１２２に記憶さ
れた情報によって、たとえばＤＭＡ転送とＳＣＢ転送の
どちらが行われるのかなど、制御信号ジェネレータ回路
１０２にロードされる転送情報のタイプが決定される。

【００５８】ＤＭＡ転送の場合、待機（ＷＡＩＴ）状態
３５８に制御が移り、ＤＭＡＧＯ信号が活動化される。
ＤＭＡＧＯ信号が活動化される時、ＤＭＡ実行（ＤＭＡ
ＥＸＥＣ）状態３６０に制御が移り、これを介して、
ＤＭＡ実行状態機械３０４に制御が移る。ＤＭＡ実行状
態機械３０４が転送を完了すると、ＤＯＮＥ信号が活動
化され、監視状態機械３０２に制御が戻り、書込み（Ｍ
ＥＭ ＷＲＩＴＥ）状態３６２に制御が移る。ＭＥＭ
ＷＲＩＴＥ状態３６２では、制御信号ジェネレータ回路
１０２の制御回路内にある制御情報が、ＤＭＡ制御バッ
クアップ回路１１０に記憶される。また、ＭＥＭ ＷＲ
ＩＴＥ状態３６２で、データ情報が、ＦＩＦＯレジスタ
回路１０４からＦＩＦＯバックアップ・メモリ１０８に
転送される。さらに、ＭＥＭ ＷＲＩＴＥ状態３６２
で、ＤＭＡＡＣＴＩＶＥ信号が非活動状態にセットさ
れ、その結果、ＣＡＣＰ５３がＤＭＡＡＣＫ信号を非活
動状態にセットし、ＩＤＬＥ状態３５０に制御が戻る。
ＤＭＡＡＣＫ信号がもう一度ＣＡＣＰ５３によって活動
化されるまで、制御はＩＤＬＥ状態３５０に留まる。

【００５９】ＳＣＢ転送の場合、初期ＭＥＭ ＲＥＡＤ
状態３５４の間に、ＳＣＢポインタを含む制御情報が、
ＤＭＡ制御バックアップ回路１１０から制御信号ジェネ
レータ回路１０２にロードされる。制御がＭＥＭ ＲＥ
ＡＤ状態３５４からＳＣＢ実行（ＳＣＢ ＥＸＥＣ）状
態３６６に渡される。ＳＣＢ ＥＸＥＣ状態３６６の間
に、ＳＣＢプログラミング情報がシステム・メモリから
検索される。ＳＣＢ取出しコントローラ１２２が、ＳＣ
Ｂ情報の検索に使用される取出しカウントを供給する。
ＳＣＢ ＥＸＥＣ状態３６６では、ルック・アヘッド回
路１０３を使用して、可能なすべてのバス・サイズに基
づいて適切な制御情報を生成し、その結果、ＢＳＶ信号
が活動状態になると同時にＳＣＢ情報が検索できるよう
になる。このＳＣＢ情報は、一時的にＦＩＦＯレジスタ
回路１０４に置かれる。ＳＣＢ取出しコントローラ１２
２から情報を検索した後に、ＭＥＭ ＷＲＩＴＥ状態３
６２に制御が移り、その状態で、ＳＣＢプログラミング
情報がＤＭＡ制御バックアップ回路１１０に記憶され
る。ＳＣＢ情報がＤＭＡ制御バックアップ回路１１０に
記憶された後に、ＭＥＭ ＲＥＡＤ状態３５４に制御が
移って、ＤＭＡ転送を開始する。検索されるＳＣＢ情報
は、１６バイト幅である。そのうちの４バイトが転送の
モードを示し、４バイトが第１アドレス（この第１アド
レスは、入出力拡張装置１９を使用する転送の場合には
入出力アドレス、メモリ間転送の場合には第１メモリ・
アドレスである）を示し、４バイトが第２アドレスを示
し、４バイトが転送カウントを示す。

【００６０】監視状態機械３０２はまた、データ連鎖動
作を制御する能力を有する。データ連鎖動作は、ＳＣＢ
ＥＸＥＣ状態３６６の間にロードされる最初の１６バ
イトＳＣＢのモード情報の部分によって示される。直接
メモリ・アクセス転送では、データ情報を連続するメモ
リ位置に記憶することが必要である。したがって、情報
が不連続なブロックに記憶されている場合、データ連鎖
を使用して、直接メモリ・アクセス転送を分散させたり
まとめたりする。

【００６１】データ連鎖動作では、監視状態機械３０２
は、最初の１６バイトＳＣＢの他に、間接リスト（ＩＬ
ＩＳＴ）情報を検索する。ＩＬＩＳＴは、８バイトＩＬ
ＩＳＴＳＣＢのグループである。各ＩＬＩＳＴ ＳＣＢ
は、４バイトの第２アドレスと４バイトの転送カウント
を含む。ＳＣＢ ＥＸＥＣ状態３６６の間に検索される
ＳＣＢのモード情報でデータ連鎖動作が示される時は、
ＭＥＭ ＷＲＩＴＥ状態３６２の間にこのＳＣＢをメモ
リに書き込んだ後、ＳＣＢ ＩＬＩＳＴメモリ読取り
（ＳＣＢ ＩＬＩＳＴ ＭＥＭ ＲＥＡＤ）状態３６８
に制御が移り、この状態の間に、ＩＬＩＳＴ情報の検索
に必要な制御情報が制御信号ジェネレータ回路１０２に
ロードされる。この情報をロードした後に、ＩＬＩＳＴ
取出し（ＩＬＩＳＴ ＦＥＴＣＨ）状態３７０に制御が
移り、この状態の間に、ＩＬＩＳＴ情報が、システム・
メモリから検索され、一時的にＦＩＦＯレジスタ回路１
０４に置かれる。

【００６２】その後、書込み（ＡＤＤＲ２ ＆ ＸＦＥ
Ｒ ＭＥＭ ＷＲＩＴＥ）状態３７２に制御が移り、こ
の状態で、ＩＬＩＳＴ情報がＤＭＡ制御バックアップ回
路１１０に書き込まれる。その後、書込み（ＬＩＳＴ
ＰＴＲ ＆ ＣＮＴ ＭＥＭＷＲＩＴＥ）状態３７４に
制御が移り、この状態で、ＩＬＩＳＴポインタとＩＬＩ
ＳＴカウンタがＤＭＡ制御バックアップ回路１１０に記
憶される。ＩＬＩＳＴポインタとＩＬＩＳＴカウンタ
は、次のＤＭＡ転送に特定のデータ連鎖のうちのどのＩ
ＬＩＳＴ ＳＣＢが使用されるかを追跡するのに使用さ
れる。その後、ＤＭＡ転送がもう行われない場合は、Ｉ
ＤＬＥ状態３５０に制御が戻り、ＤＭＡコントローラ５
２がまだ入出力バス１８の所有権を有する場合は、ＭＥ
Ｍ ＲＥＡＤ状態３５４に制御が移って、ＤＭＡ転送が
開始される。

【００６３】監視状態機械３０２の動作状態に加えて、
監視状態機械３０２は、エラー（ＥＲＲＯＲ）状態３７
６をも含む。特定のエラー状態が発生した時、ＭＥＭ
ＲＥＡＤ状態３５４などの動作状態からＥＲＲＯＲ状態
３７６に制御が移る。タイムアウト状態が、エラー状態
の１例である。ＥＲＲＯＲ状態３７６では、ＩＤＬＥ状
態３５０に戻る前に所与の完了タスクが実行され、した
がって、ＤＭＡコントローラ５２は、エラー状態から優
雅に（gracefully）脱出することができる。すなわち、
ＥＲＲＯＲ状態３７６の間に、制御信号ジェネレータ回
路１０２の制御回路の内容がメモリに供給され、したが
って、この情報が後続サイクル中に回復できるようにな
る。

【００６４】図８を参照すると、ＤＭＡ実行状態機械３
０４は、２つの部分に編成されており、遊休（ＩＤＬ
Ｅ）状態４００の右側にはＦＩＦＯ使用可能部分、ＩＤ
ＬＥ状態４００の左側にはＦＩＦＯ使用不能部分があ
る。両方の部分の動作中、ＦＩＦＯレジスタ回路１０４
は保持機構として使用される。ただし、ＤＭＡ実行状態
機械３０４の動作がＦＩＦＯ使用可能部分を介するもの
である時は、ＦＩＦＯレジスタ回路はデータ情報で満た
される。これは、たとえばＦＩＦＯレジスタ回路１０４
をバースト転送や入出力拡張装置１９とシステム・メモ
リの間の転送の最適化に使用する時である。ＤＭＡ実行
状態機械３０４の異なる状態の動作は、ＤＭＡ転送のモ
ードにも依存する。

【００６５】制御は、ＤＭＡ実行状態機械３０４に移る
まで、ＩＤＬＥ状態４００に留まる。ＤＭＡＧＯ信号が
非活動状態である限り、制御はＩＤＬＥ状態４００に留
まる。ＤＭＡＧＯ信号が活動状態になった時、ＦＩＦＯ
ＥＮ信号の状態に応じて、ＤＭＡ実行状態機械３０４の
ＦＩＦＯ使用可能部分、またはＤＭＡ実行状態機械３０
４のＦＩＦＯ使用不能部分に制御が移る。ＤＭＡＧＯ信
号が活動状態であり、ＦＩＦＯＥＮ信号も活動状態であ
る時は、バス・サイズ有効読取り（ＢＳＶ ＲＥＡＤ）
状態４０２に制御が移る。

【００６６】モード・コントローラ１２４に記憶される
モード情報によって示されるように、入出力装置からメ
モリへの転送の場合、データ情報は、そのサイクルの始
めに入出力装置から読み取られる。ＢＳＶ信号が活動状
態になるのを待っている間に、ルック・アヘッド回路１
０３のサイズ８ルック・アヘッド回路１４２、サイズ１
６ルック・アヘッド回路１４４およびサイズ３２ルック
・アヘッド回路１４６が、制御信号ジェネレータ回路１
０２の制御回路から情報を受け取り、制御信号ジェネレ
ータ回路１０２の制御回路とＤＭＡ実行状態機械３０４
に供給される制御情報を、ＢＳ１６信号とＢＳ３２信号
によって示される拡張装置の幅に応じて生成する。ＢＳ
Ｖ信号が活動状態になった時、制御信号ジェネレータ回
路１０２の制御回路が更新され、制御が読取りレディ
（ＲＤＹ ＲＥＡＤ）状態４０４に移る。

【００６７】制御は、ＲＤＹ信号が活動状態にならない
限り、ＲＤＹ ＲＥＡＤ状態４０４に留まる。ＲＤＹ信
号が活動状態になった時、データ情報が、入出力バス１
８からバス制御回路１０１にラッチされる。その１クロ
ック・サイクル後に、このデータ情報がＦＩＦＯレジス
タ回路１０４に供給され、バス制御回路１０１は、次の
データ情報をラッチできる状態になる。ＲＤＹ ＲＥＡ
Ｄ状態４０４の間に、ルック・アヘッド回路１０３によ
って生成されているルック・アヘッド信号を監視して、
さらにデータを読み取る必要があるか否かを判定する。
さらにデータを読み取る必要がある場合には、ＢＳＶ
ＲＥＡＤ状態４０２に制御が戻り、この処理を繰り返
す。読み取るべきデータ情報がもう存在しない場合に
は、入出力装置からメモリへの転送の場合、バス・サイ
ズ有効書込み（ＢＳＶ ＷＲＩＴＥ）状態４０６に制御
が移る。

【００６８】ＢＳＶ ＷＲＩＴＥ状態４０６の間に、バ
ス・サイズに関する制御情報がベース部分２２の制御情
報経路に供給される。ＢＳＶ ＷＲＩＴＥ状態４０６で
は、３２ビット幅の経路を仮定し、ＦＩＦＯレジスタ回
路１０４に含まれるのが４バイト未満であるか、または
メモリ・アドレスがダブル・ワード境界に位置合せされ
ていないのでない限り、ＦＩＦＯレジスタ回路１０４か
らのデータを、ベース部分２２のデータ情報経路に３２
ビット・セグメントで供給されるように位置決めする。
ＢＳＶ信号が活動状態になった時、書込みレディ（ＲＤ
Ｙ ＷＲＩＴＥ）状態４０８に制御が移り、ＲＤＹ信号
が活動状態になった時、データ情報が、ＦＩＦＯレジス
タ回路１０４からメモリへ、バーストで書き込まれる。
ＲＤＹＷＲＩＴＥ状態４０８の間、ルック・アヘッド回
路１０３によって生成されているルック・アヘッド情報
を監視して、さらにデータを書き込む必要があるか否か
を判定する。さらにデータを書き込む必要がある場合に
は、ＢＳＶ ＷＲＩＴＥ状態４０６に制御が戻り、この
処理を繰り返す。ＦＩＦＯレジスタ回路１０４に転送を
実施するのに十分なデータが含まれていない限り、デー
タ情報が書き込まれる。

【００６９】ＦＩＦＯレジスタ回路１０４からデータを
書き込んだ後に、まだＤＭＡコントローラ５２が入出力
バス１８を所有している場合は、ＢＳＶ ＲＥＡＤ状態
４０２に制御が移り、別の読取りサイクルを開始する。
このチャネルのデータ転送が完了したことが活動状態の
ＣＮＬ ＤＯＮＥ信号によって示される場合、実行完了
（ＤＯＮＥ）状態４１０に制御が移る。ＤＯＮＥ状態４
１０で、制御信号ジェネレータ回路１０２の制御回路の
内容が更新され、ＤＯＮＥ信号が活動化され、制御がＩ
ＤＬＥ状態４００に、したがって、監視状態機械３０２
に戻る。入出力装置からさらにデータを読み取る必要が
ある場合には、ＢＳＶ ＲＥＡＤ状態４０２に制御が戻
り、この処理を繰り返す。

【００７０】モード・コントローラ１２４に記憶される
モード情報によって示されるように、メモリから入出力
装置への転送の場合、その転送は、入出力装置からメモ
リへの転送に類似している。ＤＭＡ実行状態機械３０４
は、ＦＩＦＯ使用可能部分を使用し、ＢＳＶ ＲＥＡＤ
状態４０２に制御を移す。データ情報は、そのサイクル
の始めにメモリ装置から読み取られる。ＢＳＶ信号が活
動状態になるのを待っている間に、ルック・アヘッド回
路１０３のサイズ８ルック・アヘッド回路１４２、サイ
ズ１６ルック・アヘッド回路１４４およびサイズ３２ル
ック・アヘッド回路１４６が、制御信号ジェネレータ回
路１０２の制御回路から情報を受け取り、制御信号ジェ
ネレータ回路１０２の制御回路とＤＭＡ実行状態機械３
０４に供給される制御情報を、ＢＳ１６信号とＢＳ３２
信号によって示されるメモリ装置の幅に応じて生成す
る。ＢＳＶ信号が活動状態になった時、制御信号ジェネ
レータ回路１０２の制御回路が更新され、ＲＤＹ ＲＥ
ＡＤ状態４０４に制御が移る。制御は、ＦＩＦＯレジス
タ回路１０４がデータ情報で満たされるまで、ＢＳＶＲ
ＥＡＤ状態４０２とＲＤＹ ＲＥＡＤ状態４０４の間で
循環する。

【００７１】ＲＤＹ信号が活動状態になり、ＢＵＲＳＴ
信号も活動状態である時、データ情報がメモリから読み
取られ、ＢＳＶ ＷＲＩＴＥ状態４０６に制御が移る。
ＢＳＶ ＷＲＩＴＥ状態４０６の間に、メモリから入出
力装置への転送の場合は、入出力バス１８からのバス・
サイズ情報を待っている間に、制御情報がルック・アヘ
ッド回路１０３によって生成される。したがって、ＢＳ
Ｖ信号が活動状態になった時、ＲＤＹ ＷＲＩＴＥ状態
４０８に制御を移すことができ、ＦＩＦＯレジスタ回路
１０４に保持されるデータ情報を入出力拡張装置１９に
書き込むことができる。データ情報は、ＦＩＦＯレジス
タ回路１０４が空になるまで入出力拡張装置１９に書き
込まれる。ＦＩＦＯレジスタ回路１０４が空になるの
は、ある入出力転送を完了するのに十分なデータがＦＩ
ＦＯレジスタ回路１０４内に残っていない場合である。
その時点で、入出力装置からメモリへの転送の場合と同
様に、ＢＳＶ ＲＥＡＤ状態４０２またはＤＯＮＥ状態
４１０のどちらかに制御が移る。

【００７２】ＲＤＹ ＲＥＡＤ状態４０４の間に、ＲＤ
Ｙ信号が活動状態になった時、ＢＵＲＳＴ信号は非活動
状態であって、入出力拡張装置１９が、（たとえば、入
出力拡張装置１９がバースト動作不能であるなどの理由
で）１つの転送しか受け取れないことを示す場合は、バ
ス・サイズ有効書込み（ＢＳＶ ＷＲＩＴＥ）状態４１
２に制御が移る。ＢＳＶ ＷＲＩＴＥ状態４１２の間
に、データ情報の転送に必要な情報がルック・アヘッド
回路１０３によって生成され、その結果、ＢＳＶ信号が
活動化される時、書込みレディ（ＲＤＹ ＷＲＩＴＥ）
状態４１４に制御を移すことができる。ＲＤＹ信号が活
動状態になった時、データ情報が入出力拡張装置１９に
転送され、カウントおよびアドレス調節（ＡＤＪ ＣＯ
ＵＮＴ ＡＤＤＲ）状態４１６に制御が移る。ＡＤＪ
ＣＯＵＮＴ ＡＤＤＲ状態４１６の間に、ＦＩＦＯレジ
スタ回路１０４内にある残存データ情報を追跡するため
に、ＤＭＡ転送コントローラ１２３に記憶されたカウン
トとアドレスが調節され、ＤＯＮＥ状態４１０に制御が
移る。

【００７３】メモリから入出力装置への転送の場合、Ｄ
ＭＡ実行状態機械３０４に制御が移る時、ＦＩＦＯレジ
スタ回路１０４が、前の転送サイクル中に受け取ったデ
ータ情報を有する可能性がある。たとえば、入出力拡張
装置１９が、１つの転送サイクルでＦＩＦＯレジスタ回
路１０４の全内容を受け取ることのできないバースト動
作不能の装置であるなどの理由から、ＦＩＦＯレジスタ
回路１０４内に情報が存在する可能性がある。したがっ
て、後続の転送サイクルの間にＦＩＦＯレジスタ回路１
０４を再ロードする必要はなく、ＩＤＬＥ状態４００か
らＢＳＶ ＷＲＩＴＥ状態４０６に直接に制御が移るこ
とができる。

【００７４】ＤＭＡ実行状態機械３０４のＩＤＬＥ状態
４００に制御が移る時、ＦＩＦＯＥＮ信号が非活動状態
であって、ＦＩＦＯレジスタ回路１０４が使用可能でな
いことを示し、またはＭＥＭＶＥＲ信号が活動状態であ
って、メモリ検証動作が使用可能であることを示すと同
時に、ＤＭＡＧＯ信号が活動状態である場合には、ＤＭ
Ａ実行状態機械３０４のＦＩＦＯ使用不能部分が使用さ
れ、バス・サイズ有効読取り（ＢＳＶ ＲＥＡＤ）状態
４１８に制御が移る。ＢＳＶ ＲＥＡＤ状態４１８の間
に、ルック・アヘッド回路１０３が、転送を実施するの
に必要な制御情報を生成する。ＢＳＶ信号が活動状態に
なった時、この制御情報が制御信号ジェネレータ回路１
０２の制御回路にロードされ、読取りレディ（ＲＤＹ
ＲＥＡＤ）状態４２０に制御が移る。ＲＤＹ信号が非活
動状態である間、制御はＲＤＹＲＥＡＤ状態４２０に留
まる。ＲＤＹ信号が活動状態になった時、ＭＥＭＶＥＲ
信号が活動状態であるならば、ＤＯＮＥ状態４１０に制
御が移る。メモリ検証動作は、データ保全性を試験せず
に転送サイクルを試験するのに使用される。

【００７５】ＭＥＭＶＥＲ信号が非活動状態である場合
は、バス・サイズ有効書込み（ＢＳＶ ＷＲＩＴＥ）状
態４２２に制御が移る。ＢＳＶ ＷＲＩＴＥ状態４２２
の間に、ルック・アヘッド回路１０３は、ＦＩＦＯレジ
スタ回路１０４に保持されるデータ情報を書き込むのに
必要な制御情報を生成する。ＢＳＶ信号が活動状態にな
った時、書込みレディ（ＲＤＹ ＷＲＩＴＥ）状態４２
４に制御が移る。ＲＤＹ信号が非活動状態である時は、
制御はＲＤＹ ＷＲＩＴＥ状態４２４に留まる。ＲＤＹ
信号が活動状態になった時、ＢＵＲＳＴ信号が活動状態
であり、少なくとも４バイトがＦＩＦＯレジスタ回路１
０４内に残っている場合は、ＢＳＶ ＷＲＩＴＥ状態４
２２に制御が戻り、さらにデータ情報が書き込まれる。
ＣＮＬＤＯＮＥ信号がＮＯ ＲＥＳＩＤＵＡＬ信号と共
に活動状態である場合、ＤＯＮＥ状態４１０に制御が移
る。ＣＮＬ ＤＯＮＥ信号がＲＥＳＩＤＵＡＬ信号と共
に活動状態である場合は、ＡＤＪ ＣＯＵＮＴ ＡＤＤ
Ｒ状態４１６に制御が移る。ＤＭＡ転送コントローラ１
２３のアドレス情報とカウント情報が調節され、ＤＯＮ
Ｅ状態４１０に制御が移る。

【００７６】図に示した遷移のほかに、たとえばＲＤＹ
ＲＥＡＤ状態４０４など、ＲＤＹ信号を監視するすべ
ての状態は、ＴＩＭＥＯＵＴ信号が活動状態の時にＤＯ
ＮＥ状態４１０に遷移する経路を有する。このようにし
て、エラー状態が発生する時、監視状態機械３０２のＥ
ＲＲＯＲ状態３７６に達する直接経路が提供される。

【００７７】再び図１、図３および図４を参照すると、
動作中に、ＤＭＡコントローラ５２がなんらかのタイプ
の転送を開始する時、転送しようとする情報が、たとえ
ばメモリ１６、１７などの装置から読み取られ、ＦＩＦ
Ｏレジスタ回路１０４に書き込まれる。次いでＦＩＦＯ
レジスタ回路１０４に保持される情報が、ＦＩＦＯレジ
スタ回路１０４から読み取られ、入出力拡張装置１９な
ど別の装置に書き込まれる。したがって、システム読取
りはＦＩＦＯ書込みを生じ、ＦＩＦＯ読取りはシステム
書込みを生じる。ＦＩＦＯレジスタ回路１０４に保持さ
れるデータ情報は、読取りポインタ回路２２０および書
込みポインタ回路２２２によって生成される読取りポイ
ンタと書込みポインタを使って追跡される。読取りポイ
ンタは、ＦＩＦＯレジスタ回路１０４に保持されるデー
タの第１バイトがどこにあるか、すなわち、この情報が
どのセル内に保持されるのかを識別する。書込みポイン
タは、データの次のバイトがＦＩＦＯレジスタ回路１０
４に書き込まれる場所を識別する。ＦＩＦＯレジスタ回
路１０４に書き込まれるデータの第１バイトでは、これ
ら２つのポインタは同一である。データ情報の後続バイ
トがそれぞれＦＩＦＯレジスタ回路１０４に書き込まれ
るごとに、書込みポインタが増分される。読取りポイン
タは同じままである。このようにして、データ情報の次
のバイトを書き込むセルを決定することができる。書込
みポインタを増分するほかに、データがセルに書き込ま
れる時、そのセルのＢＹＴＥ ＶＡＬＩＤ信号が活動状
態にセットされて、有効なデータ情報がそのセルに記憶
されていることを示す。データ情報をＦＩＦＯレジスタ
回路１０４から読み取る時は、データを１バイト読み取
るごとに、読取りポインタが増分される。読取りポイン
タと書込みポインタは、バッファ・セルからのデータ情
報と共にＦＩＦＯバックアップ・メモリ１０８に記憶さ
れる。

【００７８】監視状態機械３０２は、ある転送が、初期
転送サイクル、すなわちＦＩＦＯレジスタ回路１０４を
使用する最初の転送であるか否かも判定する。ある転送
が初期転送である場合は、ＦＩＦＯバックアップ・メモ
リ１０８からのデータ情報をロードするのではなく、デ
ータ情報をソース装置から直接に読み取る。

【００７９】監視状態機械３０２によって、ある転送が
初期転送でないと判定された場合は、情報をソース装置
から読み取る前に、ＦＩＦＯレジスタ回路１０４がＦＩ
ＦＯバックアップ・メモリ１０８からロードされる。Ｆ
ＩＦＯレジスタ回路１０４がバックアップされる時にデ
ータ情報と共に記憶されるＢＹＴＥ ＶＡＬＩＤ信号を
使用して、ＦＩＦＯレジスタ回路１０４によってデータ
情報が検索された後にどのバッファ・セルがデータ情報
を記憶したのかを判定する。

【００８０】ＦＩＦＯレジスタ回路１０４に対する最初
の書込みの場合、データ情報の第１バイトが初段セル２
０８ａに書き込まれる。データの次のバイトは、初段セ
ル２０８ｂに書き込まれ、以下同様である。４つの初段
セルがすべて書き込まれた後は、データ情報の次のバイ
トは中間段セル２０６ａに書き込まれる。データは、Ｆ
ＩＦＯレジスタ回路１０４のバッファ・セルのすべてに
データ情報が含まれるまで書き込むことができ、したが
って、ＦＩＦＯレジスタ回路１０４から全くデータを読
み取らずに、２０バイトのデータをＦＩＦＯレジスタ回
路１０４に書き込むことができる。データを１バイト書
き込むごとに、書込みポインタが増分され、その結果、
ＦＩＦＯレジスタ回路１０４の内容をＦＩＦＯバックア
ップ・メモリ１０８から検索する時に、次の使用可能セ
ルにデータが書き込めるようになる。データ情報は、初
段セル２０８に直接に書き込まれる（すなわち、データ
情報は、ＦＩＦＯレジスタの前端にロードされる）の
で、このデータ情報は、即座にＦＩＦＯレジスタ回路１
０４から読み取れるようになる。したがって、後続サイ
クルでＦＩＦＯ書込みとＦＩＦＯ読取りが行える。

【００８１】読取りポインタは、読取りが行われる位置
を追跡するのに使用される。たとえば、初期読取りの場
合、読取りポインタは初段セル２０８ａを指す。読取り
を行うごとに、読取りポインタが増分される。したがっ
て、初期サイクルの間に２バイトが読み取られ、次いで
ＦＩＦＯレジスタ回路１０４の内容がＦＩＦＯバックア
ップ・メモリ１０８に記憶された場合、読取りポインタ
は、ＦＩＦＯレジスタ回路１０４がＦＩＦＯバックアッ
プ・メモリ１０８から再ロードされる時、初段セル２０
８ｃを指すことになる。

【００８２】データ・アウト・ステア・コントローラ２
２４は、出力ステアリング・マルチプレクサ２１０のう
ちのどのマルチプレクサが、データのどのバイトをパス
するかを決定する。たとえば、初期読取りの場合、出力
ステアリング・マルチプレクサ２１０は、初段セル２０
８ａから受け取るデータ情報をパスする。読取りポイン
タが初段セル２０８ｃを指している状態での読取りの場
合、出力ステアリング・マルチプレクサ２１０は、初段
セル２０８Ｃから受け取ったデータ情報をパスする。

【００８３】再び図５を参照すると、バイト有効制御回
路２５０は、ＢＹＴＥ ＶＡＬＩＤ信号の状態を決定
し、したがって、あるバッファ・セルに記憶されている
情報が有効な情報として解釈されるか否かを決定する。
このようにして、バイト有効制御回路は、ＦＩＦＯレジ
スタ回路１０４の行方向のデータ情報のシフトを制御す
る。

【００８４】初段セル２０８では、ＢＹＴＥ ＶＡＬＩ
Ｄ信号が非活動状態で、書込み動作を実行する時は、Ｂ
ＹＴＥ ＶＡＬＩＤ信号の次の値は活動状態である。Ｂ
ＹＴＥ ＶＡＬＩＤ信号が活動状態で、書込み動作を実
行する時は、ＢＹＴＥ ＶＡＬＩＤ信号の次の値は活動
状態である。ＢＹＴＥ ＶＡＬＩＤ信号が非活動状態
で、読取り動作を実行する時は、ＢＹＴＥ ＶＡＬＩＤ
信号の次の値は非活動状態である。ＢＹＴＥ ＶＡＬＩ
Ｄ信号が活動状態で、読取り動作を実行する時は、ＢＹ
ＴＥ ＶＡＬＩＤ信号の次の値はＢＶ（Ｉ−１）であ
る。

【００８５】中間段セル２０６では、ＢＹＴＥ ＶＡＬ
ＩＤ信号が非活動状態で、書込み動作を実行する時、Ｂ
ＹＴＥ ＶＡＬＩＤ信号の次の値はＢＶ（Ｉ＋１）であ
る。ＢＹＴＥ ＶＡＬＩＤ信号が活動状態で、書込み動
作を実行する時は、ＢＹＴＥＶＡＬＩＤ信号の次の値は
活動状態である。ＢＹＴＥ ＶＡＬＩＤ信号が非活動状
態で、読取り動作を実行する時は、ＢＹＴＥ ＶＡＬＩ
Ｄ信号の次の値は非活動状態である。ＢＹＴＥ ＶＡＬ
ＩＤ信号が活動状態で、読取り動作を実行する時は、Ｂ
ＹＴＥ ＶＡＬＩＤ信号の次の値はＢＶ（Ｉ−１）であ
る。

【００８６】終段セル２０４では、ＢＹＴＥ ＶＡＬＩ
Ｄ信号が非活動状態で、書込み動作を実行する時、ＢＹ
ＴＥ ＶＡＬＩＤ信号の次の値はＢＶ（Ｉ＋１）であ
る。ＢＹＴＥ ＶＡＬＩＤ信号が活動状態で、書込み動
作を実行する時は、ＢＹＴＥＶＡＬＩＤ信号の次の値は
活動状態である。ＢＹＴＥ ＶＡＬＩＤ信号が非活動状
態で、読取り動作を実行する時は、ＢＹＴＥ ＶＡＬＩ
Ｄ信号の次の値は非活動状態である。ＢＹＴＥ ＶＡＬ
ＩＤ信号が活動状態で、読取り動作を実行する時は、Ｂ
ＹＴＥ ＶＡＬＩＤ信号の次の値は非活動状態である。

【００８７】図９を参照すると、ＣＡＣＰ５３は、ソフ
ト要求アービタ部分５００、ＤＭＡチャネル選択部分５
０１、およびシステム制御部分５０２を含んでいる。ソ
フト要求アービタ部分５００は、ローカル・アービタ回
路５１０、ソフト要求レジスタ５１４およびアービトレ
ーション・バス識別レジスタ５１６を含んでいる。ＤＭ
Ａチャネル選択部分５０１は、ＤＭＡアービトレーショ
ン・レベル比較回路５１２とＤＭＡマスク・レジスタ５
１８を含み、ソフト要求アービタ部分５００との間でア
ービトレーション・バス識別レジスタ５１６を共用す
る。システム制御部分５０２は、リフレッシュ・タイマ
／制御回路５０４、ポート９０制御回路５０６、ローカ
ル・アービトレーション制御点（ＬＡＣＰ）状態機械５
２０、中央アービトレーション制御点（ＣＡＣＰ）状態
機械５３４、アービトレーション・サイクル・タイマ５
３０、およびＣＰＵ制御回路５３２を含んでいる。

【００８８】ソフト要求アービタ部分５００は、ＤＭＡ
コントローラ５２にアービトレーション能力を提供す
る。このようにして、ＤＭＡコントローラ５２のそれぞ
れのチャネルが、入出力バス１８の制御に関するアービ
トレーションを行っている拡張装置１９と共に、入出力
バス１８の制御に関するアービトレーションを行うこと
ができる。したがって、ローカル・アービタ回路５１０
は、ローカル機能、すなわち、ＤＭＡコントローラ５２
に直接関係する機能を実行する。アービトレーション・
バス識別レジスタ５１６を使用することによって、ロー
カル・アービタ回路５１０を、何らかのアービトレーシ
ョン優先順位レベルに基づいてアービトレーションを行
うようプログラミングすることができ、したがって、Ｄ
ＭＡコントローラ５２に仮想アービトレーション能力を
提供することができる。ＤＭＡチャネル選択部分５０１
は、ＡＲＢ ＩＮ（０−３）信号線上に現れる仮想アー
ビトレーション・レベルからＤＭＡチャネル番号への変
換を行う。

【００８９】システム制御部分５０２は、ＣＡＣＰ状態
機械５３４またはＬＡＣＰ状態機械５２０のいずれかを
使用して動作することができる。ＣＡＣＰモードで動作
している時には、システム制御部分５０２は、実際のア
ービトレーション・タイミングと、入出力バス１８への
アクセスを求めて競合しているすべての装置のアクセス
を制御する。ＣＡＣＰモードでは、システム制御部分５
０２は、コンピュータ・システム１０用のマイクロ・チ
ャネル・アービトレーションの中央コントローラとして
機能する。ＬＡＣＰモードで動作している時には、シス
テム制御部分５０２は、ＤＭＡコントローラ５２が遠隔
ＣＡＣＰの制御下で機能できるようにする。ＬＡＣＰモ
ードを使用すると、複数のＤＭＡコントローラ５２の機
能が、ベース部分２２または入出力バス１８上に存在で
きるようになる。

【００９０】リフレッシュ・タイマ／制御回路５０４
は、そのコンピュータ・システムで使用されるすべての
メモリをリフレッシュするのに必要なタイミング情報と
制御情報を生成する。具体的に言うと、リフレッシュ・
タイマ／制御回路５０４は、リフレッシュ要求制御信号
（ＲＥＦ ＲＥＱ）を生成する。このＲＥＦ ＲＥＱ
は、そのコンピュータ・システムに使用されるメモリの
リフレッシュ要件（たとえば、従来型のダイナミック・
ランダム・アクセス・メモリの場合、１５．６マイクロ
秒ごと）に依存するリフレッシュ要求パルスである。最
初のリフレッシュ要求制御信号を生成する際に、リフレ
ッシュ・タイマ／制御回路５０４は、リフレッシュ優先
使用信号（ＲＥＦ ＰＲＥＥＭＰＴ）を生成する。様々
な装置によって生成されるＲＥＦ ＰＲＥＥＭＰＴ信号
は、現在バスの所有権を有する装置が、事前に選択され
た時間（たとえば７．８マイクロ秒）後には、バスの制
御を放棄し、別のアービトレーション・サイクルが開始
できるようにしなければならないことを示す。リフレッ
シュ動作は、その結果発生するアービトレーション・サ
イクルの間に行われる。ＲＥＦ ＰＲＥＥＭＰＴ信号の
ほかに、リフレッシュ・タイマ／制御回路５０４は、複
数のリフレッシュ制御信号を生成し、受け取る。

【００９１】具体的に言うと、リフレッシュ・タイマ／
制御回路５０４は、リフレッシュ・サイクルの完了を示
すリフレッシュ完了信号（ＲＥＦ ＤＯＮＥ）、メモリ
のリフレッシュが要求されたかまたは保留中であること
を示すリフレッシュ要求保留中信号（ＲＥＦ ＲＥＱ
ＰＥＮＤ）、リフレッシュ要求が保留中であることを示
すリフレッシュ保留中信号（ＲＥＦ ＰＥＮＤ）、およ
び入出力バス１８の現所有装置がＲＥＦ ＰＲＥＥＭＰ
Ｔ信号を無視しバスを放棄しないので、３つのリフレッ
シュ要求がサービスを受けていないことを示すバス・タ
イムアウト・ストローブ信号（ＴＯＵＴ ＳＴＲ）を供
給する。リフレッシュ制御信号には、リフレッシュすべ
きメモリ位置を示す３０ビットのアドレス信号（Ａ（０
−２９））および４ビットのバイト・イネーブル信号
（ＢＥ（０−３））と、アドレス信号をいつサンプリン
グするかを示すアドレス・ストローブ信号（ＡＤＳ）
と、リフレッシュ動作が実行中であることを示すリフレ
ッシュ指示信号（ＲＥＦＲＥＳＨ）も含まれる。リフレ
ッシュ・タイマ／制御回路５０４はまた、入出力バス制
御信号ＭＩＯとＲ／Ｗも生成する。リフレッシュ・タイ
マ／制御回路５０４は、コンピュータ・システム１０の
電源投入時にレジスタに記憶されるリフレッシュ構成情
報と、ＣＡＣＰ状態機械５３４によって供給され、ＣＡ
ＣＰ状態機械５３４がバスに対するリフレッシュ・アク
セスを許可されたことを示すリフレッシュ肯定応答信号
（ＲＥＦ ＡＣＫ）信号と、それぞれのバスがそのリフ
レッシュ・サイクルを完了したことを示すバス・レディ
信号（ＲＤＹ、ＢＲＤＹ）とを受け取る。ＲＤＹ信号
は、入出力バス１８がそのリフレッシュ動作を完了した
ことを示すためにバス・インターフェース・ユニット５
４によって供給され、ＢＲＤＹ信号は、ローカル・バス
がそのリフレッシュ動作を完了したことを示すためにメ
モリ・コントローラ５０によって供給される。

【００９２】ポート９０制御回路５０６は、ＣＡＣＰ５
３に書き込まれたアービトレーション制御情報を記憶
し、その結果、ＬＡＣＰ状態機械５２０とＣＡＣＰ状態
機械５３４がこの制御情報を使用することができる。Ｌ
ＡＣＰ状態機械５２０とＣＡＣＰ状態機械５３４のどち
らを選択するかは、そのコンピュータ・システムの電源
投入時にセットされるアービトレーション・モード信号
（ＣＡＣＰ ＭＯＤＥ）の状態に基づく。このアービト
レーション制御情報は、ＣＡＣＰ５３の全体的制御に使
用される。アービトレーション制御情報には、入出力バ
ス１８の最後の許可の際のアービトレーション・レベル
を示すアービトレーション・レベル情報が含まれる。こ
のアービトレーション・レベル情報は、最後にどの装置
が入出力バス１８の制御を有していたかを示し、したが
って、このアービトレーション・レベル情報を使って、
エラー状態が発生した場合に、どの装置がそのエラー状
態を引き起こしたのかを判定することができる。また、
アービトレーション制御情報には、ＣＰＵが、リフレッ
シュのほかに、アービトレーション・サイクル・タイム
中に入出力バス１８へのアクセスも行えるか否かを示
す、アービトレーション中ＣＰＵサイクル・イネーブル
情報も含まれる。ポート９０制御回路は、アービトレー
ション中ＣＰＵサイクル・イネーブル情報に基づいて、
ＣＰＵサイクル・イネーブル済み信号（ＣＰＵ ＣＹＣ
ＥＮ）を供給する。また、アービトレーション制御情
報には、入出力バス１８を強制的にアービトレーション
状態に留まらせるアービトレーション・マスク情報も含
まれる。アービトレーション・マスク情報は、電源投入
中に、または入出力バス１８へのアクセスをＣＰＵとリ
フレッシュだけに制限しなければならない他の時間に使
用される。ポート９０制御回路は、アービトレーション
がマスクされているのかそれともイネーブルされている
のかを示すアービトレーション・マスク信号（ＡＲＢ
ＭＡＳＫ）を供給する。また、アービトレーション制御
情報には、アービトレーション・サイクル・タイムを延
長できるか否かを示すアービトレーション・サイクル長
倍加情報も含まれる。

【００９３】ポート９０制御回路５０６は、リフレッシ
ュ・タイマ／制御回路５０４および監視状態機械３０２
からエラー情報を受け取る。ポート９０制御回路５０６
は、リフレッシュ・タイマ／制御回路５０４からＴＯＵ
Ｔ ＳＴＲ信号を受け取る。ポート９０制御回路はま
た、ＤＭＡ制御状態機械１２０が活動状態の間にエラー
が検出された時、ＤＭＡコントローラ５２からＤＭＡ実
行打切り（ＤＭＡ ＡＢＯＲＴ）信号を受け取る。活動
状態のＴＯＵＴ ＳＴＲ信号またはＤＭＡ ＡＢＯＲＴ
信号を受け取った時、ポート９０制御回路５０６は、活
動状態のバス・タイムアウト（ＴＩＭＥＯＵＴ）信号を
生成する。さらに、ＴＯＵＴ ＳＴＲ信号またはＤＭＡ
ＡＢＯＲＴ信号が活動状態になった時、ＣＡＣＰ状態
機械５３４は、即座にマスク・アービトレーション状態
に入る。マスク・アービトレーション状態は、活動状態
のマスク・アービトレーション（ＡＲＢ ＭＡＳＫ）信
号によって示される。ＡＲＢ ＭＡＳＫ信号が活動状態
になると、ＣＡＣＰ５３がアービトレーション状態に入
り、入出力バス１８上のすべての拡張装置が強制的にバ
スを解放させられる。

【００９４】ＴＩＭＥＯＵＴ信号は、ＬＡＣＰ状態機械
５２０、ＣＡＣＰ状態機械およびＤＭＡコントローラ５
２によって受け取られる。活動状態のＴＩＭＥＯＵＴ信
号を受け取ると、ＤＭＡ制御状態機械は、現バス・サイ
クルを完了し、アービトレーション状態機械３００に制
御を戻す。また、活動状態のＴＩＭＥＯＵＴ信号を受け
取ると、ＣＡＣＰ状態機械は、このＴＩＭＥＯＵＴ信号
をベース部分２２とプロセッサ部分２０に渡して、エラ
ーが発生した旨をシステムに警告する。もしくは、ＬＡ
ＣＰ状態機械５２０がマスク不能割込み（ＮＭＩ ＯＵ
Ｔ）信号を生成して、ＣＡＣＰ状態機械５３４、ベース
部分２２およびプロセッサ部分２０にエラーが発生した
旨を警告する。

【００９５】ローカル・アービタ回路５１０は、ＤＭＡ
コントローラ５２の８本のチャネルに関して独立に入出
力バス１８の所有権に関するアービトレーションを行
う、８チャネルのローカル・アービタである。ローカル
・アービタ回路５１０は、ソフト要求レジスタ５１４か
らソフト要求信号を受け取る。ソフト要求レジスタ５１
４は、ＤＭＡコントローラ５２の各チャネルごとに１ビ
ットの８ビット・レジスタである。ソフト要求信号は、
ローカル・アービタ回路５１０がどのＤＭＡチャネルに
対してアービトレーションを開始しなければならないの
かを示す信号である。ローカル・アービタ回路５１０は
また、アービトレーション・バス識別レジスタ５１６か
らＤＭＡチャネル・アービトレーション識別信号を受け
取る。アービトレーション・バス識別レジスタ５１６
は、８つの４ビット・レジスタを含み、各レジスタが、
ＤＭＡコントローラ５２の８本のチャネルのうちの１本
に対応する４ビットのアービトレーション識別信号（Ａ
ＲＢ ＩＤ）を保持する。このアービトレーション識別
信号は、それぞれのＤＭＡチャネル用のアービトレーシ
ョン・レベル定義である。したがって、異なるＤＭＡチ
ャネルは、異なるアービトレーション優先順位をもつこ
とができる。ＤＭＡコントローラ５２の各チャネルに対
応するチャネルをローカル・アービタ回路５１０に設け
ることによって、ＤＭＡコントローラ５２の各チャネル
が、入出力バス１８の所有権に関するアービトレーショ
ンを行えるようになる。

【００９６】ソフト要求信号とアービトレーション識別
信号に基づいて、ローカル・アービタ回路５１０は、入
出力バス１８にアクセスし、入出力バス１８の所有権を
要求している他の装置と共に、バスの所有権に関するア
ービトレーションを行う。このアービトレーションは、
４ビットのアービトレーション信号（ＡＲＢ ＩＮ）で
バスの所有権を受け取るアービトレーション・レベルを
示すことを特徴とする、マイクロ・チャネル式入出力バ
ス用の従来型のアービトレーション方式に従ったもので
ある。ローカル・アービタ回路５１０は、メモリ間での
ＤＭＡ転送のため、またはローカル・アービタを有さな
い入出力装置とメモリとの間でのＤＭＡ転送のために、
入出力バス１８に関するアービトレーションを行うのに
使用される。ローカル・アービタを有さない入出力装置
とメモリとの間でＤＭＡ転送を行うの場合、その入出力
装置が、バスの所有権に関するアービトレーションを行
う。

【００９７】複数のＤＭＡチャネルが、同じアービトレ
ーション優先順位をもつことがあり得る。その場合は、
ＤＭＡアービトレーション・レベル比較回路５１２を使
用して、どのチャネルが最初に入出力バスにアクセスで
きるかを決定する。ＤＭＡアービトレーション・レベル
比較回路５１２は、まず８本のチャネルのすべてについ
てＡＲＢ ＩＮ信号とＡＲＢ ＩＤ信号を比較して、ど
のチャネルがＡＲＢＩＮ信号と同じアービトレーション
優先順位を有するかを決定する。ＤＭＡアービトレーシ
ョン・レベル比較回路５１２は、次に、ＤＭＡマスク・
レジスタ５１８からのマスク信号を、ＡＲＢ ＩＮ信号
とＡＲＢ ＩＤ信号の間の比較の結果と比較する。この
マスク信号は、当該のＤＭＡチャネルをイネーブルでき
るか否かを示す信号である。次に、有資格のＤＭＡチャ
ネルが、ＤＭＡアービトレーション・レベル比較回路５
１２によって優先順位を与えられる。バスへのアクセス
を許可されるチャネルは、ＤＭＡコントローラ５２に供
給されるそれぞれの活動チャネル信号（ＡＣＴ ＣＨＮ
Ｌ）によって識別される。さらに、あるチャネルが入出
力バス１８に関するアービトレーションに勝ったことを
示すＤＭＡチャネル有効信号（ＣＨＮＬ ＶＡＬＩＤ）
が、ＬＡＣＰ状態機械５２０とＣＡＣＰ状態機械５３４
に供給される。ＣＨＮＬ ＶＡＬＩＤ信号が活動化され
た時、ＣＡＣＰ状態機械５３４が、ＤＭＡ ＡＣＫ信号
を活動化する。ＤＭＡ ＡＣＫ信号が活動状態になった
時、ＤＭＡコントローラ５２が、ＡＣＴ ＣＨＮＬ信号
を調べて、どのチャネルが転送を実行するためにイネー
ブルされているのかを決定する。あるＤＭＡチャネルが
バスを勝ち取れない場合に、ＧＲＡＮＴ信号が活動状態
になると、ＣＨＮＬ ＶＡＬＩＤ信号は非活動状態のま
まになる。ＤＭＡアービトレーション・レベル比較回路
５１２はまた、（マイクロ）プロセッサ３０がアービト
レーションの間に入出力バス１８の所有権を勝ち取った
ことを示すＣＰＵアービトレーション指示信号（ＡＲＢ
ＢＵＳ ＥＱＦ）を供給する。

【００９８】システム制御部分５０２のアービトレーシ
ョン・サイクル・タイマ５３０は、ＡＲＢ／ＧＲＡＮＴ
信号を受け取り、バス上で１つのアービトレーション・
サイクルが占めることのできる時間の長さを示すアービ
トレーション・サイクル信号（ＡＲＢ ＳＥＴＴＬＥ）
を生成する。アービトレーション・サイクル・タイマ５
３０は、ＡＲＢ／ＧＲＡＮＴ信号がアービトレーション
状態になった時、アービトレーション・サイクルの計時
を開始する。ＡＲＢ ＳＥＴＴＬＥ信号は、ＣＡＣＰ状
態機械５３４に供給される。

【００９９】システム制御部分５０２のＣＰＵ制御回路
５３２は、コンピュータ・システム１０の中央プロセッ
サによる入出力バス１８へのアクセスを制御する。ＣＰ
Ｕ制御回路５３２は、ＣＰＵが入出力バス１８の所有を
確認することを示す、同期化されたＣＰＵ保持肯定応答
信号（ＨＬＤＡ）、ＣＰＵが入出力バス１８の所有権を
要求することを求めていることを示すバス要求信号（Ｂ
ＲＥＱ）、ＰＲＥＥＭＰＴ信号、およびＣＰＵが入出力
バス１８上で１サイクルを実行中であることを示すアド
レス・ストローブ信号（ＡＤＳ）を受け取る。また、Ｃ
ＰＵ制御回路５３２は、ＣＡＣＰ状態機械５３４から、
保持信号（ＨＯＬＤ）とＡＲＢ／ＧＲＡＮＴ信号を受け
取る。また、ＣＰＵ制御回路５３２は、アービトレーシ
ョン・サイクル完了指示信号（ＡＲＢ ＤＯＮＥ）、許
可サイクル完了指示信号（ＧＮＴＤＯＮＥ）、ＣＰＵ制
御回路５３２のタイマをイネーブルするタイマ・イネー
ブル信号（ＣＰＵ ＢＵＲＳＴ ＥＮ）、ＣＰＵ制御回
路５３２の遊休タイマを検査できることを示すＣＰＵ遊
休検査信号（ＣＰＵ ＩＤＬＥ ＣＨＫ）、およびＣＰ
Ｕ ＣＹＣ ＥＮ信号が変化したか否かを示すＣＰＵサ
イクル・イネーブル変化指示信号（ＣＨＡＮＧＥ ＣＰ
Ｕ ＣＹＣ ＥＮ）、実行カウント信号（ＲＣＮＴ）、
遊休カウント信号（ＩＣＮＴ）などのタイマ制御信号を
受け取る。ＣＰＵ制御回路５３２は、入出力バス１８に
ＣＰＵ優先使用信号（ＣＰＵ ＰＲＥＥＭＰＴ）を供給
する。この信号は、ＲＥＦ ＰＲＥＥＭＰＴの場合と同
様に、アービトレーション・サイクルの開始を要求す
る。ＣＰＵ制御回路５３２はまた、ＣＰＵのバス所有権
時間が満了したことを示すＣＰＵアクセス・タイマ信号
（ＴＩＭＥＲ ＴＵＰ）、ならびにＣＰＵが入出力バス
１８に関するアービトレーションを公正に行ったことを
示すプロセッサ・バースト信号（ＣＰＵ ＢＵＲＳＴ）
を供給する。

【０１００】図１０を参照すると、ＣＡＣＰ状態機械５
３４は、状態復号回路５４０、次状態ジェネレータ回路
５４２、および状態ラッチ５４４を含んでいる。状態復
号回路５４０は、現ＡＲＢ／ＧＲＡＮＴ信号、ＣＰＵ
ＨＯＬＤ信号、ＲＥＦ＿信号、ＤＭＡ ＡＣＫ信号、現
在の状態がマスク・アービトレーション状態であるか否
かを識別するマスク・アービトレーション状態中（Ａ
ＭＡＳＫ）信号、および入出力バス１８が使用中である
ことを示すチャネル・ビジー（ＣＨＮＬ ＢＵＳＹ）信
号を状態ラッチ５４４から受け取り、状態指示信号を次
状態ジェネレータ回路５４２に供給する。この状態指示
信号は、ＣＡＣＰ状態機械５３４の現在の状態を示す信
号である。この状態指示信号のほかに、次状態ジェネレ
ータ回路５４２は、ＣＡＣＰ制御信号である、ＣＡＣＰ
ＭＯＤＥ、ＨＬＤＡ、ＲＥＦＲＥＱ ＰＥＮＤ、ＣＰ
Ｕ ＣＹＣ ＥＮ、ＲＥＦ ＤＯＮＥ、ＴＩＭＥＲ Ｔ
ＵＰ、ＡＲＢ ＳＥＴＴＬＥ、ＡＲＢ ＢＵＳ ＥＱＦ
およびＣＨＮＬＶＡＬＩＤを受け取る。次状態ジェネレ
ータ回路はまた、入出力バス１８がいつ活動状態である
のかを示す入出力バス活動状態信号（ＣＨＮＬ ＡＣ
Ｔ）、アービタに入出力バス１８を再割振りしないよう
要求する同期アービトレーション保持信号（ＡＲＢ Ｈ
ＯＬＤ）、およびＰＲＥＥＭＰＴ信号を入出力バス１８
から受け取る。ＡＲＢ ＨＯＬＤ信号は、現コントロー
ラ装置が入出力バス１８を解放する時にＣＡＣＰ状態機
械５３４を強制的に遊休状態にし、あるいはＣＡＣＰ状
態機械５３４を遊休状態にロックして、入出力バス１８
を新規のコントローラ装置に再割振りできないようにす
るために使用される。ＣＡＣＰ状態機械５３４が遊休状
態になった後は、以前にどのコントローラ装置が入出力
バス１８を所有していたかは指示されない。そのコント
ローラ装置に代って転送を実行している場合、ＡＲＢ
ＨＯＬＤ信号を活動状態にセットしている装置（たとえ
ばバス・インターフェース・ユニット５４）が、ＡＲＢ
ＨＯＬＤ信号が活動状態に駆動された時点でどのコン
トローラ装置がバスを所有していたのかを追跡する。次
状態ジェネレータ回路５４２は、次のＡＲＢ ＧＲＡＮ
Ｔ信号、ＣＰＵ ＨＯＬＤ信号、ＲＥＦ ＡＣＫ信号、
ＤＭＡ ＡＣＫ信号、Ａ ＭＡＳＫ信号およびＣＨＮＬ
ＢＵＳＹ信号を、状態ラッチ５４４に供給する。状態
ラッチは、システムのＣＬＯＣＫ信号によってラッチさ
れた時、出力としてこれらの信号の次の状態を供給す
る。すなわち、ＣＡＣＰ状態機械５３４の状態が、シス
テム・クロック・サイクルごとに再評価される。

【０１０１】図１１を参照すると、ＣＡＣＰ状態機械５
３４は、マスク・アービトレーション部分５５０、非マ
スク・アービトレーション部分５５２および許可部分５
５４を含んでいる。アービトレーション制御状態機械
は、電源投入時にＣＡＣＰ ＭＯＤＥ信号が活動状態で
ある時、ＣＡＣＰ状態機械５３４を使用する。コンピュ
ータ・システム１０の構成が変更されない限り、制御は
ＣＡＣＰ状態機械５３４側に留まる。コンピュータ・シ
ステム１０が電源投入またはリセットされる時、ポート
９０制御回路５０６に記憶されているＡＲＢ ＭＡＳＫ
信号が活動化される。ＣＡＣＰ状態機械が活動状態のＡ
ＲＢ ＭＡＳＫ信号を受け取った時は、制御はマスク・
アービトレーション部分５５０に留まる。ＡＲＢ ＭＡ
ＳＫ信号が非活動状態である時は、ＣＡＣＰ状態機械５
３４の制御は、非マスク・アービトレーション部分５５
２に移る。コンピュータ・システム１０の通常動作の
間、ＡＲＢＭＡＳＫ信号は非活動状態にセットされ、制
御は、ＡＲＢ／ＧＲＡＮＴ信号の状態に基づいて、非マ
スク・アービトレーション部分５５２と許可部分５５４
の間を循環する。すなわち、ＡＲＢ／ＧＲＡＮＴ信号が
アービトレーション状態である時は、制御は非マスク・
アービトレーション部分５５２側にある。ＡＲＢ／ＧＲ
ＡＮＴ信号が許可状態である時は、制御は許可部分５５
４側にある。

【０１０２】ＣＡＣＰ状態機械５３４の動作は、ＣＰＵ
マスク・アービトレーション（ＣＭＡ）状態５６０で始
まる。ＣＭＡ状態５６０である間、ＡＲＢ／ＧＲＡＮＴ
信号はアービトレーション状態であり、ＣＰＵ ＨＯＬ
Ｄ信号は非活動状態であり、ＲＥＦＲＥＳＨ ＡＣＫ信
号は非活動状態であり、ＤＭＡ ＡＣＫ信号は非活動状
態であり、Ａ ＭＡＳＫ信号は活動状態である。ＣＭＡ
状態５６０である間に、次状態ジェネレータ回路５４２
は、ＣＡＣＰ ＭＯＤＥ信号、ＡＲＢ ＭＡＳＫ信号、
同期ＨＬＤＡ信号、ＲＥＦ ＲＥＱ ＰＥＮＤ信号およ
びＣＰＵ ＣＹＣＥＮ信号を監視して、ＣＡＣＰ状態機
械５３４の次の状態を決定する。ＣＡＣＰＭＯＤＥ信号
が非活動状態である場合は、次の状態はやはりＣＭＡ状
態５６０である。ＣＡＣＰ ＭＯＤＥ信号が活動状態、
ＡＲＢ ＭＡＳＫ信号が活動状態、同期ＨＬＤＡ信号
が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動
状態である場合も、次の状態はやはりＣＭＡ状態５６０
である。ＣＡＣＰ ＭＯＤＥ信号が活動状態、ＡＲＢ
ＭＡＳＫ信号が活動状態、同期ＨＬＤＡ信号が活動状態
である間も、次の状態はやはりＣＭＡ状態５６０であ
る。ＣＡＣＰ ＭＯＤＥ信号が活動状態、ＡＲＢ ＭＡ
ＳＫ信号が活動状態、同期ＨＬＤＡ信号が非活動状態、
ＲＥＦ ＲＥＱ ＰＥＮＤ信号が活動状態である時は、
次の状態は遊休マスク・アービトレーション（ＩＭＡ）
状態５６２である。

【０１０３】ＩＭＡ状態５６２である間、ＡＲＢ／ＧＲ
ＡＮＴ信号はアービトレーション状態であり、ＣＰＵ
ＨＯＬＤ信号は活動状態であり、ＲＥＦＲＥＳＨ ＡＣ
Ｋ信号は非活動状態であり、ＤＭＡ ＡＣＫ信号は非活
動状態であり、Ａ ＭＡＳＫ信号は活動状態である。Ｉ
ＭＡ状態５６２である間に、次状態ジェネレータ回路５
４２は、同期ＡＲＢ ＨＯＬＤ信号、ＲＥＦ ＲＥＱ
ＰＥＮＤ信号および同期ＨＬＤＡ信号を監視して、ＣＡ
ＣＰ状態機械５３４の次の状態を決定する。同期ＡＲＢ
ＨＯＬＤ信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮ
Ｄ信号が非活動状態、同期ＨＬＤＡ信号が非活動状態で
ある場合は、次の状態はやはりＩＭＡ状態５６２であ
る。同期ＡＲＢ ＨＯＬＤ信号が非活動状態、ＲＥＦ
ＲＥＱ ＰＥＮＤ信号が非活動状態、同期ＨＬＤＡ信号
が非活動状態である場合も、次の状態はやはりＩＭＡ状
態５６２である。同期ＡＲＢ ＨＯＬＤ信号が活動状態
である場合も、次の状態はやはりＩＭＡ状態５６２であ
る。この状態では、ＣＡＣＰ状態機械５３４が遊休状態
に留まり、したがって、ＣＡＣＰコントローラが、入出
力バス１８を新規のコントローラ装置に再割振りしない
ことが保証される。同期ＡＲＢ ＨＯＬＤ信号が非活動
状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状態、同
期ＨＬＤＡ信号が活動状態である場合は、次の状態はＣ
ＭＡ状態５６０に戻る。同期ＡＲＢ ＨＯＬＤ信号が非
活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が活動状態、
同期ＨＬＤＡ信号が活動状態である場合は、次の状態は
リフレッシュ・マスク・アービトレーション（ＲＭＡ）
状態５６４である。

【０１０４】ＲＭＡ状態５６４である間、ＡＲＢ／ＧＲ
ＡＮＴ信号はアービトレーション状態であり、ＣＰＵ
ＨＯＬＤ信号は活動状態であり、ＲＥＦＲＥＳＨ ＡＣ
Ｋ信号は活動状態であり、ＤＭＡ ＡＣＫ信号は非活動
状態であり、Ａ ＭＡＳＫ信号は活動状態である。ＲＭ
Ａ状態５６４である間に、次状態ジェネレータ回路５４
２は、ＡＲＢ ＭＡＳＫ信号、ＲＥＦ ＤＯＮＥ信号、
ＲＥＦ ＰＥＮＤ信号、ＣＰＵ ＣＹＣ ＥＮ信号およ
び同期ＡＲＢ ＨＯＬＤ信号を監視して、ＣＡＣＰ状態
機械５３４の次の状態を決定する。ＡＲＢ ＭＡＳＫ信
号が活動状態、ＲＥＦ ＤＯＮＥ信号が非活動状態であ
る場合は、次の状態はやはりＲＭＡ状態５６４である。
ＡＲＢ ＭＡＳＫ信号が活動状態、ＲＥＦ ＤＯＮＥ信
号が活動状態、ＲＥＦ ＰＥＮＤ信号が活動状態である
場合、次の状態はＩＭＡ状態５６２に戻る。ＡＲＢ Ｍ
ＡＳＫ信号が活動状態、ＲＥＦ ＤＯＮＥ信号が活動状
態、ＲＥＦ ＰＥＮＤ信号が非活動状態、同期ＡＲＢ
ＨＯＬＤ信号が活動状態である場合も、次の状態はＩＭ
Ａ状態５６２である。ＲＭＡ状態５６４からＩＭＡ状態
５６２への遷移によって、ＣＡＣＰ状態機械５３４が遊
休状態にロックされて、ある装置が、リフレッシュ機能
の終りから別のコントローラ装置への入出力バス１８の
割振りまでの間のサイクルを盗めるようになる。また、
この遷移によって、複数の入出力バスとアービタを含む
システムの場合は、第２のアービタが第１のアービタを
遊休状態にロックできるようになる。ＡＲＢ ＭＡＳＫ
信号が活動状態、ＲＥＦ ＤＯＮＥ信号が活動状態、Ｒ
ＥＦ ＰＥＮＤ信号が非活動状態、同期ＡＲＢ ＨＯＬ
Ｄ信号が非活動状態である場合、次の状態はＣＭＡ状態
５６０である。

【０１０５】コンピュータ・システムの初期設定の間
は、ＣＭＡ状態５６０、ＩＭＡ状態５６２およびＲＭＡ
状態５６４の間で制御が循環する。ＣＭＡ状態５６０か
ら出るにはＣＰＵと通信する必要があるので、ＣＭＡ状
態５６０とＲＭＡ状態５６４の間の遷移は、かならずＩ
ＭＡ状態５６２を通過し、ＣＡＣＰ５３とマイクロプロ
セッサ３０の間でＨＯＬＤとＨＬＤＡのハンドシェーク
が発生することを保証し、したがって、マイクロプロセ
ッサ３０が入出力バス１８の制御をＣＡＣＰ５３に返し
たことを保証する。ただし、リフレッシュは内部アービ
トレーション機能であり、メモリのリフレッシュが完了
した後にはハンドシェークの必要がないので、ＲＭＡ状
態５６４からＣＭＡ状態５６０へ直接に制御を移すこと
が可能である。制御がＲＭＡ状態５６４からＩＭＡ状態
５６２に移る時、ＲＥＦ ＰＥＮＤ信号によって示され
るように、別のリフレッシュが保留中である。

【０１０６】初期設定が完了した後、ポート９０制御回
路５０６からのＡＲＢ ＭＡＳＫ信号が非活動状態にセ
ットされ、マスク・アービトレーション部分５５０から
非マスク・アービトレーション部分５５２に制御が移
る。具体的に言うと、制御がＣＭＡ状態５６０にあり、
ＣＡＣＰ ＭＯＤＥ信号が活動状態、ＡＲＢ ＭＡＳＫ
信号が非活動状態、同期ＨＬＤＡ信号が非活動状態、Ｒ
ＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状態、ＣＰＵ Ｃ
ＹＣ ＥＮ信号が活動状態である場合、次の状態は、Ｃ
ＰＵ非マスク・アービトレーション（ＣＵＡ）状態５６
６である。また、現在の状態がＣＭＡ状態５６０であ
り、ＣＡＣＰ ＭＯＤＥ信号が活動状態、ＡＲＢ ＭＡ
ＳＫ信号が非活動状態、同期ＨＬＤＡ信号が活動状態で
ある場合も、次の状態はやはりＣＵＡ状態５６６であ
る。現在の状態がＣＭＡ状態５６０であり、ＣＡＣＰ
ＭＯＤＥ信号が活動状態、ＡＲＢ ＭＡＳＫ信号が非活
動状態、同期ＨＬＤＡ信号が非活動状態、ＲＥＦ ＲＥ
Ｑ ＰＥＮＤ信号が非活動状態、ＣＰＵ ＣＹＣ ＥＮ
信号が活動状態である場合は、次の状態は遊休非マスク
・アービトレーション（ＩＵＡ）状態５６８である。現
在の状態がＣＭＡ状態５６０であり、ＣＡＣＰ ＭＯＤ
Ｅ信号が活動状態、ＡＲＢ ＭＡＳＫ信号が非活動状
態、同期ＨＬＤＡ信号が非活動状態、ＲＥＦ ＲＥＱ
ＰＥＮＤ信号が活動状態である場合も、次の状態はやは
りＩＵＡ状態５６８である。

【０１０７】この状態の目的はＩＭＡ状態５６２から出
るときに完了するので、次の状態は、ＣＵＡ状態５６６
の前のＣＭＡ状態５６０、またはＲＵＡ状態５７０の前
のＲＭＡ状態５６４でなければならない。ただし、ＣＭ
Ａ状態５６０から出る時にリフレッシュが保留中である
可能性があるので、次の状態はＩＵＡ状態５６８であっ
てもよい。

【０１０８】現在の状態がＲＭＡ状態５６４であり、Ａ
ＲＢ ＭＡＳＫ信号が非活動状態になり、ＲＥＦ ＤＯ
ＮＥ信号が非活動状態である場合は、次の状態は、リフ
レッシュ非マスク・アービトレーション（ＲＵＡ）状態
５７０である。現在の状態がＲＭＡ状態５６４であり、
ＡＲＢ ＭＡＳＫ信号が非活動状態になり、ＲＥＦＤＯ
ＮＥ信号が活動状態、ＲＥＦ ＰＥＮＤ信号が非活動状
態、ＣＰＵ ＣＹＣＥＮ信号が非活動状態である場合
は、次の状態はＩＵＡ状態５６８である。現在の状態が
ＲＭＡ状態５６４であり、ＡＲＢ ＭＡＳＫ信号が非活
動状態、ＲＥＦＤＯＮＥ信号が活動状態、ＲＥＦ ＰＥ
ＮＤ信号が活動状態である場合は、次の状態はＩＵＡ状
態５６８である。現在の状態がＲＭＡ状態５６４であ
り、ＡＲＢＭＡＳＫ信号が非活動状態、ＲＥＦ ＤＯＮ
Ｅ信号が活動状態、ＲＥＦ ＰＥＮＤ信号が非活動状
態、ＣＰＵ ＣＹＣ ＥＮ信号が活動状態、同期ＡＲＢ
ＨＯＬＤ信号が活動状態である場合は、次の状態はＩ
ＵＡ状態５６８である。ＲＭＡ状態５６４からＩＵＡ状
態５６８への遷移によって、ＣＡＣＰ状態機械５３４が
遊休状態にロックされて、ある装置が、リフレッシュ機
能の終りから別のコントローラ装置への入出力バス１８
の割振りまでの間のサイクルを盗めるようになる。ま
た、この遷移によって、複数の入出力バスとアービタを
含むシステムの場合は、第２のアービタが第１のアービ
タを遊休状態にロックできるようになる。現在の状態が
ＲＭＡ状態５６４であり、ＡＲＢ ＭＡＳＫ信号が非活
動状態、ＲＥＦ ＤＯＮＥ信号が活動状態、ＲＥＦ Ｐ
ＥＮＤ信号が非活動状態、ＣＰＵ ＣＹＣＥＮ信号が活
動状態、同期ＡＲＢ ＨＯＬＤ信号が非活動状態である
場合は、次の状態はＣＵＡ状態５６６である。

【０１０９】ＣＵＡ状態５６６である間、ＡＲＢ／ＧＲ
ＡＮＴ信号はアービトレーション状態にあり、ＣＰＵ
ＨＯＬＤ信号は非活動状態であり、ＲＥＦＲＥＳＨ Ａ
ＣＫ信号は非活動状態であり、ＤＭＡ ＡＣＫ信号は非
活動状態であり、ＡＲＢ ＭＡＳＫ信号は非活動状態で
ある。ＣＵＡ状態５６６である間に、次状態ジェネレー
タ回路５４２は、ＡＲＢ ＭＡＳＫ信号、同期ＨＬＤＡ
信号、ＲＥＦ ＲＥＱＰＥＮＤ信号、ＴＩＭＥＲ ＴＵ
Ｐ信号、ＡＲＢ ＳＥＴＴＬＥ信号、ＡＲＢＢＵＳ Ｅ
ＱＦ信号および同期ＢＲＥＱ信号を監視して、ＣＡＣＰ
状態機械５３４の次の状態を決定する。ＣＵＡ状態５６
６が現在の状態であり、ＡＲＢ ＭＡＳＫ信号が非活動
状態、同期ＨＬＤＡ信号が非活動状態、ＲＥＦ ＲＥＱ
ＰＥＮＤ信号が非活動状態、ＴＩＭＥＲ ＴＵＰ信号
が非活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が非活動状態
である時は、次の状態はやはりＣＵＡ状態５６６であ
る。また、ＣＵＡ状態５６６が現在の状態であり、ＡＲ
Ｂ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ信号が非
活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状
態、ＴＩＭＥＲ ＴＵＰ信号が非活動状態、ＡＲＢ Ｓ
ＥＴＴＬＥ信号が活動状態、ＡＲＢ ＢＵＳ ＥＱＦ信
号が非活動状態である時も、次の状態はやはりＣＵＡ状
態５６６である。また、ＣＵＡ状態５６６が現在の状態
であり、ＡＲＢＭＡＳＫ信号が非活動状態、同期ＨＬＤ
Ａ信号が活動状態である時も、次の状態はやはりＣＵＡ
状態５６６である。また、ＣＵＡ状態５６６が現在の状
態であり、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期Ｈ
ＬＤＡ信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信
号が非活動状態、ＴＩＭＥＲ ＴＵＰ信号が活動状態、
ＡＲＢ ＳＥＴＴＬＥ信号が非活動状態、同期ＢＲＥＱ
信号が活動状態である時も、次の状態はやはりＣＵＡ状
態５６６である。ＣＵＡ状態５６６が現在の状態であ
り、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ
信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非
活動状態、ＴＩＭＥＲ ＴＵＰ信号が活動状態、ＡＲＢ
ＳＥＴＴＬＥ信号が活動状態、ＡＲＢ ＢＵＳ ＥＱ
Ｆ信号が活動状態である時は、次の状態はＩＵＡ状態５
６８である。さらに、ＣＵＡ状態５６６が現在の状態で
あり、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤ
Ａ信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が
活動状態である時は、次の状態はＩＵＡ状態５６８であ
る。また、ＣＵＡ状態５６６が現在の状態であり、ＡＲ
Ｂ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ信号が非
活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状
態、ＴＩＭＥＲ ＴＵＰ信号が活動状態、ＡＲＢＳＥＴ
ＴＬＥ信号が非活動状態、同期ＢＲＥＱ信号が非活動状
態である時も、次の状態はやはりＩＵＡ状態５６８であ
る。

【０１１０】ＩＵＡ状態５６８である間、ＡＲＢ／ＧＲ
ＡＮＴ信号はアービトレーション状態であり、ＣＰＵ
ＨＯＬＤ信号は活動状態であり、ＲＥＦＲＥＳＨ ＡＣ
Ｋ信号は非活動状態であり、ＤＭＡ ＡＣＫ信号は非活
動状態であり、ＡＲＢ ＭＡＳＫ信号は非活動状態であ
る。ＩＵＡ状態５６８である間に、次状態ジェネレータ
回路５４２は、ＡＲＢ ＭＡＳＫ信号、同期ＨＬＤＡ信
号、ＲＥＦ ＲＥＱＰＥＮＤ信号、ＣＰＵ ＣＹＣ Ｅ
Ｎ信号、ＴＩＭＥＲ ＴＵＰ信号、ＡＲＢＳＥＴＴＬＥ
信号、ＡＲＢ ＢＵＳ ＥＱＦ信号、ＣＨＮＬ ＶＡＬ
ＩＤ信号、同期ＢＲＥＱ信号および同期ＡＲＢ ＨＯＬ
Ｄ信号を監視する。ＩＵＡ状態５６８が現在の状態であ
り、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ
信号が非活動状態、同期ＡＲＢ ＨＯＬＤ信号が無効で
ある時は、次の状態はやはりＩＵＡ状態５６８である。
ＩＵＡ状態５６８が現在の状態であり、ＡＲＢ ＭＡＳ
Ｋ信号が非活動状態、同期ＨＬＤＡ信号が活動状態、Ｒ
ＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状態、ＣＰＵ Ｃ
ＹＣ ＥＮ信号が非活動状態、ＡＲＢ ＳＥＴＴＬＥ信
号が非活動状態、同期ＡＲＢ ＨＯＬＤ信号が非活動状
態である時も、次の状態はやはりＩＵＡ状態５６８であ
る。ＩＵＡ状態５６８が現在の状態であり、ＡＲＢ Ｍ
ＡＳＫ信号が非活動状態、同期ＡＲＢ ＨＯＬＤ信号が
活動状態である時も、次の状態はやはりＩＵＡ状態５６
８である。この信号の組合せにより、入出力バス１８を
制御するどの装置も、ＣＡＣＰ５３が別のアービトレー
ション・サイクルを開始する間に１回の転送を完了でき
るようになる。ＩＵＡ状態５６８からＩＵＡ状態５６８
への遷移によって、ＣＡＣＰ状態機械５３４が遊休状態
に留まり、したがって、ＣＡＣＰコントローラが新規の
コントローラ装置に入出力バス１８を再割振りしないこ
とが保証される。ＩＵＡ状態５６８が現在の状態であ
り、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ
信号が活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活
動状態、ＣＰＵ ＣＹＣＥＮ信号が活動状態、ＴＩＭＥ
Ｒ ＴＵＰ信号が活動状態、ＡＲＢ ＳＥＴＴＬＥ信号
が非活動状態、同期ＡＲＢ ＨＯＬＤ信号が非活動状
態、同期ＢＲＥＱ信号が非活動状態である時は、次の状
態はＩＵＡ状態５６８である。

【０１１１】しかし、ＩＵＡ状態５６８が現在の状態で
あり、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤ
Ａ信号が活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非
活動状態、ＣＰＵ ＣＹＣ ＥＮ信号が活動状態、ＴＩ
ＭＥＲ ＴＵＰ信号が非活動状態、ＡＲＢ ＳＥＴＴＬ
Ｅ信号が非活動状態、ＡＲＢ ＭＡＳＫ信号が非活動状
態である時は、次の状態はＣＵＡ状態５６６である。Ｉ
ＵＡ状態５６８が現在の状態であり、ＡＲＢ ＭＡＳＫ
信号が非活動状態、同期ＨＬＤＡ信号が活動状態、ＲＥ
Ｆ ＲＥＱ ＰＥＮＤ信号が非活動状態、ＣＰＵ ＣＹ
Ｃ ＥＮ信号が活動状態、ＴＩＭＥＲ ＴＵＰ信号が非
活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が活動状態、ＡＲ
Ｂ ＢＵＳ ＥＱＦ信号が非活動状態、ＡＲＢ ＭＡＳ
Ｋ信号が非活動状態である時は、次の状態はＣＵＡ状態
５６６である。ＩＵＡ状態５６８が現在の状態であり、
ＡＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ信号
が活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状
態、ＣＰＵ ＣＹＣ ＥＮ信号が活動状態、ＴＩＭＥＲ
ＴＵＰ信号が活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が
非活動状態、同期ＡＲＢ ＨＯＬＤ信号が非活動状態、
同期ＢＲＥＱ信号が活動状態である時は、次の状態はＣ
ＵＡ状態５６６である。

【０１１２】ＩＵＡ状態５６８が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ信号が
活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が活動状態、
ＡＲＢ ＭＡＳＫ信号が非活動状態である時は、次の状
態はＲＵＡ状態５７０である。

【０１１３】ＲＵＡ状態５７０である間、ＡＲＢ／ＧＲ
ＡＮＴ信号はアービトレーション状態であり、ＣＰＵ
ＨＯＬＤ信号は活動状態であり、ＲＥＦＲＥＳＨ ＡＣ
Ｋ信号は活動状態であり、ＤＭＡ ＡＣＫ信号は非活動
状態であり、ＡＲＢ ＭＡＳＫ信号は非活動状態であ
る。ＲＵＡ状態５７０である間に、次状態ジェネレータ
回路５４２は、ＡＲＢ ＭＡＳＫ信号、ＲＥＦ ＤＯＮ
Ｅ信号、ＲＥＦ ＰＥＮＤ信号、ＣＰＵ ＣＹＣ ＥＮ
信号、ＴＩＭＥＲ ＴＵＰ信号、ＡＲＢ ＳＥＴＴＬＥ
信号、ＡＲＢ ＢＵＳ ＥＱＦ信号、ＣＨＮＬ ＶＡＬ
ＩＤ信号および同期ＡＲＢ ＨＯＬＤ信号を監視して、
ＣＡＣＰ状態機械５３４の次の状態を決定する。ＲＵＡ
状態５７０が現在の状態であり、ＡＲＢ ＭＡＳＫ信号
が非活動状態、ＲＥＦ ＤＯＮＥ信号が非活動状態であ
る時は、次の状態はやはりＲＵＡ状態５７０である。

【０１１４】また、ＲＵＡ状態５７０が現在の状態であ
り、ＡＲＢ ＭＡＳＫ信号が非活動状態、ＲＥＦ ＤＯ
ＮＥ信号が活動状態、ＲＥＦ ＰＥＮＤ信号が非活動状
態、ＣＰＵ ＣＹＣ ＥＮ信号が非活動状態、ＡＲＢ
ＳＥＴＴＬＥ信号が非活動状態である時は、次の状態は
ＩＵＡ状態５６８である。ＲＵＡ状態５７０が現在の状
態であり、ＡＲＢ ＭＡＳＫ信号が非活動状態、ＲＥＦ
ＤＯＮＥ信号が活動状態、ＲＥＦ ＰＥＮＤ信号が非
活動状態、ＣＰＵ ＣＹＣ ＥＮ信号が非活動状態、Ａ
ＲＢ ＳＥＴＴＬＥ信号が活動状態、ＡＲＢ ＢＵＳ
ＥＱＦ信号が非活動状態、ＣＨＮＬ ＶＡＬＩＤ信号が
非活動状態、同期ＡＲＢ ＨＯＬＤ信号が活動状態であ
る時は、次の状態はＩＵＡ状態５６８である。ＲＵＡ状
態５７０が現在の状態であり、ＡＲＢ ＭＡＳＫ信号が
非活動状態、ＲＥＦ ＤＯＮＥ信号が活動状態、ＲＥＦ
ＰＥＮＤ信号が非活動状態、ＣＰＵ ＣＹＣ ＥＮ信
号が非活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が活動状
態、ＡＲＢ ＢＵＳ ＥＱＦ信号が非活動状態、ＣＨＮ
Ｌ ＶＡＬＩＤ信号が活動状態、同期ＡＲＢ ＨＯＬＤ
信号が活動状態である時は、次の状態はＩＵＡ状態５６
８である。ＲＵＡ状態５７０が現在の状態であり、ＡＲ
Ｂ ＭＡＳＫ信号が非活動状態、ＲＥＦ ＤＯＮＥ信号
が活動状態、ＲＥＦ ＰＥＮＤ信号が非活動状態、ＣＰ
Ｕ ＣＹＣ ＥＮ信号が非活動状態、ＡＲＢ ＳＥＴＴ
ＬＥ信号が活動状態、ＡＲＢ ＢＵＳＥＱＦ信号が活動
状態、同期ＡＲＢ ＨＯＬＤ信号が活動状態である時
は、次の状態はＩＵＡ状態５６８である。ＲＵＡ状態５
７０が現在の状態であり、ＡＲＢＭＡＳＫ信号が非活動
状態、ＲＥＦ ＤＯＮＥ信号が活動状態、ＲＥＦ ＰＥ
ＮＤ信号が非活動状態、ＣＰＵ ＣＹＣ ＥＮ信号が活
動状態、ＴＩＭＥＲ ＴＵＰ信号が非活動状態、ＡＲＢ
ＳＥＴＴＬＥ信号が非活動状態、同期ＡＲＢ ＨＯＬ
Ｄ信号が活動状態である時は、次の状態はＩＵＡ状態５
６８である。ＲＵＡ状態５７０が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が非活動状態、ＲＥＦＤＯＮＥ信号
が活動状態、ＲＥＦ ＰＥＮＤ信号が非活動状態、ＣＰ
Ｕ ＣＹＣＥＮ信号が活動状態、ＴＩＭＥＲ ＴＵＰ信
号が非活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が活動状
態、ＡＲＢ ＢＵＳ ＥＱＦ信号が非活動状態、同期Ａ
ＲＢＨＯＬＤ信号が活動状態である時は、次の状態はＩ
ＵＡ状態５６８である。ＲＵＡ状態５７０が現在の状態
であり、ＡＲＢ ＭＡＳＫ信号が非活動状態、ＲＥＦＤ
ＯＮＥ信号が活動状態、ＲＥＦ ＰＥＮＤ信号が非活動
状態、ＣＰＵ ＣＹＣＥＮ信号が活動状態、ＴＩＭＥＲ
ＴＵＰ信号が非活動状態、ＡＲＢ ＳＥＴＴＬＥ信号
が活動状態、ＡＲＢ ＢＵＳ ＥＱＦ信号が活動状態、
同期ＡＲＢ ＨＯＬＤ信号が活動状態である時は、次の
状態はＩＵＡ状態５６８である。ＲＵＡ状態５７０が現
在の状態であり、ＡＲＢ ＭＡＳＫ信号が非活動状態、
ＲＥＦＤＯＮＥ信号が活動状態、ＲＥＦ ＰＥＮＤ信号
が非活動状態、ＣＰＵ ＣＹＣＥＮ信号が活動状態、Ｔ
ＩＭＥＲ ＴＵＰ信号が活動状態、ＡＲＢ ＳＥＴＴＬ
Ｅ信号が非活動状態である時は、次の状態はＩＵＡ状態
５６８である。ＲＵＡ状態５７０が現在の状態であり、
ＡＲＢ ＭＡＳＫ信号が非活動状態、ＲＥＦ ＤＯＮＥ
信号が活動状態、ＲＥＦ ＰＥＮＤ信号が非活動状態、
ＣＰＵ ＣＹＣＥＮ信号が活動状態、ＴＩＭＥＲ ＴＵ
Ｐ信号が活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が活動状
態、ＡＲＢ ＢＵＳ ＥＱＦ信号が非活動状態、ＣＨＮ
Ｌ ＶＡＬＩＤ信号が非活動状態、同期ＡＲＢ ＨＯＬ
Ｄ信号が活動状態である時は、次の状態はＩＵＡ状態５
６８である。ＲＵＡ状態５７０が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が非活動状態、ＲＥＦ ＤＯＮＥ信
号が活動状態、ＲＥＦ ＰＥＮＤ信号が非活動状態、Ｃ
ＰＵ ＣＹＣ ＥＮ信号が活動状態、ＴＩＭＥＲＴＵＰ
信号が活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が活動状
態、ＡＲＢ ＢＵＳＥＱＦ信号が非活動状態、ＣＨＮＬ
ＶＡＬＩＤ信号が活動状態、同期ＡＲＢＨＯＬＤ信号
が活動状態である時は、次の状態はＩＵＡ状態５６８で
ある。ＲＵＡ状態５７０が現在の状態であり、ＡＲＢ
ＭＡＳＫ信号が非活動状態、ＲＥＦＤＯＮＥ信号が活動
状態、ＲＥＦ ＰＥＮＤ信号が非活動状態、ＣＰＵ Ｃ
ＹＣＥＮ信号が活動状態、ＴＩＭＥＲ ＴＵＰ信号が活
動状態、ＡＲＢ ＳＥＴＴＬＥ信号が活動状態、ＡＲＢ
ＢＵＳ ＥＱＦ信号が活動状態、同期ＡＲＢ ＨＯＬ
Ｄ信号が活動状態である時は、次の状態はＩＵＡ状態５
６８である。最後に、ＡＲＢ ＭＡＳＫ信号が活動状
態、ＲＥＦ ＤＯＮＥ信号が活動状態、ＲＥＦＰＥＮＤ
信号が活動状態である時は、次の状態はＩＵＡ状態５６
８である。ＲＵＡ状態５７０からＩＵＡ状態５６８への
遷移によって、ＣＡＣＰ状態機械５３４が遊休状態にロ
ックされて、ある装置が、リフレッシュ機能の終りから
別のコントローラ装置への入出力バス１８の割振りまで
の間のサイクルを盗めるようになる。また、この遷移に
よって、複数の入出力バスとアービタを含むシステムの
場合に、第２のアービタが第１のアービタを遊休状態に
ロックできるようになる。

【０１１５】ＲＵＡ状態５７０が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が非活動状態、ＲＥＦ ＤＯＮＥ信
号が活動状態、ＲＥＦ ＰＥＮＤ信号が非活動状態、Ｃ
ＰＵＣＹＣ ＥＮ信号が活動状態、ＴＩＭＥＲ ＴＵＰ
信号が非活動状態、ＡＲＢＳＥＴＴＬＥ信号が非活動状
態、同期ＡＲＢ ＨＯＬＤ信号が非活動状態である時
は、次の状態はＣＵＡ状態５６６である。ＲＵＡ状態５
７０が現在の状態であり、ＡＲＢ ＭＡＳＫ信号が非活
動状態、ＲＥＦ ＤＯＮＥ信号が活動状態、ＲＥＦ Ｐ
ＥＮＤ信号が非活動状態、ＣＰＵ ＣＹＣ ＥＮ信号が
活動状態、ＴＩＭＥＲ ＴＵＰ信号が非活動状態、ＡＲ
Ｂ ＳＥＴＴＬＥ信号が活動状態、ＡＲＢ ＢＵＳ Ｅ
ＱＦ信号が非活動状態、同期ＡＲＢ ＨＯＬＤ信号が非
活動状態である時は、次の状態はＣＵＡ状態５６６であ
る。

【０１１６】ＡＲＢ／ＧＲＡＮＴ信号がアービトレーシ
ョン状態に留まっている間は、ＣＵＡ状態５６６とＩＵ
Ａ状態５６８とＲＵＡ状態５７０の間で制御が循環す
る。ＣＵＡ状態５６６から出るにはＣＰＵと通信する必
要があるので、ＣＵＡ状態５６６とＲＵＡ状態５７０の
間の遷移は、かならずＩＵＡ状態５６８を通過し、ＨＯ
ＬＤ信号とＨＬＤＡ信号のハンドシェークを可能にし、
したがって、ＣＰＵが入出力バス１８の制御を放棄した
ことを保証する。ただし、リフレッシュは内部機能であ
り、メモリのリフレッシュが完了した後にはハンドシェ
ークの必要がないので、ＲＵＡ状態５７０からＣＵＡ状
態５６６へ直接に制御を移すことが可能である。制御が
ＲＵＡ状態５７０からＩＵＡ状態５６８に移るのは、Ｒ
ＥＦ ＰＥＮＤ信号によって示されるように、保留中の
別のリフレッシュがあるからである。

【０１１７】ＣＵＡ状態５６６が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ信号が
非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状
態、ＴＩＭＥＲ ＴＵＰ信号が非活動状態、ＡＲＢ Ｓ
ＥＴＴＬＥ信号が活動状態、ＡＲＢ ＢＵＳ ＥＱＦ信
号が活動状態である時は、次の状態は、許可状態である
ＣＰＵ許可（ＣＧ）状態５７２である。さらに、ＣＵＡ
状態５６６が現在の状態であり、ＡＲＢ ＭＡＳＫ信号
が非活動状態、同期ＨＬＤＡ信号が非活動状態、ＲＥＦ
ＲＥＱ ＰＥＮＤ信号が非活動状態、ＴＩＭＥＲ Ｔ
ＵＰ信号が活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が活動
状態、ＡＲＢ ＢＵＳ ＥＱＦ信号が活動状態である時
も、次の状態はやはりＣＧ状態５７２である。

【０１１８】ＣＧ状態５７２である間、ＡＲＢ／ＧＲＡ
ＮＴ信号は許可状態であり、ＣＰＵＨＯＬＤ信号は非活
動状態であり、ＲＥＦＲＥＳＨ ＡＣＫ信号は非活動状
態であり、ＤＭＡ ＡＣＫ信号は非活動状態であり、Ａ
ＲＢ ＭＡＳＫ信号は非活動状態である。ＣＧ状態５７
２である間に、次状態ジェネレータ回路５４２は、ＡＲ
Ｂ ＭＡＳＫ信号、同期ＨＬＤＡ信号、ＣＰＵ ＢＵＲ
ＳＴ信号、ＴＩＭＥＲＴＵＰ信号、同期ＰＲＥＥＭＰＴ
信号、ＲＥＦ ＲＥＱ ＰＥＮＤ信号およびＣＰＵ Ｃ
ＹＣ ＥＮ信号を監視する。ＣＧ状態５７２が現在の状
態であり、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期Ｈ
ＬＤＡ信号が非活動状態、ＣＰＵ ＢＵＲＳＴ信号が非
活動状態、同期ＰＲＥＥＭＰＴ信号が非活動状態である
時は、次の状態はやはりＣＧ状態５７２である。さら
に、ＣＧ状態５７２が現在の状態であり、ＡＲＢ ＭＡ
ＳＫ信号が非活動状態、同期ＨＬＤＡ信号が非活動状
態、ＣＰＵ ＢＵＲＳＴ信号が活動状態、ＴＩＭＥＲ
ＴＵＰ信号が非活動状態である時も、次の状態はやはり
ＣＧ状態５７２である。ＣＧ状態５７２が現在の状態で
あり、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤ
Ａ信号が非活動状態、ＣＰＵ ＢＵＲＳＴ信号が活動状
態、ＴＩＭＥＲ ＴＵＰ信号が活動状態、同期ＰＲＥＥ
ＭＰＴ信号が非活動状態である時も、次の状態はやはり
ＣＧ状態５７２である。ＣＧ状態５７２が現在の状態で
あり、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤ
Ａ信号が活動状態である時も、次の状態はやはりＣＧ状
態５７２である。

【０１１９】ＣＧ状態５７２が現在の状態であり、ＡＲ
Ｂ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ信号が非
活動状態、ＣＰＵ ＢＵＲＳＴ信号が非活動状態、同期
ＰＲＥＥＭＰＴ信号が非活動状態、ＲＥＦ ＲＥＱ Ｐ
ＥＮＤ信号が非活動状態、ＣＰＵ ＣＹＣ ＥＮ信号が
活動状態である時は、次の状態はＣＵＡ状態５６６であ
る。ＣＧ状態５７２が現在の状態であり、ＡＲＢ ＭＡ
ＳＫ信号が非活動状態、同期ＨＬＤＡ信号が非活動状
態、ＣＰＵ ＢＵＲＳＴ信号が活動状態、ＴＩＭＥＲ
ＴＵＰ信号が活動状態、同期ＰＲＥＥＭＰＴ信号が活動
状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状態、Ｃ
ＰＵ ＣＹＣ ＥＮ信号が活動状態である時は、次の状
態はＣＵＡ状態５６６である。

【０１２０】ＣＧ状態５７２が現在の状態であり、ＡＲ
Ｂ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ信号が非
活動状態、ＣＰＵ ＢＵＲＳＴ信号が非活動状態、同期
ＰＲＥＥＭＰＴ信号が活動状態、ＲＥＦ ＲＥＱ ＰＥ
ＮＤ信号が非活動状態、ＣＰＵ ＣＹＣ ＥＮ信号が非
活動状態である時は、次の状態はＩＵＡ状態５６８であ
る。ＣＧ状態５７２が現在の状態であり、ＡＲＢ ＭＡ
ＳＫ信号が非活動状態、同期ＨＬＤＡ信号が非活動状
態、ＣＰＵ ＢＵＲＳＴ信号が非活動状態、同期ＰＲＥ
ＥＭＰＴ信号が活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信
号が活動状態である時は、次の状態はＩＵＡ状態５６８
である。ＣＧ状態５７２が現在の状態であり、ＡＲＢ
ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ信号が非活動
状態、ＣＰＵ ＢＵＲＳＴ信号が活動状態、ＴＩＭＥＲ
ＴＵＰ信号が活動状態、同期ＰＲＥＥＭＰＴ信号が活
動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状態、
ＣＰＵ ＣＹＣ ＥＮ信号が非活動状態である時は、次
の状態はＩＵＡ状態５６８である。ＣＧ状態５７２が現
在の状態であり、ＡＲＢ ＭＡＳＫ信号が非活動状態、
同期ＨＬＤＡ信号が非活動状態、ＣＰＵ ＢＵＲＳＴ信
号が活動状態、ＴＩＭＥＲ ＴＵＰ信号が活動状態、同
期ＰＲＥＥＭＰＴ信号が活動状態、ＲＥＦ ＲＥＱ Ｐ
ＥＮＤ信号が活動状態である時は、次の状態はＩＵＡ状
態５６８である。

【０１２１】ＩＵＡ状態５６８が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ信号が
活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状
態、ＣＰＵ ＣＹＣ ＥＮ信号が活動状態、ＡＲＢ Ｓ
ＥＴＴＬＥ信号が活動状態、ＡＲＢ ＢＵＳ ＥＱＦ信
号が活動状態、同期ＡＲＢ ＨＯＬＤ信号が非活動状態
である時は、次の状態はＣＧ状態５７２である。さら
に、ＩＵＡ状態５６８が現在の状態であり、ＡＲＢ Ｍ
ＡＳＫ信号が非活動状態、同期ＨＬＤＡ信号が活動状
態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状態、ＣＰ
Ｕ ＣＹＣ ＥＮ信号が活動状態、ＴＩＭＥＲ ＴＵＰ
信号が非活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が活動状
態、ＡＲＢ ＢＵＳ ＥＱＦ信号が活動状態、ＣＨＮＬ
ＶＡＬＩＤ信号が活動状態、同期ＡＲＢ ＨＯＬＤ信
号が非活動状態である時は、次の状態はＣＧ状態５７２
である。さらに、ＩＵＡ状態５６８が現在の状態であ
り、ＡＲＢＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ信
号が活動状態、ＲＥＦ ＲＥＱＰＥＮＤ信号が非活動状
態、ＣＰＵ ＣＹＣ ＥＮ信号が活動状態、ＴＩＭＥＲ
ＴＵＰ信号が活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が活
動状態、ＡＲＢ ＢＵＳＥＱＦ信号が活動状態、同期Ａ
ＲＢ ＨＯＬＤ信号が非活動状態である時は、次の状態
はＣＧ状態５７２である。

【０１２２】ＩＵＡ状態５６８が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ信号が
活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状
態、ＣＰＵ ＣＹＣ ＥＮ信号が活動状態、ＴＩＭＥＲ
ＴＵＰ信号が活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が
活動状態、ＡＲＢ ＢＵＳ ＥＱＦ信号が活動状態、同
期ＡＲＢ ＨＯＬＤ信号が非活動状態である時は、次の
状態は、外部マスタ許可（ＭＧ）状態５７４である。Ｍ
Ｇ状態５７４である間、ＡＲＢ／ＧＲＡＮＴ信号は許可
状態であり、ＣＰＵ ＨＯＬＤ信号は活動状態であり、
ＲＥＦＲＥＳＨＡＣＫ信号は非活動状態であり、ＤＭＡ
ＡＣＫ信号は非活動状態であり、ＣＨＮＬ ＢＵＳＹ
信号は非活動状態である。ＭＧ状態５７４である間に、
次状態ジェネレータ回路５４２は、ＡＲＢ ＭＡＳＫ信
号と同期ＣＨＮＬ ＡＣＴ信号を監視する。ＭＧ状態５
７４が現在の状態であり、ＡＲＢ ＭＡＳＫ信号が非活
動状態、同期ＣＨＮＬ ＡＣＴ信号が非活動状態である
時は、次の状態はＭＧ状態５７４である。ＭＧ状態５７
４が現在の状態であり、ＡＲＢ ＭＡＳＫ信号が非活動
状態、同期ＣＨＮＬ ＡＣＴ信号が活動状態である時
は、次の状態は、外部マスタ許可アクティブ（ＭＧＡ）
状態５７８である。

【０１２３】ＭＧＡ状態５７８である間、ＡＲＢ／ＧＲ
ＡＮＴ信号は許可状態であり、ＣＰＵ ＨＯＬＤ信号は
活動状態であり、ＲＥＦＲＥＳＨ ＡＣＫ信号は非活動
状態であり、ＤＭＡ ＡＣＫ信号は非活動状態であり、
ＣＨＮＬ ＢＵＳＹ信号は非活動状態である。ＭＧＡ状
態５７８である間に、次状態ジェネレータ回路５４２
は、ＡＲＢ ＭＡＳＫ信号、同期ＣＨＮＬ ＡＣＴ信
号、ＲＥＦ ＲＥＱ ＰＥＮＤ信号、ＣＰＵ ＣＹＣ
ＥＮ信号および同期ＡＲＢ ＨＯＬＤ信号を監視する。
ＭＧＡ状態５７８が現在の状態であり、ＡＲＢ ＭＡＳ
Ｋ信号が非活動状態、同期ＣＨＮＬ ＡＣＴ信号が活動
状態である時は、次の状態はやはりＭＧＡ状態５７８で
ある。

【０１２４】ＭＧＡ状態５７８が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が非活動状態、同期ＣＨＮＬ ＡＣ
Ｔ信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が
非活動状態、ＣＰＵ ＣＹＣ ＥＮ信号が活動状態、同
期ＡＲＢ ＨＯＬＤ信号が非活動状態である時は、次の
状態はＣＵＡ状態５６６である。ＭＧＡ状態５７８が現
在の状態であり、ＡＲＢ ＭＡＳＫ信号が非活動状態、
同期ＣＨＮＬ ＡＣＴ信号が非活動状態、ＲＥＦ ＲＥ
Ｑ ＰＥＮＤ信号が活動状態、同期ＡＲＢ ＨＯＬＤ信
号が非活動状態である時は、次の状態はＲＵＡ状態５７
０である。

【０１２５】ＭＧＡ状態５７８が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が非活動状態、同期ＣＨＮＬ ＡＣ
Ｔ信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が
非活動状態、ＣＰＵ ＣＹＣ ＥＮ信号が非活動状態で
ある時は、次の状態はＩＵＡ状態５６８である。ＭＧＡ
状態５７８が現在の状態であり、ＡＲＢ ＭＡＳＫ信号
が非活動状態、同期ＣＨＮＬ ＡＣＴ信号が非活動状
態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状態、ＣＰ
Ｕ ＣＹＣ ＥＮ信号が活動状態、同期ＡＲＢＨＯＬＤ
信号が活動状態である時は、次の状態はＩＵＡ状態５６
８である。ＭＧＡ状態５７８が現在の状態であり、ＡＲ
Ｂ ＭＡＳＫ信号が非活動状態、同期ＣＨＮＬ ＡＣＴ
信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が活
動状態、同期ＡＲＢ ＨＯＬＤ信号が活動状態である時
は、次の状態はＩＵＡ状態５６８である。ＭＧＡ状態５
７８からＩＵＡ状態５６８への遷移は、入出力バス１８
上のコントローラ装置が、ある転送のその装置の部分を
完了したことを表す。この遷移によって、アービトレー
ションがロックできるようにＣＡＣＰ状態機械５３４が
強制的に遊休状態に留められ、したがって、バス・イン
ターフェース・ユニット５４などのローカル装置が前の
コントローラ装置からのローカル転送サイクルを完了で
きるようになると同時に、アービトレーションが並行に
発生できるようになる。

【０１２６】ＩＵＡ状態５６８が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ信号が
活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状
態、ＣＰＵ ＣＹＣ ＥＮ信号が非活動状態、ＡＲＢ
ＳＥＴＴＬＥ信号が活動状態、ＡＲＢ ＢＵＳ ＥＱＦ
信号が非活動状態、ＣＨＮＬ ＶＡＬＩＤ信号が活動状
態、同期ＡＲＢ ＨＯＬＤ信号が非活動状態である時
は、次の状態は、内部ＤＭＡ許可非アクティブ（ＤＧ）
状態５７６である。ＩＵＡ状態５６８が現在の状態であ
り、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期ＨＬＤＡ
信号が活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活
動状態、ＣＰＵ ＣＹＣ ＥＮ信号が活動状態、ＴＩＭ
ＥＲ ＴＵＰ信号が活動状態、ＡＲＢ ＳＥＴＴＬＥ信
号が活動状態、ＡＲＢ ＢＵＳ ＥＱＦ信号が非活動状
態、ＣＨＮＬ ＶＡＬＩＤ信号が活動状態、同期ＡＲＢ
ＨＯＬＤ信号が非活動状態である時も、次の状態はや
はりＤＧ状態５７６である。

【０１２７】ＤＧ状態５７６である間、ＡＲＢ／ＧＲＡ
ＮＴ信号は許可状態であり、ＣＰＵＨＯＬＤ信号は非活
動状態であり、ＲＥＦＲＥＳＨ ＡＣＫ信号は非活動状
態であり、ＤＭＡ ＡＣＫ信号は活動状態であり、ＣＨ
ＮＬ ＢＵＳＹ信号は非活動状態である。ＤＧ状態５７
６である間に、次状態ジェネレータ回路５４２は、ＡＲ
Ｂ ＭＡＳＫ信号と同期ＣＨＮＬ ＡＣＴ信号を監視す
る。ＤＧ状態５７６が現在の状態であり、ＡＲＢ ＭＡ
ＳＫ信号が非活動状態、同期ＣＨＮＬ ＡＣＴ信号が非
活動状態である時は、やはりＤＧ状態５７６が次の状態
である。

【０１２８】ＤＧ状態５７６が現在の状態であり、ＡＲ
Ｂ ＭＡＳＫ信号が非活動状態、同期ＣＨＮＬ ＡＣＴ
信号が活動状態である時は、次の状態は、内部ＤＭＡ許
可アクティブ（ＤＧＡ）状態５８０である。ＤＧＡ状態
５８０である間、ＡＲＢ／ＧＲＡＮＴ信号は許可状態で
あり、ＣＰＵ ＨＯＬＤ信号は活動状態であり、ＲＥＦ
ＲＥＳＨ ＡＣＫ信号は非活動状態であり、ＤＭＡ Ａ
ＣＫ信号は活動状態であり、ＣＨＮＬ ＢＵＳＹ信号は
活動状態である。ＤＧＡ状態５８０である間に、次状態
ジェネレータ回路５４２は、ＡＲＢ ＭＡＳＫ信号、同
期ＣＨＮＬ ＡＣＴ信号、ＲＥＦ ＲＥＱ ＰＥＮＤ信
号、ＣＰＵ ＣＹＣ ＥＮ信号および同期ＡＲＢ ＨＯ
ＬＤ信号を監視する。ＤＧＡ状態５８０が現在の状態で
あり、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期ＣＨＮ
Ｌ ＡＣＴ信号が活動状態である時は、次の状態はやは
りＤＧＡ状態５８０である。ＤＧＡ状態５８０が現在の
状態であり、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期
ＣＨＮＬ ＡＣＴ信号が非活動状態、ＲＥＦ ＲＥＱ
ＰＥＮＤ信号が非活動状態、ＣＰＵ ＣＹＣ ＥＮ信号
が非活動状態、同期ＡＲＢ ＨＯＬＤ信号が非活動状態
である時は、次の状態はＩＵＡ状態５６８である。ＤＧ
Ａ状態５８０が現在の状態であり、ＡＲＢＭＡＳＫ信号
が非活動状態、同期ＣＨＮＬ ＡＣＴ信号が非活動状
態、ＲＥＦＲＥＱ ＰＥＮＤ信号が非活動状態、ＣＰＵ
ＣＹＣ ＥＮ信号が活動状態、同期ＡＲＢ ＨＯＬＤ
信号が非活動状態である時は、次の状態はＣＵＡ状態５
６６である。ＤＧＡ状態５８０が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が非活動状態、同期ＣＨＮＬ ＡＣ
Ｔ信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が
活動状態、同期ＡＲＢ ＨＯＬＤ信号が非活動状態であ
る時は、次の状態はＲＵＡ状態５７０である。

【０１２９】ＤＧＡ状態５８０が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が非活動状態、同期ＣＨＮＬ ＡＣ
Ｔ信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が
非活動状態、ＣＰＵ ＣＹＣ ＥＮ信号が非活動状態、
同期ＡＲＢ ＨＯＬＤ信号が活動状態である時は、次の
状態は、ＤＭＡ非マスク・アービトレーション（ＤＵ
Ａ）状態５８２である。ＤＧＡ状態５８０が現在の状態
であり、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期ＣＨ
ＮＬ ＡＣＴ信号が非活動状態、ＲＥＦ ＲＥＱＰＥＮ
Ｄ信号が非活動状態、ＣＰＵ ＣＹＣ ＥＮ信号が活動
状態、同期ＡＲＢＨＯＬＤ信号が活動状態である時は、
次の状態はＤＵＡ状態５８２である。ＤＧＡ状態５８０
が現在の状態であり、ＡＲＢ ＭＡＳＫ信号が非活動状
態、同期ＣＨＮＬ ＡＣＴ信号が非活動状態、ＲＥＦ
ＲＥＱ ＰＥＮＤ信号が活動状態、同期ＡＲＢ ＨＯＬ
Ｄ信号が活動状態である時は、次の状態はＤＵＡ状態５
８２である。ＤＧＡ状態５８０からＤＵＡ状態５８２へ
の遷移は、ＤＭＡコントローラ５２がメモリまたはＤＭ
Ａスレーブ拡張装置からの情報の読取りを完了したが、
ＤＭＡコントローラ５２はまだその内部にメモリに書き
込まなければならないデータを有していることを示す。
ＤＵＡ状態では、ＤＭＡコントローラ５２が活動状態に
留まることができると同時に、ＣＡＣＰ５３が並行して
別のアービトレーション・サイクルを開始することがで
きる。ＤＵＡ状態５８２に入る際には、ＡＲＢ ＣＡＣ
Ｐ５３が入出力バス１８を再割振りしないことを保証す
るため、ＨＯＬＤ信号が非活動状態になるまでアービト
レーションがロックされる。

【０１３０】ＤＵＡ状態５８２である間、ＡＲＢ／ＧＲ
ＡＮＴ信号は許可状態であり、ＣＰＵ ＨＯＬＤ信号は
活動状態であり、ＲＥＦＲＥＳＨ ＡＣＫ信号は非活動
状態であり、ＤＭＡ ＡＣＫ信号は活動状態であり、Ａ
ＲＢ ＭＡＳＫ信号は非活動状態である。ＤＵＡ状態５
８２である間に、次状態ジェネレータ回路５４２は、Ａ
ＲＢ ＭＡＳＫ信号、同期ＡＲＢ ＨＯＬＤ信号、ＲＥ
Ｆ ＲＥＱ ＰＥＮＤ信号およびＣＰＵ ＣＹＣ ＥＮ
信号を監視する。ＤＵＡ状態５８２が現在の状態であ
り、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期ＡＲＢ
ＨＯＬＤ信号が活動状態である時は、次の状態はやはり
ＤＵＡ状態５８２である。ＤＵＡ状態５８２からＤＵＡ
状態５８２への遷移は、ＤＭＡコントローラ５２が、現
在それに記憶されたデータ情報をフラッシュしているこ
とを示す。この遷移によって、ＤＭＡコントローラ５２
が活動状態である間はＣＡＣＰ５３が入出力バス１８を
再割振りしないことが保証されるが、ＣＡＣＰ５３は、
次の許可サイクルに関するアービトレーションを行って
よい。ＤＵＡ状態５８２が現在の状態であり、ＡＲＢＭ
ＡＳＫ信号が非活動状態、同期ＡＲＢ ＨＯＬＤ信号が
非活動状態、ＲＥＦＲＥＱ ＰＥＮＤ信号が非活動状
態、ＣＰＵ ＣＹＣ ＥＮ信号が非活動状態である時
は、次の状態はＩＵＡ状態５６８である。ＤＵＡ状態５
８２が現在の状態であり、ＡＲＢ ＭＡＳＫ信号が非活
動状態、同期ＡＲＢ ＨＯＬＤ信号が非活動状態、ＲＥ
Ｆ ＲＥＱ ＰＥＮＤ信号が非活動状態、ＣＰＵ ＣＹ
Ｃ ＥＮ信号が活動状態である時は、次の状態はＣＵＡ
状態５６６である。ＤＵＡ状態５８２が現在の状態であ
り、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期ＡＲＢ
ＨＯＬＤ信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ
信号が活動状態である時は、次の状態はＲＵＡ状態５７
０である。ＤＵＡ状態５８２を提供することによって、
ＤＭＡ ＡＣＫ信号が活動状態に留まり、したがって、
ＤＭＡコントローラ５２が入出力バス１８に関するアー
ビトレーションを開始できるようになる。したがって、
コンピュータ・システム１０は、入出力バス１８の次の
許可サイクルに関するアービトレーションと並行して、
ＤＭＡ転送を完了することができる。

【０１３１】ＩＵＡ状態５６８からＭＧ状態５７４に制
御を移すことができる。具体的に言うと、ＩＵＡ状態５
６８が現在の状態であり、ＡＲＢ ＭＡＳＫ信号が非活
動状態、同期ＨＬＤＡ信号が活動状態、ＲＥＦ ＲＥＱ
ＰＥＮＤ信号が非活動状態、ＣＰＵ ＣＹＣ ＥＮ信
号が非活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が活動状
態、ＡＲＢ ＢＵＳ ＥＱＦ信号が非活動状態、ＣＨＮ
Ｌ ＶＡＬＩＤ信号が非活動状態である時は、次の状態
はＭＧ状態５７４である。ＩＵＡ状態５６８が現在の状
態であり、ＡＲＢ ＭＡＳＫ信号が非活動状態、同期Ｈ
ＬＤＡ信号が活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号
が非活動状態、ＣＰＵ ＣＹＣ ＥＮ信号が活動状態、
ＴＩＭＥＲ ＴＵＰ信号が活動状態、ＡＲＢ ＳＥＴＴ
ＬＥ信号が活動状態、ＡＲＢ ＢＵＳ ＥＱＦ信号が非
活動状態、ＣＨＮＬ ＶＡＬＩＤ信号が非活動状態であ
る時は、次の状態はＭＧ状態５７４である。

【０１３２】また、ＲＵＡ状態５７０からＣＧ状態５７
２、ＭＧ状態５７４またはＤＧ状態５７６に制御を移す
こともできる。具体的に言うと、ＲＵＡ状態５７０が現
在の状態であり、ＡＲＢ ＭＡＳＫ信号が非活動状態、
ＲＥＦ ＤＯＮＥ信号が活動状態、ＲＥＦ ＰＥＮＤ信
号が非活動状態、ＣＰＵ ＣＹＣ ＥＮ信号が非活動状
態、ＡＲＢ ＳＥＴＴＬＥ信号が活動状態、ＡＲＢ Ｂ
ＵＳ ＥＱＦ信号が活動状態、同期ＡＲＢ ＨＯＬＤ信
号が非活動状態である時は、ＣＧ状態５７２が次の状態
である。ＲＵＡ状態５７０が現在の状態であり、ＡＲＢ
ＭＡＳＫ信号が非活動状態、ＲＥＦ ＤＯＮＥ信号が
活動状態、ＲＥＦ ＰＥＮＤ信号が非活動状態、ＣＰＵ
ＣＹＣ ＥＮ信号が活動状態、ＴＩＭＥＲ ＴＵＰ信
号が非活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が活動状
態、ＡＲＢ ＢＵＳ ＥＱＦ信号が活動状態、同期ＡＲ
Ｂ ＨＯＬＤ信号が非活動状態である時も、ＣＧ状態５
７２がやはり次の状態である。ＲＵＡ状態５７０が現在
の状態であり、ＡＲＢ ＭＡＳＫ信号が非活動状態、Ｒ
ＥＦ ＤＯＮＥ信号が活動状態、ＲＥＦ ＰＥＮＤ信号
が非活動状態、ＣＰＵ ＣＹＣ ＥＮ信号が活動状態、
ＴＩＭＥＲ ＴＵＰ信号が活動状態、ＡＲＢ ＳＥＴＴ
ＬＥ信号が活動状態、ＡＲＢ ＢＵＳ ＥＱＦ信号が活
動状態、同期ＡＲＢ ＨＯＬＤ信号が非活動状態である
時も、ＣＧ状態５７２がやはり次の状態である。ＲＵＡ
状態５７０が現在の状態であり、ＡＲＢＭＡＳＫ信号が
非活動状態、ＲＥＦ ＤＯＮＥ信号が活動状態、ＲＥＦ
ＰＥＮＤ信号が非活動状態、ＣＰＵ ＣＹＣ ＥＮ信
号が非活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が活動状
態、ＡＲＢ ＢＵＳ ＥＱＦ信号が活動状態、ＣＨＮＬ
ＶＡＬＩＤ信号が非活動状態、同期ＡＲＢ ＨＯＬＤ
信号が非活動状態である時は、ＭＧ状態５７４が次の状
態である。ＲＵＡ状態５７０が現在の状態であり、ＡＲ
Ｂ ＭＡＳＫ信号が非活動状態、ＲＥＦ ＤＯＮＥ信号
が活動状態、ＲＥＦＰＥＮＤ信号が非活動状態、ＣＰＵ
ＣＹＣ ＥＮ信号が活動状態、ＴＩＭＥＲＴＵＰ信号
が活動状態、ＡＲＢ ＳＥＴＴＬＥ信号が活動状態、Ａ
ＲＢ ＢＵＳＥＱＦ信号が非活動状態、ＣＨＮＬ ＶＡ
ＬＩＤ信号が非活動状態、同期ＡＲＢＨＯＬＤ信号が非
活動状態である時も、ＭＧ状態５７４がやはり次の状態
である。ＲＵＡ状態５７０が現在の状態であり、ＡＲＢ
ＭＡＳＫ信号が非活動状態、ＲＥＦ ＤＯＮＥ信号が
活動状態、ＲＥＦ ＰＥＮＤ信号が非活動状態、ＣＰＵ
ＣＹＣ ＥＮ信号が非活動状態、ＡＲＢ ＳＥＴＴＬ
Ｅ信号が活動状態、ＡＲＢＢＵＳ ＥＱＦ信号が非活動
状態、ＣＨＮＬ ＶＡＬＩＤ信号が活動状態、同期ＡＲ
Ｂ ＨＯＬＤ信号が非活動状態である時は、ＤＧ状態５
７６が次の状態である。ＲＵＡ状態５７０が現在の状態
であり、ＡＲＢ ＭＡＳＫ信号が非活動状態、ＲＥＦ
ＤＯＮＥ信号が活動状態、ＲＥＦ ＰＥＮＤ信号が非活
動状態、ＣＰＵＣＹＣ ＥＮ信号が活動状態、ＴＩＭＥ
Ｒ ＴＵＰ信号が活動状態、ＡＲＢ ＳＥＴＴＬＥ信号
が活動状態、ＡＲＢ ＢＵＳ ＥＱＦ信号が非活動状
態、ＣＨＮＬ ＶＡＬＩＤ信号が活動状態、同期ＡＲＢ
ＨＯＬＤ信号が非活動状態である時も、ＤＧ状態５７
６がやはり次の状態である。

【０１３３】ＣＵＡ状態５６６、ＩＵＡ状態５６８、Ｒ
ＵＡ状態５７０またはＤＵＡ状態５８２から、マスク・
アービトレーション部分５５０に制御を戻すこともでき
る。具体的に言うと、ＣＵＡ状態５６６が現在の状態で
あり、ＡＲＢ ＭＡＳＫ信号が活動状態になり、同期Ｈ
ＬＤＡ信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信
号が非活動状態である時は、次の状態はＣＭＡ状態５６
０である。ＣＵＡ状態５６６が現在の状態であり、ＡＲ
Ｂ ＭＡＳＫ信号が活動状態、同期ＨＬＤＡ信号が活動
状態である時も、次の状態はやはりＣＭＡ状態５６０で
ある。ＣＵＡ状態５６６が現在の状態であり、ＡＲＢ
ＭＡＳＫ信号が活動状態になり、同期ＨＬＤＡ信号が非
活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が活動状態で
ある時は、次の状態はＩＭＡ状態５６２である。

【０１３４】ＩＵＡ状態５６８が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が活動状態、同期ＨＬＤＡ信号が非
活動状態、同期ＡＲＢ ＨＯＬＤ信号が非活動状態であ
る時は、次の状態はＩＭＡ状態５６２である。ＩＵＡ状
態５６８が現在の状態であり、ＡＲＢ ＭＡＳＫ信号が
活動状態、同期ＡＲＢ ＨＯＬＤ信号が活動状態である
時も、次の状態はやはりＩＭＡ状態５６２であり、した
がって、ＣＡＣＰ５３が遊休状態に戻る間に、装置は転
送を完了することができる。ＩＵＡ状態５６８からＩＭ
Ａ状態５６２への遷移によって、ＣＡＣＰ状態機械５３
４が遊休状態に留まり、したがって、ＣＡＣＰコントロ
ーラが新規のコントローラ装置に入出力バス１８を再割
振りしないことが保証される。ＩＵＡ状態５６８が現在
の状態であり、ＡＲＢ ＭＡＳＫ信号が活動状態、同期
ＨＬＤＡ信号が活動状態、ＲＥＦＲＥＱ ＰＥＮＤ信号
が非活動状態、同期ＡＲＢ ＨＯＬＤ信号が非活動状態
である時は、次の状態はＣＭＡ状態５６０である。ＩＵ
Ａ状態５６８が現在の状態であり、ＡＲＢ ＭＡＳＫ信
号が活動状態、同期ＨＬＤＡ信号が活動状態、ＲＥＦＲ
ＥＱ ＰＥＮＤ信号が活動状態、同期ＡＲＢ ＨＯＬＤ
信号が非活動状態である時は、次の状態はＲＭＡ状態５
６４である。

【０１３５】ＲＵＡ状態５７０が現在の状態であり、Ａ
ＲＢ ＭＡＳＫ信号が活動状態、ＲＥＦ ＤＯＮＥ信号
が非活動状態である時は、ＲＭＡ状態５６４が次の状態
である。ＲＵＡ状態５７０が現在の状態であり、ＡＲＢ
ＭＡＳＫ信号が活動状態、ＲＥＦ ＤＯＮＥ信号が活
動状態、ＲＥＦ ＰＥＮＤ信号が非活動状態、同期ＡＲ
Ｂ ＨＯＬＤ信号が非活動状態である時は、ＣＭＡ状態
５６０が次の状態である。ＲＵＡ状態５７０が現在の状
態であり、ＡＲＢ ＭＡＳＫ信号が活動状態、ＲＥＦ
ＤＯＮＥ信号が活動状態、ＲＥＦ ＰＥＮＤ信号が非活
動状態、同期ＡＲＢ ＨＯＬＤ信号が活動状態である時
は、ＩＭＡ状態５６２が次の状態である。ＲＵＡ状態５
７０からＩＭＡ状態５６２への遷移によって、ＣＡＣＰ
状態機械５３４が遊休状態にロックされて、ある装置
が、リフレッシュ機能の終りから別のコントローラ装置
への入出力バス１８の割振りまでの間のサイクルを盗め
るようになる。ＲＵＡ状態５７０が現在の状態であり、
ＡＲＢ ＭＡＳＫ信号が活動状態、ＲＥＦ ＤＯＮＥ信
号が活動状態、ＲＥＦ ＰＥＮＤ信号が活動状態である
時は、ＩＭＡ状態５６２が次の状態である。

【０１３６】許可部分５５４の状態、すなわちＣＧ状態
５７２、ＭＧ状態５７４、ＭＧＡ状態５７８、ＤＧ状態
５７６およびＤＧＡ状態５８０から、マスク・アービト
レーション部分５５０に制御を移すこともできる。具体
的に言うと、ＣＧ状態５７２が現在の状態であり、ＡＲ
Ｂ ＭＡＳＫ信号が活動状態、同期ＨＬＤＡ信号が活動
状態である時は、次の状態はＣＭＡ状態５６０である。
ＣＧ状態５７２が現在の状態であり、ＡＲＢ ＭＡＳＫ
信号が活動状態、同期ＨＬＤＡ信号が非活動状態、ＲＥ
Ｆ ＲＥＱ ＰＥＮＤ信号が非活動状態である時は、次
の状態はＣＭＡ状態５６０である。ＣＧ状態５７２が現
在の状態であり、ＡＲＢ ＭＡＳＫ信号が活動状態、同
期ＨＬＤＡ信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮ
Ｄ信号が活動状態である時は、次の状態はＩＭＡ状態５
６２である。

【０１３７】ＭＧ状態５７４が現在の状態であり、ＡＲ
Ｂ ＭＡＳＫ信号が活動状態である時は、次の状態はＩ
ＭＡ状態５６２である。ＭＧＡ状態５７８が現在の状態
であり、ＡＲＢ ＭＡＳＫ信号が活動状態である時も、
次の状態はやはりＩＭＡ状態５６２である。

【０１３８】ＤＧ状態５７６が現在の状態であり、ＡＲ
Ｂ ＭＡＳＫ信号が活動状態である時は、次の状態はＤ
ＭＡマスク・アービトレーション（ＤＭＡ）状態５８４
である。ＤＭＡ状態５８４である間、ＡＲＢ／ＧＲＡＮ
Ｔ信号はアービトレーション状態であり、ＣＰＵ ＨＯ
ＬＤ信号は活動状態であり、ＲＥＦＲＥＳＨ ＡＣＫ信
号は非活動状態であり、ＤＭＡ ＡＣＫ信号は活動状態
であり、ＡＲＢ ＭＡＳＫ信号は活動状態である。ＤＭ
Ａ状態５８４である間に、次状態ジェネレータ回路５４
２は、ＡＲＢ ＭＡＳＫ信号と、同期ＣＨＮＬ ＡＣＴ
信号を監視する。ＤＭＡ状態５８４が現在の状態であ
り、同期ＡＲＢ ＨＯＬＤ信号が活動状態である時は、
次の状態はやはりＤＭＡ状態５８４である。ＤＭＡ状態
５８４からＤＭＡ状態５８４への遷移は、ＤＭＡコント
ローラ５２が、現在それに記憶されているデータ情報を
フラッシュしていることを示す。この遷移によって、Ｄ
ＭＡコントローラ５２が活動状態である間にＣＡＣＰ５
３が入出力バス１８を再割振りしないことが保証される
が、ＣＡＣＰ５３は、次の許可サイクルに関するアービ
トレーションを行ってよい。ＤＭＡ状態５８４が現在の
状態であり、同期ＡＲＢＨＯＬＤ信号が非活動状態であ
る時は、次の状態はＩＭＡ状態５６２である。ＤＭＡ状
態５８４を提供することによって、ＤＭＡ転送を活動状
態に留めて、ＤＭＡコントローラ５２に転送のためのサ
イクルを終了させることができる。このようにして、Ｄ
ＭＡ状態５８４によって、バス・エラーからの秩序だっ
た回復が可能となる。

【０１３９】ＤＧＡが現在の状態であり、ＡＲＢ ＭＡ
ＳＫ信号が活動状態である時は、次の状態はＤＭＡ状態
５８４である。また、非マスク・アービトレーション部
分５５２のＤＵＡ状態５８２が現在の状態であり、ＡＲ
Ｂ ＭＡＳＫ信号が活動状態である時も、やはり次の状
態はＤＭＡ状態５８４である。

【０１４０】図１２を参照すると、アービトレーション
状態機械３００は、電源投入時にＣＡＣＰ ＭＯＤＥ信
号が非活動状態である時、ＬＡＣＰ状態機械５２０を使
用する。コンピュータ・システム１０の構成が変更され
ない限り、制御はＬＡＣＰ状態機械５２０側に留まる。
アービトレーション状態機械３００が、したがってＣＡ
ＣＰ５３がＬＡＣＰ状態機械５２０を使用している時
は、ＣＡＣＰ５３はローカル・モードで動作している。
ローカル・モードで動作している時、ＣＡＣＰ５３のア
ービトレーションは、別の中央アービトレーション制御
点の制御下にある。したがって、ＬＡＣＰ状態機械５２
０は、ＣＡＣＰ状態機械５３４の制御機能の多くを実行
する必要がない。

【０１４１】具体的に言うと、コンピュータ・システム
１０の電源投入時に、ＬＡＣＰ状態機械は、ローカルＣ
ＰＵ（ＬＣＰＵ）状態５９０で制御を開始する。ＬＣＰ
Ｕ状態５９０である間、ＨＯＬＤ信号は非活動状態であ
り、ＲＥＦ ＡＣＫ信号は非活動状態であり、ＤＭＡ
ＡＣＫ信号は非活動状態である。ＬＣＰＵ状態５９０で
ある間に、ＬＡＣＰ状態機械５２０は、同期ＨＬＤＡ信
号、ＲＥＦ ＲＥＱＰＥＮＤ信号、ＡＲＢ／ＧＲＡＮＴ
信号およびＣＨＮＬ ＶＡＬＩＤ信号を監視する。ＬＣ
ＰＵ状態５９０が現在の状態であり、同期ＨＬＤＡ信号
が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動
状態、ＡＲＢ／ＧＲＡＮＴ信号が許可状態、ＣＨＮＬ
ＶＡＬＩＤ信号が非活動状態である時は、次の状態はや
はりＬＣＰＵ状態５９０である。ＬＣＰＵ状態５９０が
現在の状態であり、同期ＨＬＤＡ信号が非活動状態、Ｒ
ＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状態、ＡＲＢ／Ｇ
ＲＡＮＴ信号がアービトレーション状態である時も、次
の状態はやはりＬＣＰＵ状態５９０である。ＬＣＰＵ状
態５９０が現在の状態であり、同期ＨＬＤＡ信号が活動
状態である時も、次の状態はやはりＬＣＰＵ状態５９０
である。ＬＣＰＵ状態５９０が現在の状態であり、同期
ＨＬＤＡ信号が非活動状態、ＲＥＦ ＲＥＱＰＥＮＤ信
号が非活動状態、ＡＲＢ／ＧＲＡＮＴ信号が許可状態、
ＣＨＮＬＶＡＬＩＤ信号が活動状態である時は、次の状
態は、ローカル・遊休（ＬＩＤＬＥ）状態５９２であ
る。ＬＣＰＵ状態５９０が現在の状態であり、同期ＨＬ
ＤＡ信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号
が非活動状態である時は、次の状態はやはりＬＣＰＵ状
態５９０である。

【０１４２】ＬＩＤＬＥ状態５９２である間、ＨＯＬＤ
信号は活動状態であり、ＲＥＦ ＡＣＫ信号は非活動状
態であり、ＤＭＡ ＡＣＫ信号は非活動状態である。Ｌ
ＩＤＬＥ状態５９２である間に、ＬＡＣＰ状態機械５２
０は、同期ＨＬＤＡ信号、ＲＥＦ ＲＥＱ ＰＥＮＤ信
号、ＡＲＢ／ＧＲＡＮＴ信号およびＣＨＮＬ ＶＡＬＩ
Ｄ信号を監視する。ＬＩＤＬＥ状態５９２が現在の状態
であり、同期ＨＬＤＡ信号が非活動状態である時は、次
の状態はやはりＬＩＤＬＥ状態５９２である。ＬＩＤＬ
Ｅ状態５９２が現在の状態であり、同期ＨＬＤＡ信号が
活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状
態、ＡＲＢ／ＧＲＡＮＴ信号が許可状態、ＣＨＮＬ Ｖ
ＡＬＩＤ信号が非活動状態である時は、次の状態はＬＣ
ＰＵ状態５９０である。ＬＩＤＬＥ状態５９２が現在の
状態であり、同期ＨＬＤＡ信号が活動状態、ＲＥＦ Ｒ
ＥＱ ＰＥＮＤ信号が非活動状態、ＡＲＢ／ＧＲＡＮＴ
信号がアービトレーション状態である時は、次の状態は
ＬＣＰＵ状態５９０である。ＬＩＤＬＥ状態５９２が現
在の状態であり、同期ＨＬＤＡ信号が活動状態、ＲＥＦ
ＲＥＱ ＰＥＮＤ信号が非活動状態、ＡＲＢ／ＧＲＡ
ＮＴ信号が許可状態、ＣＨＮＬ ＶＡＬＩＤ信号が活動
状態である時は、次の状態は、ローカルＤＭＡ許可（Ｌ
ＤＧ）状態５９４である。ＬＩＤＬＥ状態５９２が現在
の状態であり、同期ＨＬＤＡ信号が活動状態、ＲＥＦ
ＲＥＱ ＰＥＮＤ信号が活動状態である時は、次の状態
は、ローカル・リフレッシュ（ＬＲＥＦ）状態５９６で
ある。

【０１４３】ＬＲＥＦ状態５９６である間、ＨＯＬＤ信
号は活動状態であり、ＲＥＦ ＡＣＫ信号は活動状態で
あり、ＤＭＡ ＡＣＫ信号は非活動状態である。ＬＲＥ
Ｆ状態５９６である間に、ＬＡＣＰ状態機械５２０は、
ＲＥＦ ＲＥＱ ＰＥＮＤ信号、ＡＲＢ／ＧＲＡＮＴ信
号、ＣＨＮＬ ＶＡＬＩＤ信号およびＲＥＦ ＤＯＮＥ
信号を監視する。ＬＲＥＦ状態５９６が現在の状態であ
り、ＲＥＦ ＤＯＮＥ信号が非活動状態である時は、次
の状態はやはりＬＲＥＦ状態５９６である。ＬＲＥＦ状
態５９６が現在の状態であり、ＲＥＦ ＲＥＱ ＰＥＮ
Ｄ信号が非活動状態、ＡＲＢ／ＧＲＡＮＴ信号が許可状
態、ＣＨＮＬ ＶＡＬＩＤ信号が非活動状態、ＲＥＦ
ＤＯＮＥ信号が活動状態である時は、次の状態はＬＣＰ
Ｕ状態５９０である。ＬＲＥＦ状態５９６が現在の状態
であり、ＲＥＦ ＲＥＱ ＰＥＮＤ信号が非活動状態、
ＡＲＢ／ＧＲＡＮＴ信号が許可状態、ＣＨＮＬ ＶＡＬ
ＩＤ信号が活動状態、ＲＥＦ ＤＯＮＥ信号が活動状態
である時は、次の状態はＬＤＧ状態５９４である。ＬＲ
ＥＦ状態５９６が現在の状態であり、ＲＥＦ ＲＥＱ
ＰＥＮＤ信号が非活動状態、ＡＲＢ／ＧＲＡＮＴ信号が
アービトレーション状態、ＲＥＦ ＤＯＮＥ信号が活動
状態である時は、次の状態はＬＣＰＵ状態５９０であ
る。ＬＲＥＦ状態５９６が現在の状態であり、ＲＥＦ
ＲＥＱ ＰＥＮＤ信号が活動状態、ＲＥＦ ＤＯＮＥ信
号が活動状態である時は、次の状態はＬＩＤＬＥ状態５
９２である。

【０１４４】ＬＤＧ状態５９４である間、ＨＯＬＤ信号
は活動状態であり、ＲＥＦ ＡＣＫ信号は非活動状態で
あり、ＤＭＡ ＡＣＫ信号は活動状態であり、ＤＭＡ
ＡＣＴＩＶＥ信号は非活動状態である。ＬＤＧ状態５９
４である間に、ＬＡＣＰ状態機械５２０は、ＡＲＢ／Ｇ
ＲＡＮＴ信号とＤＭＡ ＡＣＴＩＶＥ信号を監視する。
ＬＤＧ状態５９４が現在の状態であり、ＡＲＢ／ＧＲＡ
ＮＴ信号が許可状態、ＤＭＡ ＡＣＴＩＶＥ信号が非活
動状態である時は、次の状態はＬＤＧ状態５９４であ
る。ＬＤＧ状態５９４が現在の状態であり、ＡＲＢ／Ｇ
ＲＡＮＴ信号が許可状態、ＤＭＡ ＡＣＴＩＶＥ信号が
活動状態である時には、次の状態は、ローカルＤＭＡ許
可アクティブ（ＬＤＧＡ）状態５９８である。ＬＤＧ状
態５９４が現在の状態であり、ＡＲＢ／ＧＲＡＮＴ信号
がアービトレーション状態である時は、次の状態はＬＩ
ＤＬＥ状態５９２である。

【０１４５】ＬＤＧＡ状態５９８である間、ＨＯＬＤ信
号は活動状態であり、ＲＥＦ ＡＣＫ信号は非活動状態
であり、ＤＭＡ ＡＣＫ信号は活動状態であり、ＤＭＡ
ＡＣＴＩＶＥ信号は活動状態である。ＬＤＧＡ状態５
９８である間に、ＬＡＣＰ状態機械５２０は、ＡＲＢ／
ＧＲＡＮＴ信号、ＲＥＦ ＲＥＱ ＰＥＮＤ信号および
ＤＭＡ ＡＣＴＩＶＥ信号を監視する。ＬＤＧＡ状態５
９８が現在の状態であり、ＡＲＢ／ＧＲＡＮＴ信号がア
ービトレーション状態、ＤＭＡ ＡＣＴＩＶＥ信号が活
動状態である時は、次の状態はやはりＬＤＧＡ状態５９
８である。ＬＤＧＡ状態５９８が現在の状態であり、Ａ
ＲＢ／ＧＲＡＮＴ信号が許可状態、ＤＭＡ ＡＣＴＩＶ
Ｅ信号が活動状態である時も、次の状態はやはりＬＤＧ
Ａ状態５９８である。ＬＤＧＡ状態５９８が現在の状態
であり、ＡＲＢ／ＧＲＡＮＴ信号が許可状態、ＤＭＡ
ＡＣＴＩＶＥ信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥ
ＮＤ信号が非活動状態である時は、次の状態はＬＣＰＵ
状態５９０である。ＬＤＧＡ状態５９８が現在の状態で
あり、ＡＲＢ／ＧＲＡＮＴ信号が許可状態、ＤＭＡＡＣ
ＴＩＶＥ信号が非活動状態、ＲＥＦ ＲＥＱ ＰＥＮＤ
信号が活動状態である時は、次の状態はＬＲＥＦ状態５
９６である。ＬＤＧＡ状態５９８が現在の状態であり、
ＡＲＢ／ＧＲＡＮＴ信号が許可状態、ＤＭＡ ＡＣＴＩ
ＶＥ信号が活動状態である時は、次の状態はＬＩＤＬＥ
状態５９２である。

【０１４６】図１、図２、図７、図９、図１１および図
１３を参照すると、監視状態機械３０２のＭＥＭ ＲＥ
ＡＤ状態３５４およびＳＣＢ ＩＬＩＳＴ ＭＥＭ Ｒ
ＥＡＤ状態３６８の間に、初期エラー検出情報がエラー
検出回路１１５に渡される。初期エラー検出情報は、エ
ラー検出回路１１５が、複数の異なるエラー条件につい
てチェックを行えるようにする。監視されるエラー状態
の例は、ＳＣＢポインタ・アドレスがダブル・ワード整
列されていない時、ＳＣＢ ＩＬＩＳＴアドレスがダブ
ル・ワード整列されていない時、ＳＣＢ ＩＬＩＳＴカ
ウントが８バイトの倍数になっていない時、ＳＣＢ Ｉ
ＬＩＳＴカウントが０に等しい時、および現転送カウン
トが０に等しい時である。

【０１４７】ＤＭＡ転送中にエラー状態が検出された場
合、エラー検出回路１１５は、ＤＭＡ ＡＢＯＲＴ信号
を活動化する。ＤＭＡ ＡＢＯＲＴ信号は、ＣＡＣＰ５
３のポート９０制御回路５０６に供給される。ポート９
０制御回路５０６は、ＤＭＡＡＢＯＲＴ信号を他のエラ
ー状態信号（たとえば、ＴＯＵＴ ＳＴＲ信号）と組み
合わせ、ＴＩＭＥＯＵＴ信号を活動状態にセットし、Ａ
ＲＢ ＭＡＳＫ信号を活動状態にセットする。ＴＩＭＥ
ＯＵＴ信号は、ＤＭＡ制御状態機械１２０ならびにベー
ス部分２２上の装置（たとえば、バス・インターフェー
ス・ユニット５４）およびプロセッサ部分２０に供給さ
れ、エラーが発生したことを示す。活動状態のＴＩＭＥ
ＯＵＴ信号は、ＤＭＡ制御状態機械１２０とバス・イン
ターフェース・ユニット５４に、現動作を優雅に完了さ
せ（すなわち、現バス・サイクルが完了し、これによっ
てバスが動作状態のままになる）、ＥＲＲＯＲ状態３７
６に入らせる。ＤＭＡ転送中にエラー状態が発生する時
は、ＤＭＡ ＥＸＥＣ状態３６０からＥＲＲＯＲ状態３
７６に制御が移り、したがって、エラーを引き起こした
転送に関連するデータ、すなわち破壊されている可能性
のあるデータは記憶されない。ＭＥＭ ＷＲＩＴＥ状態
３６２が実行されないので、エラーでないことが判って
いる最後のＤＭＡ許可サイクルからの制御情報は元のま
ま残り、したがって、マイクロプロセッサ３０は、この
エラーから回復し、このエラー状態の前に中止された位
置からＤＭＡ転送を再開することができる。ＥＲＲＯＲ
状態３７６に入ると同時に、ＤＭＡ制御バックアップ回
路１１０とＦＩＦＯバックアップ・メモリ１０８とプレ
ーナＩＯインターフェース１１２とを除くＤＭＡコント
ローラ５２のすべての回路がリセットされる。したがっ
て、ＤＭＡコントローラ５２は、既知の状態にあること
が保証される。監視状態機械３０２は、ＣＡＣＰ５３が
ＤＭＡ ＡＣＫ信号を非活動状態にセットするまでＥＲ
ＲＯＲ状態３７６に留まる。ＤＭＡ ＡＣＫ信号が非活
動状態にセットされると、コンピュータ・システム１０
の制御はＣＡＣＰ５３に戻る。また、活動状態のＴＩＭ
ＥＯＵＴ信号は、活動状態のマスク不能割込み（ＮＭ
Ｉ）信号を生成して、処理を必要とするエラーが発生し
たことをマイクロプロセッサ３０に警告する。

【０１４８】ＴＩＭＥＯＵＴ信号が活動状態になったた
めに開始される回復手順と並行して、ＡＲＢ ＭＡＳＫ
信号が活動状態になると、ＣＡＣＰ状態機械５３４が、
ＤＭＡ状態５８４に入る。この状態では、ＣＡＣＰ５３
が、ＡＲＢ／ＧＲＡＮＴ信号をアービトレーション状態
に即座に変更できると同時に、ＤＭＡコントローラ５２
がそのエラー回復手順を完了するまで、ＤＭＡ ＡＣＫ
信号が活動状態に留まっていられる。ＡＲＢ／ＧＲＡＮ
Ｔ信号をアービトレーション状態に駆動することによっ
て、ＣＡＣＰ５３は、入出力バス１８の制御を強制的に
取得することができる。入出力バス１８に接続された拡
張装置１９は、必ずバスの制御を即座に放棄しなければ
ならない。ただし、ＤＭＡコントローラ５２は、バスの
制御を秩序正しく解放する。これを行うために、ＤＭＡ
コントローラ５２は、ＤＭＡ制御状態機械１２０の監視
状態機械３０２がそのエラー回復手順を完了するまでＣ
ＡＣＰ５３をＤＭＡ状態５８４にロックするため、活動
状態のＡＲＢ ＨＯＬＤ信号をＣＡＣＰ５３に供給す
る。エラー回復手順が完了した後、ＤＭＡコントローラ
５２は、ＡＲＢ ＨＯＬＤ信号を非活動状態にセットし
て、ＣＡＣＰ５３が通常のマスク・アービトレーション
動作を再開できるようにする。

【図面の簡単な説明】

【図１】本発明による、ＤＭＡコントローラと中央アー
ビトレーション制御点とを含むコンピュータ・システム
の概略ブロック図である。

【図２】本発明によるＤＭＡコントローラの概略ブロッ
ク図である。

【図３】図２のＤＭＡコントローラの一部分の概略ブロ
ック図である。

【図４】図２および図３のＤＭＡコントローラのＦＩＦ
Ｏ回路の概略ブロック図である。

【図５】図４のＦＩＦＯ回路のＦＩＦＯレジスタ回路の
バッファ回路の概略ブロック図である。

【図６】図１のコンピュータ・システムの動作の際に使
用される高水準状態機械の状態図である。

【図７】図６の状態機械の監視状態機械の状態図であ
る。

【図８】図６の状態機械の実行状態機械の状態図であ
る。

【図９】図１のコンピュータ・システムの中央アービト
レーション制御点回路の概略ブロック図である。

【図１０】図９のＣＡＣＰ状態機械の概略ブロック図で
ある。

【図１１】図９のＣＡＣＰ回路のＣＡＣＰ状態機械の動
作の状態図である。

【図１２】図９のＣＡＣＰ回路のローカル・アービトレ
ーション制御点の動作の状態図である。

【図１３】図１のコンピュータ・システムのエラー回復
回路の概略ブロック図である。

【符号の説明】

１００ ＤＭＡサイクル実行回路 １０１ バス制御回路 １０２ 制御信号ジェネレータ回路 １０３ ルック・アヘッド回路 １０４ 先入れ先出し（ＦＩＦＯ）レジスタ回路 １０８ ＦＩＦＯバックアップ・メモリ（ＦＩＦＯレジ
スタ・バックアップ回路） １１０ ＤＭＡ制御バックアップ回路 １１２ プレーナ入出力インターフェース回路 １１４ プログラム／入出力（ＰＩＯ）レジスタ回路 １１５ エラー検出回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベーチャーラ・フォウアド・ボウリー アメリカ合衆国33434、フロリダ州ボカ・ ラトン、28番アベニュー、ノース・ウェス ト 3008番地 (72)発明者 シャーウッド・ブラノン アメリカ合衆国33481、フロリダ州ボカ・ ラトン、カントリー・クラブ・ブールバー ド、ウェスト 7360番地 (72)発明者 リチャード・ジェラード・ホフマン アメリカ合衆国33433、フロリダ州ボカ・ ラトン、パシフィック・ブールバード 5650番地 1124号 (72)発明者 テレンス・ジョーゼフ・ローマン アメリカ合衆国33486、フロリダ州ボカ・ ラトン、５番ストリート、サウス・ウェス ト 1069番地

Claims (6)

【特許請求の範囲】
1. 【請求項１】プロセッサ部分から制御情報を受け取り、
   システム・メモリ及び入出力バスとの間でデータ情報を
   やりとりするように接続された、メモリへの直接アクセ
   スを可能にするための装置であって、 上記制御情報を監視し、エラー状態の検出時にエラー指
   示情報を生成する、エラー検出回路と、 直接メモリ・アクセス転送を制御し、かつ、該直接メモ
   リ・アクセス転送を打ち切る前に前記エラー表示情報に
   基づいて完了タスクを実行する、直接メモリ・アクセス
   制御回路とを含む、直接メモリ・アクセス装置。
2. 【請求項２】前記エラー指示情報を受け取り、該エラー
   指示情報に基づいてタイムアウト信号を生成する、アー
   ビタ回路を含み、 前記直接メモリ・アクセス制御回路が、前記タイムアウ
   ト信号を受け取り、前記タイムアウト信号に基づいて前
   記完了タスクを実行する、 請求項１の装置。
3. 【請求項３】前記アービタ回路が、エラー状態に基づい
   てリフレッシュ・エラー信号を生成する、リフレッシュ
   回路を含み、 前記アービタ回路が、前記リフレッシュ・エラー信号に
   基づいて前記タイムアウト信号を生成する請求項２の装
   置。
4. 【請求項４】前記直接メモリ・アクセス制御回路が、監
   視状態機械を含み、 前記監視状態機械が、前記直接メモリ・アクセス制御回
   路に前記完了タスクを実行させる、エラー状態を含む請
   求項１の装置。
5. 【請求項５】前記直接メモリ・アクセス制御回路が、実
   行状態機械を含み、 前記実行状態機械が、転送完了状態を含み、 前記直接メモリ・アクセス制御回路が前記タイムアウト
   信号を受け取ると、前記実行状態機械が前記転送完了状
   態に移り、 前記転送完了状態が、現転送が完了した後に、制御を前
   記エラー状態に移す請求項４の装置。
6. 【請求項６】前記制御情報を記憶する制御バックアップ
   回路を含む、請求項１の装置。