JPH0690485A - データ伝送システム - Google Patents

Abstract

(57)【要約】 【目的】 制御対象の機器が増えても配線を増やすこと
なく対処し、かつ、送信部、受信部の増設を容易にす
る。 【構成】 送信部Ｔ１のクロック発振器からライン１に
ライン信号ＬＳが出力されると、第１番目のクロックパ
ルスが出力された時点で、送信部Ｔ１および受信部Ｒ１
内の検出信号ＡＤＥＱＵがＨレベルになる。この結果、
送信部Ｔ１は入力データに対応してライン信号ＬＳの変
調を開始する。一方、受信部Ｒ１においては、ライン信
号ＬＳをサンプリングし、サンプリング値に対応したデ
ータを出力端から出力する。他の送信部および受信部の
対も、定められたアドレスからデータ設定点数の間にお
いて、上記と同様の動作を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、極めて少ない信号線
によって複数の局間でデータの授受を行うことができる
データ伝送システムに関する。

【０００２】

【従来の技術】電磁リレーや電磁バルブなどの機器を複
数制御するシステムにおいては、一般的には機器毎に制
御用信号線を配線し、各制御信号線を介して制御信号を
供給するようにしている。また、制御信号線を共通化し
たシステムとして、各駆動装置に予め識別コードを設
け、識別コードを供給する専用線を別途配線し、識別コ
ードによってアクセスした機器に対して共通信号線から
制御信号を供給するようにしたものも開発されている。

【０００３】

【発明が解決しようとする課題】しかしながら、個別の
信号線を用いるシステムにおいては、機器の数だけ制御
信号線が必要になるので、機器が多いと配線が極めて多
く、煩雑になるなるという問題が生じた。また、信号線
を共通化した従来のシステムにおいては、ある程度機器
が増えても配線を増やさなくて済むが、機器の増加に伴
い当初予定した識別コードのビット数を増やす必要が生
じる場合には、配線を増設する必要が生じるとともに、
識別コードの体系などが変更になり、その対応が煩雑に
なるという欠点があった。この発明は、上述した事情に
鑑みてなされたもので、データの授受を行う機器が増え
ても配線が増えることがなく、しかも、機器の増設にも
容易に対処することができるデータ伝送システムを提供
することを目的としている。

【０００４】

【課題を解決するための手段】この発明は、上記課題を
解決するために、クロックパルスを含む一定周期のライ
ン信号を伝送ラインに送出するクロック発生手段と、前
記周期内においてクロックパルスをカウントするカウン
タ、およびこのカウンタのカウント値が、設定されたア
ドレスに一致したときから予め定められた点数分だけカ
ウントアップするまでの間を検出して検出信号を出力す
るアドレス点数検出手段を有するとともに、同一のアド
レスおよび同一の点数が設定される一対の送信部および
受信部とを有し、前記送信部は、前記検出信号が出力さ
れている間、入力データに応じて前記ライン信号中のク
ロックパルスの状態を変化させる変調手段を有し、前記
受信部は、前記検出信号が出力されている間、ライン信
号中のクロックパルスの状態に応じて前記入力データを
復調する復調手段を有することを特徴とする。

【０００５】

【作用】対となる送信部と受信部のアドレス点数検出手
段が検出信号を出力すると、送信部が入力データに基づ
いてクロックパルスのタイミングを変調し、かつ、受信
部がクロックパルスのタイミング変化から入力データを
復調する。これにより、送信部から受信部へデータが転
送される。

【０００６】

【実施例】Ａ：実施例の構成 以下、図面を参照してこの発明の実施例について説明す
る。図１は、この発明の一実施例の全体構成を示すブロ
ック図である。図において１は伝送ラインであり、この
伝送ライン１には送信部Ｔ１〜Ｔｎおよび受信部Ｒ１〜
Ｒｎが接続されている。伝送ライン１は２本（一対）の
信号線で構成され、ここに図２に示すライン信号ＬＳが
流れる。ライン信号ＬＳは、図２に示すように、一定周
期のパルスが連続する期間Ｔａとパルス列が存在しない
無信号の期間Ｔｂとからなる周期Ｔｃを有している。期
間Ｔａのパルス列は後述するように変調され、また、無
信号の期間Ｔｃはシステム全体の同期信号として用いら
れるようになっている。

【０００７】次に、図３は送信部Ｔ１（他の送信部も同
様）の構成を示すブロック図である。図において、５は
クロック発振器であり、図２に示すクロックパルスを期
間Ｔａにわたって発生するとともに、無信号状態（Ｌレ
ベルの状態で以後インターバル部という）を期間Ｔｂの
間維持する。そして、周期Ｔｃの間の信号を繰り返し発
生し、ライン信号ＬＳとして出力する。図３に示すキャ
リア検出器６は、ライン信号ＬＳからインターバル部分
を検出する回路であり、再起動タイプのワンショトマル
チバイブレータによって構成されている。キャリア検出
器６は、ライン信号ＬＳのクロックパルスの立ち下がり
でトリガされ、所定時間内に再起動がないと出力がＬレ
ベルになる。この場合の所定時間および出力パルスの幅
は、クロック信号の周期よりやや長く設定されており、
このため、クロック信号が発せられている間はキャリア
検出器６の出力信号ＣＤＥＴはＨレベルを維持する。こ
こで、図４の（１）と（２）にライン信号ＬＳと信号Ｃ
ＤＥＴの関係を示す。この図に示すように、クロックパ
ルスが出力される期間Ｔａにおいては信号ＣＤＥＴはＨ
レベルを維持するが、期間Ｔｂにおいてはクロックパル
スがないためにＬレベルになる。

【０００８】次に、図３に示すクロック再生器７は、ラ
イン信号中のクロックパルスの立ち下がりでトリガさ
れ、一定幅のパルス信号を出力する回路である。このク
ロック再生器７の出力信号ＭＣＫのパルス幅は、クロッ
クパルスの周期より短く設定されている。ここで、図４
の（３）および（４）に拡大したライン信号ＬＳおよび
これに対応する信号ＭＣＫを示す。この信号ＭＣＫは、
アドレスカウンタ８、並列直列変換器９および変調器１
０に各々供給される。アドレスカウンタ８は、信号ＣＤ
ＥＴがＬレベルにあるときはリセットされ、信号ＣＤＥ
ＴがＨレベルにあるときには、信号ＭＣＫの立ち下がり
毎に１づつインクリメントされる。アドレスカウンタの
出力信号は、アドレス比較器１２の入力端１２ａに供給
される。アドレスカウンタ１２は、入力端１２ａに入力
された信号の値が入力端１２ｂに供給されている信号の
値に一致すると出力信号ＡＤＥＱＵをＨレベルにする。
以後、アドレス比較器１２は、カウント値が入力端１２
ｃに供給されている信号の値に一致するまで信号ＡＤＥ
ＱＵをＨレベルに維持する。そして、カウント値が入力
端１２ｃに供給されている信号の値を超えると、再び信
号ＡＤＥＱＵをＬレベルにする。

【０００９】上述した入力端１２ｂおよび１２ｃには、
各々アドレス設定器１３および点数設定器１４の出力信
号が供給されるようになっている。アドレス設定器１３
は、各送信器に個別に割り当てられるアドレスを設定す
るものであり、点数設定器１４は各送信器のデータ数
（１データは１ビット）を設定するものである。これら
各設定器は、例えば、ディップスイッチなどによって構
成されている。ここで、一例として図４の（５）および
（６）にライン信号ＬＳのクロックパルスと信号ＡＤＥ
ＱＵの関係を示す。なお、ライン信号ＬＳの立ち下がり
は、信号ＭＣＫの立ち上がりと同一のタイミングである
から、この図から信号ＭＣＫと信号ＡＤＥＱＵとの関係
も理解できる。まず、図示の時刻ｔ１においてアドレス
カウンタ８のカウント値が設定されたアドレスに一致す
ると、信号ＡＤＥＱＵがＨレベルになる。そして、カウ
ント値がインクリメントされていき、時刻ｔ２において
設定点数に対応する値に一致すると信号ＡＤＥＱＵがＬ
レベルになる。仮に、アドレス設定器１３が値３２を設
定し、点数設定器１４が値３５を設定していれば、信号
ＡＤＥＱＵはカウント値が３２から３５の間においてＨ
レベルになる。この場合のデータ点数は、４クロック分
であるので、４点である。

【００１０】次に、図３に示す並列直列変換器９は、デ
ィップスイッチなどから供給される複数ビットの並列信
号を直列信号に変換するものである。この変換動作は、
アドレスカウンタ１２ａの出力信号ＡＤＥＱＵがＨレベ
ルになっている間だけ行われる。変調器１０は、並列直
列変換器９が出力する信号ＰＳおよび信号ＭＣＫに基づ
いてライン信号ＬＳを変調する。

【００１１】ここで、図４の（７）（８）（９）および
（１０）に、変調前のライン信号ＬＳ（クロックパルス
部分）、信号ＭＣＫ、信号ＰＳおよび変調後のライン信
号ＬＳの関係を示す。並列直列変換器９は信号ＭＣＫの
Ｈレベル期間を並列信号の各ビットの値に対応した値に
して順次出力する。今、並列直列変換器９に供給される
並列信号が１００１０であったとすると、変換後の出力
信号ＰＳは、同図（９）に示すようになる。そして、変
調器１０は、信号ＰＳがＨレベルのときは、信号ＭＣＫ
の反転波形を伝送ライン１に出力し、信号ＰＳがＬレベ
ルのときは何も出力しない。ライン１は、Ｌレベルが優
先になっており、このため、変調器１０が信号ＭＣＫの
反転信号を出力した期間においては、ライン信号ＬＳの
波形は信号ＭＣＫの反転波形となる。したがって、信号
ＰＳがＨレベルのときは、図４の（１０）に示すように
信号ＬＳの立ち上がりタイミングが遅くなる（破線が変
調前のタイミングを示す）。

【００１２】次に、受信部Ｒ１（他の受信部も同様）に
ついて説明する。図５は受信部Ｒ１の構成を示すブロッ
ク図である。この図において、符号２２，２３，２４，
２６，２７，および２８を付した各ブロックは、図３に
おいて符号１２，１３，１４，１６，１７，および１８
を付した各ブロックと各々同一の構成になっている。ま
た、図５における信号ＲＣＫは、図３における信号ＭＣ
Ｋと同様の信号であり、図６の（１）と（２）にライン
信号ＬＳと信号ＲＣＫとの関係を示す。なお、同図
（１）の破線部分は、変調されている場合（データが１
の場合）を示している。直並列変換器２９は、ライン信
号に含まれるシリアルデータを並列データに変換して取
り出す回路であり、信号ＡＤＥＱＵがＨレベルのときに
変換動作を行う。この直列並列変換器２９の各出力端子
には例えばリレーなどが接続される。ここで、図６の
（５）〜（９）において、ライン信号ＬＳ，信号ＲＣＫ
および直列並列変換器２９の第０ビット出力端〜第４ビ
ット出力端の出力信号の関係を示す。直列並列変換器２
９は、信号ＲＣＫの立ち下がりのタイミングにおいて、
ライン信号ＬＳの値をラッチし、ラッチした値がＬレベ
ルであれば１、Ｈレベルであれば０の信号を各ビットの
出力端から順次出力していく。この結果、ライン信号の
立ち上がりタイミングが遅れている場合、すなわち、１
信号を意味する場合は、直列並列変換器２９の対応する
ビットの出力端からは１信号が出力される。逆に、ライ
ン信号の立ち上がりタイミングが遅れていない場合、す
なわち、０信号を意味する場合は、直列並列変換器２９
の対応するビットの出力端からは０信号が出力される。

【００１３】Ｂ：実施例の動作 以上が送信部と受信部の構成である。次に、上記構成に
よるこの実施例の動作を説明する。まず、同一の番号の
送信部と受信部に、同一のアドレスおよびデータ点数を
設定する。一例として、送信部Ｔ１と受信部Ｒ１のアド
レス値を「１」に、点数設定器の設定値を「４」にし、
送信部Ｔ２と受信部Ｒ２のアドレス値を「５」に、点数
設定器の設定値を「９」にする。また、クロック発振器
５は送信部Ｔ１についてだけ能動状態にしておき、他の
送信部におけるクロック発振器はスイッチ等によって停
止状態にする。これは、伝送ライン１に対して複数のク
ロックパルスが出力されと、制御が乱れてしまうためで
ある。

【００１４】以上のような設定によれば、送信部１のク
ロック発振器５からライン１にライン信号ＬＳが出力さ
れると、第１番目のクロックパルスが出力された時点
で、送信部１および受信部Ｒ１内の信号ＡＤＥＱＵがＨ
レベルになる。この結果、送信部Ｔ１は供給された並列
信号に対応してライン信号ＬＳの変調を開始する。一
方、受信部Ｒ１においては、直列並列変換器２９がライ
ン信号ＬＳを信号ＲＣＫに基づいてサンプリングし、サ
ンプリング値に対応したデータを直列並列変換器２９の
各出力端から出力する。これにより、直列並列変換器２
９の各出力端に接続されたリレー等は、送信部Ｔ１に入
力された並列データの値に応じてその動作が制御され
る。送信部Ｔ１の変調動作および受信部Ｒ１の復調動作
は、第１〜第４のクロックパルスが出力されている間続
き、これにより、４点（４ビット）のデータが受信部Ｒ
１に取り込まれ、この受信部Ｒ１に接続された４つのリ
レー等の機器が制御される。

【００１５】そして、第５番目のクロックパルスが出力
されてから、第９番目の出力パルスが出力されるまでの
間は、送信部Ｔ２と受信部Ｒ２との間で上述の場合と同
様の処理がなされる。以後同様にして、対になった送信
部と受信部との間でデータの転送処理がなされ、最後に
送信部ＴＮと受信部ＲＮとの間の処理が行われる。この
処理の後は、ライン信号ＬＳがインターバル期間Ｔｂに
入るため、各送信部Ｔ１〜ＴＮおよび受信部Ｒ１〜ＲＮ
内のアドレスカウンタがクリアされる。そして、ライン
信号ＬＳの次の周期が始まると、各送信部および受信部
は、上述の動作を始めから繰り返す。すなわち、ライン
信号ＬＳのインターバル部分が同期信号として用いられ
ている。以上の説明から解るように、ある送信部に対し
て所望の並列信号を入力すると、これと対をなす受信部
にその信号が伝達され、この受信部に接続されたリレー
等を制御することができる。この場合において、対とな
る送信部と受信部は、アドレスとデータ点数の設定を同
じにしておけば、伝送ライン１のどこに接続されていて
もよい。

【００１６】Ｃ：変形例 上述した実施例においては、送信部と受信部とを別体
にしたが、双方の回路を１つケースに組み込み、送受信
部として構成してもよい。

【００１７】送信部および受信部（あるいは送受信
部）の増設を行うときは、伝送ライン１の任意の位置に
これらを接続し、未だ割り当てられていないクロックパ
ルスの位置にアドレスとデータ点数とを設定すれば良
い。すなわち、増設を極めて簡単に行うことができる。
また、予め伝送ラインの途中に分岐用のソケット等を設
けて起き、このソケットに増設する送信器や受信機の入
出力端子を接続するよう構成してもよい。

【００１８】なお、データ点数設定値のすぐ後に次の
アドレス値がこなくてもよい。すなわち、不連続な設定
でも良く、要は、ある送信部と受信部について設定した
アドレス値とデータ設定点数値との間に、他の送信部と
受信部のもが重複して設定されなければよい。 また、クロックパルスの変調方法および復調方法は実
施例で示した方法に限定されることなく、他の任意の方
法を用いることができる。要は、クロックパルスに対し
て何らかの形でデータを重畳できればよい。

【００１９】

【発明の効果】以上説明したように、この発明によれ
ば、制御対象の機器が増えてもデータ点数やアドレスを
任意に変更することができるから配線を増やすことなく
対処することができ、しかも、送信部および受信部の増
設も極めて容易に行うことができる。

【図面の簡単な説明】

【図１】この発明の一実施例の全体構成を示すブロック
図である。

【図２】同実施例におけるライン信号を示す波形図であ
る。

【図３】同実施例における送信部の構成を示すブロック
図である。

【図４】同実施例における送信部内の各波形を示す波形
図である。

【図５】同実施例における受信部の構成を示すブロック
図である。

【図６】同実施例における受信部内の各波形を示す波形
図である。

【符号の説明】

５ クロック発生器（クロック発生手段） ８，２８ アドレスカウンタ（カウンタ） １２，２２ アドレス比較器（アドレス点数検出手段） １３，２３ アドレス設定器（アドレス点数検出手段） １４，２４ 点数設定器（アドレス点数検出手段） ９ 並列直列変換器（変調手段） １０ 変調器（変調手段） ２９ 直列並列変換器（復調手段） ＬＳ ライン信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】 クロックパルスを含む一定周期のライン
   信号を伝送ラインに送出するクロック発生手段と、 前記周期内においてクロックパルスをカウントするカウ
   ンタ、およびこのカウンタのカウント値が、設定された
   アドレスに一致したときから予め定められた点数分だけ
   カウントアップするまでの間を検出して検出信号を出力
   するアドレス点数検出手段を有するとともに、同一のア
   ドレスおよび同一の点数が設定される一対の送信部およ
   び受信部とを有し、 前記送信部は、前記検出信号が出力されている間、入力
   データに応じて前記ライン信号中のクロックパルスの状
   態を変化させる変調手段を有し、 前記受信部は、前記検出信号が出力されている間、ライ
   ン信号中のクロックパルスの状態に応じて前記入力デー
   タを復調する復調手段を有することを特徴とするデータ
   伝送システム。