JPH0686146U - データ処理装置及び入・出力ボード - Google Patents

Abstract

(57)【要約】 【目的】 外部メモリのデータをアドレス／データ共用
バスを介してデータ処理機に取り込む。 【構成】 外部接続機器に対しポートアドレスを指定し
てデータの授受を行うデータ処理機１２と、データ処理
機１２以外で処理されたデータが書き込まれる外部メモ
リ１４との間に、アドレス／データ共用バスを介して入
・出力ボード１５を接続し、データ処理機１２が所定の
ポートアドレスを出力し、かつライト信号とリード信号
を交互に出力するときに、ライト信号に合わせて出力さ
れるアドレスを外部メモリ１４に送り込み、リード信号
に合わせて外部メモリ１４から出力されるデータをデー
タ処理機１２に取り込む。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、外部メモリのデータをアドレス／データ共用バスを介してデータ 処理機に取り込むようにしたデータ処理装置及び入・出力ボードに関する。

【０００２】

【従来の技術】

１６ビット或いは３２ビットのＣＰＵを搭載したパーソナルコンピュータ（以 下、単にパソコンと呼ぶ）は、種々のアプリケーション・ソフトウェアに支えら れて様々な用途に用いられている。こうしたパソコンは、拡張スロットに拡張ボ ードや増設ボードを差し込むことで、メモリを増設したり或いはイメージスキャ ナ等の外部接続機器が接続できるようになっている。ところで、図３に示すデー タ処理装置１は、試作中や開発中のシステムに関するデータをデータ出力機２か ら外部メモリ３に保存しておき、この外部メモリ３に保存されたデータを解析用 のデータ処理機４に随時取り込めるよう構成したものであり、データ処理機４に は一般に普及しているパソコンを用いている。

【０００３】 外部メモリ３とデータ解析用のデータ処理機４は、外部メモリ３のアドレス入 力端子をアドレスバスを介してデータ処理機４のポートアドレス出力端子に接続 し、外部メモリ３のデータ出力端子をデータバスを介してデータ処理機４のデー タ入・出力端子に接続するとともに、外部メモリ３のリード信号入力端子をデー タ処理機４のリード信号出力端子に接続することによって結ばれている。外部メ モリ３からデータを読み出す場合は、まずリード信号出力端子からリード信号を 出力するとともに、ポートアドレス出力端子から外部メモリ３に対してアドレス 信号を出力する。外部メモリ３は、リード信号を受信していることを確認した上 で、アドレス指定された番地に書き込まれているデータを読み出し、データ出力 端子からデータバスを介してデータ処理機４のデータ入・出力端子に供給する。

【０００４】

【考案が解決しようとする課題】 上記従来のデータ処理装置１は、データ処理機４のポートアドレス出力端子か ら出力される一のポートアドレスに外部メモリ３のアドレスを対応させているた め、複数のデータを読み込む必要がある場合は複数のポートアドレスが必要とな る。しかし、一般のパソコンを見れば明らかなように、外部接続機器の接続数に は常識的な限度があり、外部接続機器に対応するポートアドレスでかつユーザ側 に開放されたポートアドレスは８バイト程度とごく少ない。このため、８バイト のポートアドレスをアドレスに使用する従来のデータ処理装置１は、外部メモリ ３に対して自由にメモリ空間を構築するのは困難であり、せっかくデータ出力機 ２から外部メモリ３に転送したデータも、データ処理機４側で簡単に自由に取り 出すことができないといった課題があった。また、データ処理機４の内部で使用 する機器のためのポートアドレスが、内部機器を指定するさいにもポートアドレ ス出力端子から外部に出力されるために、必要もないのに関係ないデータが外部 メモリ３から読み込まれてしまうことがあり、データ処理機４側でのデータ処理 やデータ解析に混乱を招くことがある等の課題があった。

【０００５】

【課題を解決するための手段】

この考案は、上記課題を解決したものであり、外部接続機器に対しポートアド レスを指定してデータの授受を行うデータ処理機と、該データ処理機以外で処理 されたデータが書き込まれる外部メモリと、該外部メモリと前記データ処理機の 間にアドレス／データ共用バスを介して接続され、前記データ処理機が所定のポ ートアドレスを出力し、かつライト信号とリード信号を交互に出力するときに、 ライト信号に合わせて出力されるアドレスを外部メモリに送り込み、リード信号 に合わせて外部メモリから出力されるデータをデータ処理機に取り込む入・出力 ボードとを具備するデータ処理装置を特徴とするものである。

【０００６】 さらにまた、この考案は、データ処理機からライト信号を受けて作動し、該デ ータ処理機のデータ入・出力端子からアドレス／データ共用バスを介して出力さ れるアドレス信号をラッチし、外部メモリのアドレス入力端子に与えるラッチ回 路と、前記外部処理機が出力するポートアドレスを予め設定された所定のアドレ スと比較し、両者が一致したときにのみポートアドレス一致信号を出力するポー トアドレス比較器と、前記ポートアドレス一致信号と前記データ処理機が出力す るリード信号とを受けて作動し、前記外部メモリから読み出されたデータを保持 し、前記アドレス／データ共用バスを介して前記データ処理機のデータ入・出力 端子に与えるラインバッファ回路とを具備する入・出力ボードを特徴とするもの である。

【０００７】

【作用】

この考案は、外部接続機器に対しポートアドレスを指定してデータの授受を行 うデータ処理機と、データ処理機以外で処理されたデータが書き込まれる外部メ モリとの間に、アドレス／データ共用バスを介して入・出力ボードを接続し、デ ータ処理機が所定のポートアドレスを出力し、かつライト信号とリード信号を交 互に出力するときに、ライト信号に合わせて出力されるアドレスを外部メモリに 送り込み、リード信号に合わせて外部メモリから出力されるデータをデータ処理 機に取り込むことにより、外部メモリに対しポートアドレスの数に制約されない メモリ空間を自由に構築する。

【０００８】

【実施例】

以下、この考案の実施例について、図１，２を参照して説明する。図１は、こ の考案の入・出力ボードを組み込んだデータ処理装置の一実施例を示す回路構成 図、図２は、図１に示した回路各部の信号波形図である。

【０００９】 図１に示すデータ処理装置１１は、１６ビット又は３２ビットのＣＰＵを搭載 した市販のパーソナルコンピュータからなるデータ処理機１２と試作中のシステ ムに関するデータを出力するデータ出力機１３とを、外部メモリ１４を組み込ん だ入・出力ボード１５を介して接続したものである。入・出力ボード１５は、外 部メモリ１４を中継してデータ出力機１３からデータ処理機１２にデータを転送 するためのインタフェースを司るものであり、外部メモリ１４に対して自由にメ モリ空間が構築できるよう、データ出力機１３に対してもまたデータ処理機１２ に対してもアドレス／データ共用バスを介して外部メモリ１４を接続する構成と してある。また、データどうしの衝合を避けるため、外部メモリ１４は、ラッチ 回路と２個のラインバッファ回路１７，１８を介してデータ出力機１３に接続す るとともに、ラッチ回路１９とラインバッファ回路２０及びポートアドレス比較 器２１を介してデータ処理機１２に接続してある。

【００１０】 データ出力機１３は、ラッチ回路１６とラインバッファ回路１７の縦列接続回 路を介して外部メモリ１４にアドレスを供給するとともに、ラインバッファ回路 １８を介して外部メモリ１４にデータを供給するため、データ入・出力端子に接 続された８ビットのアドレス／データ共用バスを途中から２分岐させてラッチ回 路１６とラインバッファ回路１７に接続してある。ラッチ回路１６は、アドレス をラッチするときだけデータ出力機１３からラッチ信号を供給され、ラッチ信号 が供給されたときにだけアドレス／データ共用バスから信号（この場合、アドレ ス）を受け入れてラッチする。ラインバッファ回路１７，１８は、ともにデータ 出力機１３が出力するライト信号をイネーブル端子に供給され、イネーブル状態 においてのみ信号の通過を許容する。

【００１１】 従って、データ出力機１３から外部メモリ１４にデータを転送する場合は、ま ずデータ入・出力端子からアドレスを出力し、ラッチ信号により作動状態とした ラッチ回路１６にアドレスをラッチさせる。次に、データ入・出力端子からデー タを出力し、イネーブル信号により作動状態とさせたラインバッファ回路１７， １８から、それぞれデータとアドレスを外部メモリ１４に供給する。その結果、 ラッチ回路１６からラインバッファ回路１７を経由して送られるアドレスにより 指定された番地に、ラインバッファ回路１８を経由して送られたデータが書き込 まれる。

【００１２】 なお、データ出力機１３が外部メモリ１４に対してデータを書き込んでいると きに、データ処理機１２はラッチ回路１６とラインバッファ回路１７を結ぶアド レスバスの最下位側から第６位のビットを監視することで、データ書き込み中か 否かを判別しており、データ書き込み中は後述するデータ読み出しを禁止するよ う構成してある。

【００１３】 一方、データ処理機１２は、ラッチ回路１９を介して外部メモリ１４にアドレ スを供給し、ラインバッファ回路２０を介してデータを受け入れるため、データ 入・出力端子に接続された８ビットのアドレス／データ共用バスを途中から２分 岐させてラッチ回路１９とラインバッファ回路２０に接続してある。ラッチ回路 １９は、アドレスをラッチするときのみデータ処理機１２からライト信号を供給 され、ライト信号が供給されたときにだけアドレス／データ共用バスから信号（ この場合、アドレス）を受け入れてラッチする。ラインバッファ回路２０は、デ ータ処理機１２が出力するライト信号と後述するポートアドレス一致信号との論 理積をイネーブル端子に供給され、イネーブル状態においてのみ信号の通過を許 容する。

【００１４】 ポートアドレス比較器２１は、データ処理機１２のポートアドレス出力端子か ら出力される１６ビットのポートアドレスを下位８ビットと上位８ビットに分け て予め設定された指定アドレスと比較する２個の比較回路２２，２３と、上位８ ビットの指定アドレスを設定するためのディップスイッチ２４等を有する。実施 例の場合、下位８ビット比較回路２２の比較基準を与える８個のピン端子は、最 下位側から第５番目と第７番目及び第８番目を「１」とし、他を「０」にレベル 指定してある。また、上位８ビット比較器２３の８個のピン端子に接続したディ ップスイッチ２４は、いずれのピン端子も開放してあり、このため上位８ビット はすべてレベル「１」に指定される。従って、実施例では、比較基準となる指定 アドレスとして、「１１１１１１１１１１０１００００」すなわち「ＦＦＤ０」 が設定される。

【００１５】 ところで、データ処理機１２が出力するポートアドレスが、ポートアドレス比 較器２１に設定された指定アドレス「ＦＦＤ０」に一致すると、下位８ビット及 び上位８ビットの各比較回路２２，２３の一致出力端子からロウレベルの一致信 号がノアゲート回路２５に出力される。このため、ノアゲート回路２５の出力は ハイレベルとなるが、続くインバータ回路２６にて極性反転されてロウレベルと された信号が、ポートアドレス一致信号としてポートアドレス比較器２１から出 力される。このポートアドレス一致信号は、ラインバッファ回路２０のためのノ アゲート回路２７に送り込まれ、そこでデータ処理機１２が出力するリード信号 との論理和をとられ、論理和出力をインバータ回路２８にて極性反転した信号が 、ラインバッファ回路２０のイネーブル信号端子と外部メモリ１４のアウトプッ トイネーブル信号端子にそれぞれ供給される。

【００１６】 ここで、外部メモリ１４からデータ処理機１２にデータを転送する場合、デー タ処理機１２から前記指定アドレスを出力するとともに、ライト信号出力端子か らインバータ回路２９を介してラッチ回路１９に対してライト信号を供給する。 このとき、図２（Ｂ），（Ｄ）に示したように、ライト信号に合わせてデータ入 ・出力端子からアドレスが出力され、このアドレスがライト信号により作動した ラッチ回路１９にラッチされ、外部メモリ１４のアドレス入力端子に送り込まれ る。なお、ポートアドレス比較器２１からは図２（Ａ）に示したポートアドレス 一致信号が出力されるが、ノアゲート回路２７にはまだリード信号が供給されて いないため、インバータ回路２８の出力はハイレベルのままであり、ラインバッ ファ回路２７は非作動状態にある。

【００１７】 ライト信号に続き図２（Ｃ）に示したリード信号が出力されると、インバータ 回路２８の出力がロウレベルに転ずるため、ラインバッファ回路２０が作動する とともに、外部メモリ１４は読み出し可能な状態に切り替わる。このため、既に アドレス指定を受けた外部メモリ１４からは、指定番地に格納されたデータが読 み出され、ラインバッファ回路２０を介してデータ処理機１２に取り込まれる。 データの取り込みが完了すると、データ処理機１２は、ライト信号とアドレスを 出力するため、外部メモリ１４に対して次のアドレス指定がなされ、ライト信号 に続くリード信号に合わせて外部メモリ１４からデータが読み出される。従って 、データ処理機１２は、指定されたポートアドレスを出力した状態で、ライト信 号とリード信号を交互に出力することで、ライト信号に合わせてアドレス指定を 行うことができ、リード信号に合わせてデータを取り込むことができる。

【００１８】 このように、上記データ処理装置１１は、ポートアドレスとして外部に開放さ れている数少ないアドレスを外部メモリ１４のためのアドレスとして使用するの ではなく、ポートアドレス出力端子は外部メモリ１４を使用するときにだけ指定 アドレスを出力するのに用い、データ入・出力端子をアドレス出力とデータ入力 のための共用端子として利用することで、使用できるアドレスに制約を受けるこ となく、外部メモリ１４に対し自由にメモリ空間を構築し、データの自在な処理 が可能である。

【００１９】 また、入・出力ボード１５は、パーソナルコンピュータとして市販されている データ処理機１２の拡張スロットに接続することにより、データ出力機１２から 外部メモリ１４に書き込んだデータを、ポートアドレスを指定した上でライト信 号とリード信号を交互に出力するだけで、アドレス出力端子を兼ねるデータ入力 端子を介してデータ処理機１２に自在に取り込むことができ、自由に構築したメ モリ空間上でアドレスに制約を受けることなくデータの処理が可能になる。

【００２０】 なお、上記実施例において、データ出力機１３に対するインタフェース回路す なわちラッチ回路１６やラインバッファ回路１７，１８を省略してしまい、外部 メモリ１４とその外にデータ処理機１２との間のインタフェース回路すなわちラ ッチ回路１９やラインバッファ回路２０或いはポートアドレス比較器２１だけを 入・出力ボード１５に組み込む構成とすることもできる。

【００２１】

【考案の効果】

以上説明したように、この考案のデータ処理装置は、外部接続機器に対しポー トアドレスを指定してデータの授受を行うデータ処理機と、データ処理機以外で 処理されたデータが書き込まれる外部メモリとの間に、アドレス／データ共用バ スを介して入・出力ボードを接続し、データ処理機が所定のポートアドレスを出 力し、かつライト信号とリード信号を交互に出力するときに、ライト信号に合わ せて出力されるアドレスを外部メモリに送り込み、リード信号に合わせて外部メ モリから出力されるデータをデータ処理機に取り込む構成としたから、指定され たポートアドレスを出力した状態で、ライト信号とリード信号を交互に出力する ことにより、ライト信号に合わせてアドレス指定を行い、リード信号に合わせて データの取り込みを行うことができ、従ってポートアドレスとして外部に開放さ れている数少ないアドレスを外部メモリのためのアドレスとして使用するのでは なく、ポートアドレス出力端子は外部メモリを使用するときにだけ指定アドレス を出力するのに用い、データ入・出力端子をアドレス出力とデータ入力のための 共用端子として利用することで、使用できるアドレスに制約を受けることなく、 外部メモリに対し自由にメモリ空間を構築し、データの自在な処理が可能である 等の優れた効果を奏する。

【００２２】 また、この考案の入・出力ボードは、データ処理機からライト信号を受けて作 動し、該データ処理機のデータ入・出力端子からアドレス／データ共用バスを介 して出力されるアドレス信号をラッチし、外部メモリのアドレス入力端子に与え るラッチ回路と、前記外部処理機が出力するポートアドレスを予め設定された所 定のアドレスと比較し、両者が一致したときにのみポートアドレス一致信号を出 力するポートアドレス比較器と、前記ポートアドレス一致信号と前記データ処理 機が出力するリード信号とを受けて作動し、前記外部メモリから読み出されたデ ータを保持し、前記アドレス／データ共用バスを介して前記データ処理機のデー タ入・出力端子に与えるラインバッファ回路とから構成したので、例えばパーソ ナルコンピュータとして市販されているデータ処理機の拡張スロットに接続すれ ば、データ処理機以外の例えばデータ出力機から外部メモリに書き込んだデータ を、ポートアドレスを指定した上でライト信号とリード信号を交互に出力するこ とにより、アドレス出力端子を兼ねるデータ入力端子を介してデータ処理機に自 在に取り込むことができ、自由に構築したメモリ空間上でアドレスに制約を受け ることなくデータの処理が可能である等の効果を奏する。

【図面の簡単な説明】

【図１】この考案の入・出力ボードを組み込んだデータ
処理装置の一実施例を示す回路構成図である。

【図２】図１に示した回路各部の信号波形図である。

【図３】従来のデータ処理装置の一例を示す回路構成図
である。

【符号の説明】

１１ データ処理装置 １２ データ処理機 １４ 外部メモリ １５ 入・出力ボード １９ ラッチ回路 ２０ ラインバッファ回路 ２１ ポートアドレス比較器

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 外部接続機器に対しポートアドレスを指
   定してデータの授受を行うデータ処理機と、該データ処
   理機以外で処理されたデータが書き込まれる外部メモリ
   と、該外部メモリと前記データ処理機の間にアドレス／
   データ共用バスを介して接続され、前記データ処理機が
   所定のポートアドレスを出力し、かつライト信号とリー
   ド信号を交互に出力するときに、ライト信号に合わせて
   出力されるアドレスを外部メモリに送り込み、リード信
   号に合わせて外部メモリから出力されるデータをデータ
   処理機に取り込む入・出力ボードとを具備することを特
   徴とするデータ処理装置。
2. 【請求項２】 データ処理機からライト信号を受けて作
   動し、該データ処理機のデータ入・出力端子からアドレ
   ス／データ共用バスを介して出力されるアドレス信号を
   ラッチし、外部メモリのアドレス入力端子に与えるラッ
   チ回路と、前記外部処理機が出力するポートアドレスを
   予め設定された所定のアドレスと比較し、両者が一致し
   たときにのみポートアドレス一致信号を出力するポート
   アドレス比較器と、前記ポートアドレス一致信号と前記
   データ処理機が出力するリード信号とを受けて作動し、
   前記外部メモリから読み出されたデータを保持し、前記
   アドレス／データ共用バスを介して前記データ処理機の
   データ入・出力端子に与えるラインバッファ回路とを具
   備することを特徴とする入・出力ボード。