JPH0685196A - キャパシタ - Google Patents
キャパシタInfo
- Publication number
- JPH0685196A JPH0685196A JP4237507A JP23750792A JPH0685196A JP H0685196 A JPH0685196 A JP H0685196A JP 4237507 A JP4237507 A JP 4237507A JP 23750792 A JP23750792 A JP 23750792A JP H0685196 A JPH0685196 A JP H0685196A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- fin
- electrode
- silicon carbide
- type electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 29
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005452 bending Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 特にＤＲＡＭに適するキャパシタに関し，フ
ィン型電極の湾曲を防止して，精密かつ信頼性の高いキ
ャパシタを提供することを目的とする。 【構成】 基板１上に垂設された導体柱の側面に，相互
に空隙１０を設けて平行に固着された複数の導体板を有
してなるフィン型電極１１と，導体板の表面に形成され
た絶縁膜を挟み導体板間の空隙１０を埋め込み形成され
た電極８とを有するキャパシタにおいて，フィン型電極
１１は，炭化珪素からなることを特徴として構成する。
ィン型電極の湾曲を防止して，精密かつ信頼性の高いキ
ャパシタを提供することを目的とする。 【構成】 基板１上に垂設された導体柱の側面に，相互
に空隙１０を設けて平行に固着された複数の導体板を有
してなるフィン型電極１１と，導体板の表面に形成され
た絶縁膜を挟み導体板間の空隙１０を埋め込み形成され
た電極８とを有するキャパシタにおいて，フィン型電極
１１は，炭化珪素からなることを特徴として構成する。
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置，特にＤＲ
ＡＭ（ダイナミック・ランダム・アクセス・メモリ）に
適するキャパシタに関する。
ＡＭ（ダイナミック・ランダム・アクセス・メモリ）に
適するキャパシタに関する。
【０００２】近年の半導体装置の微細化に伴い，基板上
で占めるキャパシタの面積を小さくするため，立体的に
構成されたキャパシタが用いられる。かかる立体構造の
キャパシタとして，一方の電極を，基板に垂直に設けら
れた柱に複数の水平な板（以下フィンという。）をフィ
ン状に取り付けた形状とし，電極面積を大きくしたフィ
ン型キャパシタが，広く使用されている。
で占めるキャパシタの面積を小さくするため，立体的に
構成されたキャパシタが用いられる。かかる立体構造の
キャパシタとして，一方の電極を，基板に垂直に設けら
れた柱に複数の水平な板（以下フィンという。）をフィ
ン状に取り付けた形状とし，電極面積を大きくしたフィ
ン型キャパシタが，広く使用されている。
【０００３】しかし，立体構造を採るため形状は平面構
造のものより複雑で，その製造工程も複雑となる。この
ため，確実に製造をすることができるフィン型キャパシ
タが強く要望されている。
造のものより複雑で，その製造工程も複雑となる。この
ため，確実に製造をすることができるフィン型キャパシ
タが強く要望されている。
【０００４】
【従来の技術】従来のフィン型キャパシタは，ポリシリ
コンを材料としてフィンが形成されていた。しかし，ポ
リシリコンからなるフィンは，製造中に湾曲して変形す
るため，精密なキャパシタを製造することが難しい。
コンを材料としてフィンが形成されていた。しかし，ポ
リシリコンからなるフィンは，製造中に湾曲して変形す
るため，精密なキャパシタを製造することが難しい。
【０００５】以下，従来例のフィン型キャパシタの製造
について説明する。図２は，従来例断面図であり，ＤＲ
ＡＭのフィン型キュパシタの一方の電極となるフィン型
電極の形状を表している。
について説明する。図２は，従来例断面図であり，ＤＲ
ＡＭのフィン型キュパシタの一方の電極となるフィン型
電極の形状を表している。
【０００６】フィン型電極は，図２を参照して，半導体
基板１上に設けられた窒化膜２を貫通して基板に達する
柱状または縦断面Ｕ字状の部分と，その側面から水平に
張り出す複数のフィンとが，一体のポリシリコン９とし
て形成される。
基板１上に設けられた窒化膜２を貫通して基板に達する
柱状または縦断面Ｕ字状の部分と，その側面から水平に
張り出す複数のフィンとが，一体のポリシリコン９とし
て形成される。
【０００７】図３は従来例断面製造工程図であり，図２
に示すフィン型電極の製造方法を表している。このフィ
ン型電極の製造は，先ず，シリコン基板１上に窒化膜２
を形成し，酸化膜（ＳｉＯ2 膜），ポリシリコン９層を
交互に積層する。ついで，最上層の酸化膜を形成したの
ち，最上層の酸化膜の表面から窒化膜２を貫通し基板１
に達するコンタクトホールを形成する。
に示すフィン型電極の製造方法を表している。このフィ
ン型電極の製造は，先ず，シリコン基板１上に窒化膜２
を形成し，酸化膜（ＳｉＯ2 膜），ポリシリコン９層を
交互に積層する。ついで，最上層の酸化膜を形成したの
ち，最上層の酸化膜の表面から窒化膜２を貫通し基板１
に達するコンタクトホールを形成する。
【０００８】次いで，コンタクトホールの内面及び最上
層の酸化膜の表面を覆うポリシリコン９を堆積する。次
いで，図３（ａ）を参照して，フィンを画定するマスク
を用いてポリシリコン９および酸化膜３を選択的にエッ
チングしたのち，フィン間の酸化膜３をエッチグングに
より除去して空隙１０を形成し，図２に示すフィン型電
極を制作する。
層の酸化膜の表面を覆うポリシリコン９を堆積する。次
いで，図３（ａ）を参照して，フィンを画定するマスク
を用いてポリシリコン９および酸化膜３を選択的にエッ
チングしたのち，フィン間の酸化膜３をエッチグングに
より除去して空隙１０を形成し，図２に示すフィン型電
極を制作する。
【０００９】しかし，フィン間の酸化膜３を除去したと
き，ポリシリコンのフィンは，図３（ｂ）を参照して，
自重により撓み，或いはエッチャントの表面張力により
湾曲して，フィン間隔が狭くなり，ときには接触するの
である。
き，ポリシリコンのフィンは，図３（ｂ）を参照して，
自重により撓み，或いはエッチャントの表面張力により
湾曲して，フィン間隔が狭くなり，ときには接触するの
である。
【００１０】このため，キャパシタの容量が設計値と相
違してしまう。特にフィン相互の接触は，容量を小さく
し，また後工程で，フィン間の空隙１０に他の一方の電
極材料を埋め込む際に埋め込みを不完全なものとし，キ
ャパシタの信頼性を著しく損なうのである。
違してしまう。特にフィン相互の接触は，容量を小さく
し，また後工程で，フィン間の空隙１０に他の一方の電
極材料を埋め込む際に埋め込みを不完全なものとし，キ
ャパシタの信頼性を著しく損なうのである。
【００１１】
【発明が解決しようとする課題】上述したように，従来
のフィン型キャパシタは，フィン型電極材料としてポリ
シリコンを用いているため，狭い間隙で平行に設けられ
た薄い水平のフィンが湾曲してフィン間の空隙が狭窄
し，又はフィンが相互に接触して，容量を減少させ，ま
た信頼性を損なうという問題があった。
のフィン型キャパシタは，フィン型電極材料としてポリ
シリコンを用いているため，狭い間隙で平行に設けられ
た薄い水平のフィンが湾曲してフィン間の空隙が狭窄
し，又はフィンが相互に接触して，容量を減少させ，ま
た信頼性を損なうという問題があった。
【００１２】本発明は，フィン型電極材料に炭化珪素を
用いることにより，フィンの弾性を大きくしてフィンの
湾曲を防止することで，精密な容量を信頼性高く製造す
ることができるフィン型キャパシタを提供することを目
的とする。
用いることにより，フィンの弾性を大きくしてフィンの
湾曲を防止することで，精密な容量を信頼性高く製造す
ることができるフィン型キャパシタを提供することを目
的とする。
【００１３】
【課題を解決するための手段】図１は本発明の実施例断
面製造工程図であり，半導体装置のキャパシタを表して
いる。
面製造工程図であり，半導体装置のキャパシタを表して
いる。
【００１４】上記課題を解決するために本発明は，図１
を参照して，基板１上に垂設された導体柱の側面に，相
互に空隙１０を設けて平行に固着された複数の導体板を
有してなるフィン型電極１１と，該導体板の表面に形成
された絶縁膜を挟み該導体板間の空隙１０を埋め込み形
成された電極８とを有するキャパシタにおいて，該フィ
ン型電極１１は，炭化珪素からなることを特徴として構
成する。
を参照して，基板１上に垂設された導体柱の側面に，相
互に空隙１０を設けて平行に固着された複数の導体板を
有してなるフィン型電極１１と，該導体板の表面に形成
された絶縁膜を挟み該導体板間の空隙１０を埋め込み形
成された電極８とを有するキャパシタにおいて，該フィ
ン型電極１１は，炭化珪素からなることを特徴として構
成する。
【００１５】
【作用】本発明の構成では，平行に支持される薄いフィ
ン型電極の材料として，炭化珪素が用いられる。
ン型電極の材料として，炭化珪素が用いられる。
【００１６】炭化珪素は，ヤング率及び剛性率が高いの
で，容易には湾曲しない。従って，一端で水平に支持さ
れる薄板（フィン）の材料として炭化珪素を用いたフィ
ン型電極は，フィン間の空隙を形成した時に，フィンの
自重又はその間の液体の表面張力によるフィンの湾曲量
が小さいため，フィン間の間隔及び接触を回避できるの
である。
で，容易には湾曲しない。従って，一端で水平に支持さ
れる薄板（フィン）の材料として炭化珪素を用いたフィ
ン型電極は，フィン間の空隙を形成した時に，フィンの
自重又はその間の液体の表面張力によるフィンの湾曲量
が小さいため，フィン間の間隔及び接触を回避できるの
である。
【００１７】従って，キャパシタの容量の減少を防止で
き，また他の一方の電極材料の埋め込みを確実にするこ
とができるので，キャパシタを精密にかつ確実に製造す
ることができる。
き，また他の一方の電極材料の埋め込みを確実にするこ
とができるので，キャパシタを精密にかつ確実に製造す
ることができる。
【００１８】
【実施例】本発明をＤＲＡＭのキャパシタに適用した実
施例を参照して詳細に説明する。先ず，図１（ａ）を参
照して，シリコン基板１上に厚さ５０nmの窒化膜２を形
成する。
施例を参照して詳細に説明する。先ず，図１（ａ）を参
照して，シリコン基板１上に厚さ５０nmの窒化膜２を形
成する。
【００１９】次いで，例えば厚さ３０nmの酸化膜（Ｓｉ
Ｏ2 膜）３と例えば厚さ３０nmの炭化珪素膜を交互に積
層して，３層の酸化膜３及び２層の炭化珪素膜４を重層
する。即ち，窒化膜２に接する層及び最上層は酸化膜３
である。
Ｏ2 膜）３と例えば厚さ３０nmの炭化珪素膜を交互に積
層して，３層の酸化膜３及び２層の炭化珪素膜４を重層
する。即ち，窒化膜２に接する層及び最上層は酸化膜３
である。
【００２０】上記炭化珪素膜４は，例えば堆積温度４５
０℃，流量１００sccmのＳｉ2 Ｈ6と流量１００sccmの
Ｃ2 Ｈ2 との圧力０．２Toorの混合ガス雰囲気中で周波
数１３．５６MHz ，出力１００Ｗで励起するプラズマＣ
ＶＤ法によりアモルファス炭化珪素として堆積すること
ができる。さらに，堆積された炭化珪素を導体とするた
めに, 上記混合ガスにドーピングガスとしてＰＨ3 又は
Ｂ2 Ｈ6 を添加する。
０℃，流量１００sccmのＳｉ2 Ｈ6と流量１００sccmの
Ｃ2 Ｈ2 との圧力０．２Toorの混合ガス雰囲気中で周波
数１３．５６MHz ，出力１００Ｗで励起するプラズマＣ
ＶＤ法によりアモルファス炭化珪素として堆積すること
ができる。さらに，堆積された炭化珪素を導体とするた
めに, 上記混合ガスにドーピングガスとしてＰＨ3 又は
Ｂ2 Ｈ6 を添加する。
【００２１】また，酸化膜３は通常半導体装置の製造に
用いられるＣＶＤ法により堆積することができる。次い
で，堆積された酸化膜３及び炭化珪素膜４を貫通して基
板１に達するコンタクトホール５を形成する。
用いられるＣＶＤ法により堆積することができる。次い
で，堆積された酸化膜３及び炭化珪素膜４を貫通して基
板１に達するコンタクトホール５を形成する。
【００２２】このエッチングは，例えば３フッ化窒素プ
ラズマによるイオンエッチングを用いてすることができ
る。次いで，図１（ｂ）を参照して，上記工程と同様の
プラズマＣＶＤ法により例えば厚さ３０nmの炭化珪素膜
６を基板１上にコンタクトホール５の内面を覆い堆積す
る。
ラズマによるイオンエッチングを用いてすることができ
る。次いで，図１（ｂ）を参照して，上記工程と同様の
プラズマＣＶＤ法により例えば厚さ３０nmの炭化珪素膜
６を基板１上にコンタクトホール５の内面を覆い堆積す
る。
【００２３】次いで，窒素雰囲気中で例えば８００℃，
３０分間の熱処理をして，アモルファス炭化珪素を多結
晶に変換して，炭化珪素膜４の比抵抗を小さくする。次
いで，図１（ｃ）を参照して，フィンを画定する領域を
メサ型に残して，炭化珪素膜４，６および酸化膜３を窒
化膜２をストッパとする選択的エッチングにより除去す
る。
３０分間の熱処理をして，アモルファス炭化珪素を多結
晶に変換して，炭化珪素膜４の比抵抗を小さくする。次
いで，図１（ｃ）を参照して，フィンを画定する領域を
メサ型に残して，炭化珪素膜４，６および酸化膜３を窒
化膜２をストッパとする選択的エッチングにより除去す
る。
【００２４】次いで，図１（ｄ）を参照して，上記メサ
の側面に表出する酸化膜３の端面から，等方性エッチン
グを用いて酸化膜３を除去して，炭化珪素膜４，６から
なるフィン型電極１１を形成する。
の側面に表出する酸化膜３の端面から，等方性エッチン
グを用いて酸化膜３を除去して，炭化珪素膜４，６から
なるフィン型電極１１を形成する。
【００２５】本実施例では，フィンは弾性の大きな炭化
珪素からできているため，フィン間の酸化膜３を除去し
た跡に空隙１０が形成されても，フィンはＤＲＡＭで問
題とされる程度のキャパシタの容量変化を惹起する程大
きくは湾曲しない。
珪素からできているため，フィン間の酸化膜３を除去し
た跡に空隙１０が形成されても，フィンはＤＲＡＭで問
題とされる程度のキャパシタの容量変化を惹起する程大
きくは湾曲しない。
【００２６】次いで，図１（ｅ）を参照して，フィン表
面を覆う絶縁膜７，例えば厚さ５nmの窒化膜を堆積し，
その表面を１nm酸化した後，一方の電極となるポリシリ
コン８を，フィン間の空隙を埋めてＣＶＤ法により堆積
し，さらにポリシリコン８をパターニングしてキャパシ
タを製造する。
面を覆う絶縁膜７，例えば厚さ５nmの窒化膜を堆積し，
その表面を１nm酸化した後，一方の電極となるポリシリ
コン８を，フィン間の空隙を埋めてＣＶＤ法により堆積
し，さらにポリシリコン８をパターニングしてキャパシ
タを製造する。
【００２７】本実施例に係るキャパシタは，フィンの湾
曲が小さいから精密な容量と高い信頼性を有する。
曲が小さいから精密な容量と高い信頼性を有する。
【００２８】
【発明の効果】本発明によれば，弾性率の大きな炭化珪
素でフィン型電極を形成するから，フィンの湾曲が小さ
く，精密且つ信頼性の高いキャパシタを提供することが
でき，電子部品の性能向上に寄与するところが大きい。
素でフィン型電極を形成するから，フィンの湾曲が小さ
く，精密且つ信頼性の高いキャパシタを提供することが
でき，電子部品の性能向上に寄与するところが大きい。
【図１】 本発明の実施例断面製造工程図
【図２】 従来例断面図
【図３】 従来例の断面製造工程図
１ 基板 ２ 窒化膜 ３ 酸化膜 ４，６ 炭化珪素膜 ５ コンタクトホール ７ 絶縁膜 ８ ポリシリコン電極８ ９ ポリシリコン １０ 空隙 ９ Ｘ 10、11 Ｘ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮田 宏志 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 武田 正行 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 基板（１）上に垂設された導体柱の側面
に，相互に空隙（１０）を設けて平行に固着された複数
の導体板を有してなるフィン型電極（１１）と，該導体
板の表面に形成された絶縁膜を挟み該導体板間の空隙
（１０）を埋め込み形成された電極（８）とを有するキ
ャパシタにおいて， 該フィン型電極（１１）は，炭化珪素からなることを特
徴とするキャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237507A JPH0685196A (ja) | 1992-09-07 | 1992-09-07 | キャパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237507A JPH0685196A (ja) | 1992-09-07 | 1992-09-07 | キャパシタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685196A true JPH0685196A (ja) | 1994-03-25 |
Family
ID=17016348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4237507A Withdrawn JPH0685196A (ja) | 1992-09-07 | 1992-09-07 | キャパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685196A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7676401B2 (en) | 1998-03-26 | 2010-03-09 | Sharp Kabushiki Kaisha | Data distribution system and data selling apparatus therefor, data retrieving apparatus, duplicated data detecting system, and data reproduction apparatus |
| US10460877B2 (en) | 2016-05-27 | 2019-10-29 | Tdk Corporation | Thin-film capacitor including groove portions |
-
1992
- 1992-09-07 JP JP4237507A patent/JPH0685196A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7676401B2 (en) | 1998-03-26 | 2010-03-09 | Sharp Kabushiki Kaisha | Data distribution system and data selling apparatus therefor, data retrieving apparatus, duplicated data detecting system, and data reproduction apparatus |
| US10460877B2 (en) | 2016-05-27 | 2019-10-29 | Tdk Corporation | Thin-film capacitor including groove portions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656536A (en) | Method of manufacturing a crown shaped capacitor with horizontal fins for high density DRAMs | |
| JP2006287229A (ja) | 開口部を有する構造部 | |
| KR100323832B1 (ko) | 고용량을 갖는 캐패시터의 제조방법 및 이를 이용한 반도체 소자의 제조방법 | |
| US5702974A (en) | Method for fabricating capacitor of semiconductor device | |
| US5907774A (en) | Corrugated post capacitor and method of fabricating using selective silicon deposition | |
| JPH06216331A (ja) | 半導体メモリセルの製造方法 | |
| JP3604525B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| JPH0685196A (ja) | キャパシタ | |
| WO2014115641A1 (ja) | 半導体装置の製造方法 | |
| US5960295A (en) | Method for fabricating a storage plate of a semiconductor capacitor | |
| JP2708729B2 (ja) | 半導体素子のコンタクトホール形成方法 | |
| JPH10173190A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH09181272A (ja) | 半導体素子のキャパシタ製造方法 | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| EP0810653B1 (en) | DRAM and method of fabricating a DRAM with increased capacity | |
| JPH05226583A (ja) | 半導体装置およびその製造方法 | |
| US20040110363A1 (en) | Method of forming a novel composite insulator spacer | |
| KR0166038B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH1012839A (ja) | 半導体装置およびその製造方法 | |
| JP3104262B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04264766A (ja) | 半導体装置の製造方法 | |
| KR960009999B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| JP2792349B2 (ja) | 半導体メモリの製造方法 | |
| JPH10150151A (ja) | キャパシタおよびその製造方法 | |
| JPH07183398A (ja) | 半導体装置のキャパシタ製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |