JPH0684798U - ブリッジインバータ回路 - Google Patents

Abstract

(57)【要約】 【目的】 絶縁型のスイッチング素子が破壊されるおそ
れをなくす。 【構成】 ２個のＭＯＳ−ＦＥＴ１、２と２個の高圧直
流電源３、４とを負荷５を介して接続してハーフブリッ
ジを構成し、ＭＯＳ−ＦＥＴ１を低電圧バッファ６とコ
ンデンサ８とダイオード９と低圧電源１０とにより構成
されたブートストラップ回路で駆動する回路において、
ダイオード１９をＭＯＳ−ＦＥＴ２のソースとＭＯＳ−
ＦＥＴ１のソースの間に接続する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、ブリッジ接続するスイッチング素子としてＭＯＳ−ＦＥＴあるい はＩＧＢＴ（Isolated Gate Bipolar Transister）等の絶縁型の素子を用いたブ リッジインバータ回路に関する。

【０００２】

【従来の技術】

従来より、ＭＯＳ−ＦＥＴあるいはＩＧＢＴをブリッジ接続し、これをブート ストラップ回路を用いて駆動するブリッジインバータ回路が知られている。たと えば図２に示すように、２個のＭＯＳ−ＦＥＴ１、２と２個の高圧直流電源３、 ４とを負荷５を介して接続してハーフブリッジを構成し、ハイサイドのＭＯＳ− ＦＥＴ１を低電圧バッファ６とコンデンサ８とダイオード９と低圧電源１０とに より構成されたブートストラップ回路で駆動する。駆動パルスをレベルシフト回 路７を介してバッファ６に与えることによりハイサイドのＭＯＳ−ＦＥＴ１を駆 動し、ローサイドのＭＯＳ−ＦＥＴ２のゲートには直接駆動パルス（これら２つ の駆動パルスは位相が１８０°ずれている）を与える。低電圧バッファ６の電源 として１５ボルトの低圧電源１０が用いられる。

【０００３】 この場合、ＭＯＳ−ＦＥＴ２がオンしている間に、コンデンサ８は低圧電源１ ０よりダイオード９及びＭＯＳ−ＦＥＴ２を通じて充電される。ＭＯＳ−ＦＥＴ ２がその後オフすると、ＭＯＳ−ＦＥＴ１のソース電位が上昇し、それに伴いコ ンデンサ８のコモンモード電位も同様に上昇する。こうしてコンデンサ８が逆バ イアスになり、ＭＯＳ−ＦＥＴ１のソース電位を基準にしたフローティングバイ アスとなる。このときコンデンサ８の充電電荷がバッファ６の電源となる。そこ で、グランド電位を基準にしたパルスをレベルシフト回路７を介してバッファ６ に与えることにより、このバッファ６によってＭＯＳ−ＦＥＴ１のゲートを制御 することができる。ふたたびＭＯＳ−ＦＥＴ１がオフ、ＭＯＳ−ＦＥＴ２がオン になるとコンデンサ８は充電され、こうしてコンデンサ８は充・放電を繰り返す 。

【０００４】

【考案が解決しようとする課題】

しかしながら、このようなブリッジインバータ回路では、ＭＯＳ−ＦＥＴの破 壊にいたる事故が生じる危険がある。すなわち、ＭＯＳ−ＦＥＴ１がオフすると き、このＭＯＳ−ＦＥＴ１を流れる電流はＭＯＳ−ＦＥＴ固有の遅れ時間でゼロ に減少する。ここで負荷５がインダクタンスを含むものであると、負荷５に流れ る電流に着目すれば、インダクタンスは電流を保持しようとする性質があるため 、負荷電流はすぐにはゼロとならず、負荷５→ローサイドの高圧直流電源４→Ｍ ＯＳ−ＦＥＴ２に逆並列に接続されたものとして生じている寄生ダイオード１２ →負荷５の経路を通じて、点線１６で示すような回生電流が流れて循環する。こ のときＭＯＳ−ＦＥＴ１のソース電位はグランド電位よりも寄生ダイオード１２ の順方向降下電圧（通常１〜２ボルト程度）だけ低くなっている。

【０００５】 ところが、これらを接続する配線にもインダクタンス分が含まれている。この インダクタンスを１５で表わすと、このインダクタンス１５にも電流を保持しよ うとする働きがあるが、この電流が流れる経路がないため、ＭＯＳ−ＦＥＴ１が オフしてこのＭＯＳ−ＦＥＴ１を流れる電流が立ち下がっていく過程で、Ｖ＝Ｌ ｓ・ｄｉ／ｄｔで表わされる電圧が図２に示す極性でこのインダクタンス１５に 誘起される。その結果、コンデンサ８は、低圧電源１０の電圧に、インダクタン ス１５に誘起された電圧及び寄生ダイオード１２の順方向降下電圧を加えた電圧 により充電されることになる。これが毎周期繰り返されることにより、コンデン サ８に充電される電圧が徐々に上昇していき、ついにはＭＯＳ−ＦＥＴ１のゲー ト・ソース間の絶対最大定格（通常２０〜３０ボルト程度）を越えてしまい、破 壊に至る。

【０００６】 この対策としては、配線のインダクタンス１５を減らすように工夫することと か、あるいはＭＯＳ−ＦＥＴ２がオフとなっている時間を長くすることなどが考 えられるが、配線のインダクタンス１５をある程度以下にすることは実際上不可 能であり、また、オフ時間を長くすることはスイッチング損失の増大となったり 、駆動周波数を制限することになるため、一般的にはとれない対策である。

【０００７】 この考案は、上記に鑑み、絶縁型のスイッチング素子が破壊されるおそれがな いように改善した、ブリッジインバータ回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】

上記の目的を達成するため、この考案によるブリッジインバータ回路では、ダ イオードを追加接続することとし、この追加のダイオードのアノードを低圧側の スイッチング素子の低圧側端子に、カソードを高圧側のスイッチング素子の低圧 側端子にそれぞれ接続したことが特徴となっている。

【０００９】

【作用】

配線のインダクタンスに誘起される電流が追加されたダイオードと負荷と低圧 側の高圧直流電源とを通って流れるようになる。そのため、低圧側のスイッチン グ素子がオンになってコンデンサが充電されるときに、配線のインダクタンスに より生じる電圧が加わることがなくなり、コンデンサに充電される電圧が上昇す ることを防ぐことができる。その結果、コンデンサの電圧がスイッチング素子の 最大定格を越えることによりそのスイッチング素子が破壊されるという事故を防 止できる。

【００１０】

【実施例】

以下、この考案の好ましい一実施例について図面を参照しながら詳細に説明す る。図１において、２個のＭＯＳ−ＦＥＴ１、２と２個の高圧直流電源３、４と を負荷５を介して接続してハーフブリッジを構成し、ハイサイドのＭＯＳ−ＦＥ Ｔ１を低電圧バッファ６とコンデンサ８とダイオード９と低圧電源１０とにより 構成されたブートストラップ回路で駆動する点などは図１と同様である。図１の 構成と異なるのは、ダイオード１９を追加し、このダイオード１９のアノードを ローサイドのＭＯＳ−ＦＥＴ２のソースに、カソードをハイサイドのＭＯＳ−Ｆ ＥＴ１のソースにそれぞれ接続した点である。

【００１１】 このようにダイオード１９を追加接続した場合の動作について説明すると、ま ず、ＭＯＳ−ＦＥＴ１がオフするとき、このＭＯＳ−ＦＥＴ１を流れる電流はＭ ＯＳ−ＦＥＴ固有の遅れ時間でゼロに減少する。このＭＯＳ−ＦＥＴ１を流れる 電流が立ち下がっていく過程で、インダクタンスにはその電流を保持しようとす る性質があるため、配線のインダクタンス１５に電流が誘起される。この誘起電 流は図１の１点鎖線１７で示すように、配線のインダクタンス１５→負荷５→ロ ーサイドの高圧直流電源４→追加のダイオード１９→配線のインダクタンス１５ の経路を通じて、流れて循環する。

【００１２】 一方、このとき負荷５のインダクタンスに誘起される電流は、図２の場合と同 じに、点線１６で示すように、負荷５→ローサイドの高圧直流電源４→ＭＯＳ− ＦＥＴ２に逆並列に接続されたものとして生じている寄生ダイオード１２→負荷 ５の経路を通じて循環する。

【００１３】 上記の配線のインダクタンス１５に誘起される電流は負荷５のインダクタンス に誘起される電流よりも先に減少し、ゼロになると、後者のみとなる。

【００１４】 したがって、ＭＯＳ−ＦＥＴ１がオフするときのＭＯＳ−ＦＥＴ１のソース電 位は、グランド電位よりもダイオード１９の順方向降下電圧だけ低いものとなる か、寄生ダイオード１２の順方向降下電圧よりも低いものとなるだけである。そ して、これらの順方向降下電圧はいずれにしても通常１〜２ボルト程度である。

【００１５】 そのため、コンデンサ８は、低圧電源１０の電圧（１５ボルト）に１〜２ボル ト程度を加えた電圧で充電されることになり、ＭＯＳ−ＦＥＴのゲート・ソース 間の絶対最大定格を越えることがなくなる。

【００１６】 なお、上記の実施例ではハーフブリッジ回路として構成した例について説明し たが、フルブリッジの回路構成の場合でも同様である。また、スイッチング素子 はＭＯＳ−ＦＥＴ以外にＩＧＢＴなどの絶縁型のスイッチング素子を使用できる 。さらに、この考案の趣旨を変更しない範囲で具体的な回路構成について種々に 変えることができる。

【００１７】

【考案の効果】

以上説明したように、この考案のブリッジインバータ回路によれば、実際上不 可能な配線のインダクタンスを低減することを前提とすることがないので、実際 に実現可能であり、しかもスイッチング損失の増大を招くことなどもなく、スイ ッチング素子の破壊を防ぐことができる。

【図面の簡単な説明】

【図１】この考案の一実施例の回路図。

【図２】従来例の回路図。

【符号の説明】

１、２ ＭＯＳ−ＦＥＴ ３、４ 高圧直流電源 ５ 負荷 ６ 低電圧バッファ ７ レベルシフト回路 ８ コンデンサ ９ ダイオード １０ 低圧電源 １１、１２ 寄生ダイオード １５ 配線のインダクタンス １６ 負荷のインダクタンスによる電流 １７ 配線のインダクタンスによる電流

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 負荷を介して高圧直流電源とともにブリ
   ッジを構成する絶縁型スイッチング素子と、高圧側のス
   イッチング素子に制御電圧を与えるバッファ回路と、該
   バッファ回路の電源端子間に接続されるコンデンサと、
   低圧側のスイッチング素子及びダイオードを介して上記
   コンデンサに充電電流を供給する低圧電源と、高圧側の
   スイッチング素子の低圧側端子にそのカソードが、低圧
   側のスイッチング素子の低圧側端子にそのアノードがそ
   れぞれ接続される追加のダイオードとを備えることを特
   徴とするブリッジインバータ回路。