JPH0683722A - パラレルデータの伝送方法 - Google Patents
パラレルデータの伝送方法Info
- Publication number
- JPH0683722A JPH0683722A JP4255445A JP25544592A JPH0683722A JP H0683722 A JPH0683722 A JP H0683722A JP 4255445 A JP4255445 A JP 4255445A JP 25544592 A JP25544592 A JP 25544592A JP H0683722 A JPH0683722 A JP H0683722A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- output
- parallel
- transmission
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 一方のコンピュータの電源ＯＮ・ＯＦＦによ
る他方のコンピュータの信号誤認が防止できるパラレル
データの伝送方法を得る。 【構成】 相手側コンピュータへ受信処理を開始したこ
とを出力する（ステップ６５）前に、相手側コンピュー
タからのパラレルデータの送信状態を監視する（ステッ
プ６１〜６４）。 【効果】 コンピュータ間での電源ＯＮ・ＯＦＦによる
パラレルデータ伝送処理の誤認がなくなる。更に、伝送
処理異常時における回復処理が一方のコンピュータで済
むので、回復動作時間が短縮する。
る他方のコンピュータの信号誤認が防止できるパラレル
データの伝送方法を得る。 【構成】 相手側コンピュータへ受信処理を開始したこ
とを出力する（ステップ６５）前に、相手側コンピュー
タからのパラレルデータの送信状態を監視する（ステッ
プ６１〜６４）。 【効果】 コンピュータ間での電源ＯＮ・ＯＦＦによる
パラレルデータ伝送処理の誤認がなくなる。更に、伝送
処理異常時における回復処理が一方のコンピュータで済
むので、回復動作時間が短縮する。
Description
【０００１】
【産業上の利用分野】本発明はインターフェース入出力
機能を持つ複数のコンピュータ間で、２ビット以上のパ
ラレルデータを相互に伝送するためのパラレルデータの
伝送方法に関する。
機能を持つ複数のコンピュータ間で、２ビット以上のパ
ラレルデータを相互に伝送するためのパラレルデータの
伝送方法に関する。
【０００２】
【従来の技術】近年、コンピュータは、多数の外部コン
ピュータと相互にデータ入出力を行なうことでさまざま
なコンピュータ制御システムへの利用がされている。こ
のため、コンピュータは、データ入出力を行なう通信ケ
ーブルが接続可能なコネクタやデータを遠距離へ伝送す
るためのインターフェース回路を付加する必要がある。
又、コンピュータ相互に入出力するデータの伝送方法と
しては、１ビット毎に伝送するシリアル方式と数ビット
を同時に伝送するパラレル方式とがある。
ピュータと相互にデータ入出力を行なうことでさまざま
なコンピュータ制御システムへの利用がされている。こ
のため、コンピュータは、データ入出力を行なう通信ケ
ーブルが接続可能なコネクタやデータを遠距離へ伝送す
るためのインターフェース回路を付加する必要がある。
又、コンピュータ相互に入出力するデータの伝送方法と
しては、１ビット毎に伝送するシリアル方式と数ビット
を同時に伝送するパラレル方式とがある。
【０００３】従来、この種のパラレル伝送方法について
図５乃至図９を参照して述べる。尚、図５はパラレル伝
送用回路構成図、図６はパラレル送信のフローチャー
ト、図７はパラレル受信のフローチャート、図８はパラ
レル送信処理のタイムチャート、図９はパラレル受信処
理のタイムチャートを示す。
図５乃至図９を参照して述べる。尚、図５はパラレル伝
送用回路構成図、図６はパラレル送信のフローチャー
ト、図７はパラレル受信のフローチャート、図８はパラ
レル送信処理のタイムチャート、図９はパラレル受信処
理のタイムチャートを示す。
【０００４】即ち、パラレル伝送を行なうためのコンピ
ュータ回路は、複数の外部コンピュータ１０間が、通信
ケーブル２０を介してコネクタ３０により接続される。
これら外部コンピュータ１０は、ＣＰＵ（中央処理演算
ユニット）１１及びこのＣＰＵ１１に接続され、外部コ
ンピュータ１０間のデータ入出力を制御する外部入出力
制御回路１２を有し、この外部入出力制御回路１２の信
号出力側には、データ信号を増幅し、遠距離伝送を可能
にするためのバッファ出力回路１３が接続されると共
に、信号入力側には外部コンピュータ１０から発生した
雑音の進入を防ぐためのフォト・カプラ入力回路１４が
接続されている（図５）。
ュータ回路は、複数の外部コンピュータ１０間が、通信
ケーブル２０を介してコネクタ３０により接続される。
これら外部コンピュータ１０は、ＣＰＵ（中央処理演算
ユニット）１１及びこのＣＰＵ１１に接続され、外部コ
ンピュータ１０間のデータ入出力を制御する外部入出力
制御回路１２を有し、この外部入出力制御回路１２の信
号出力側には、データ信号を増幅し、遠距離伝送を可能
にするためのバッファ出力回路１３が接続されると共
に、信号入力側には外部コンピュータ１０から発生した
雑音の進入を防ぐためのフォト・カプラ入力回路１４が
接続されている（図５）。
【０００５】そして、かかるコンピュータ回路におい
て、データ伝送を行なうためには、相手側の外部コンピ
ュータ１０とのデータの入出力状態を監視するための制
御線、即ち出力信号ラインが２ビット及び入力信号ライ
ンが２ビットの計４ラインを必要とし、相手側外部コン
ピュータ１０の動作状態によりタイミング等のやりとり
を行なう伝送処理が必要となる。
て、データ伝送を行なうためには、相手側の外部コンピ
ュータ１０とのデータの入出力状態を監視するための制
御線、即ち出力信号ラインが２ビット及び入力信号ライ
ンが２ビットの計４ラインを必要とし、相手側外部コン
ピュータ１０の動作状態によりタイミング等のやりとり
を行なう伝送処理が必要となる。
【０００６】パラレル伝送は、相手へデータ送信したか
を認識する送信処理と相手からデータ受信したかを認識
する受信処理とに分れ、これらの処理を交互に行なうこ
とで、どのような伝送状態でも相手側のコンピュータと
の間で相互データの送信及び受信の認識処理が可能とな
る。
を認識する送信処理と相手からデータ受信したかを認識
する受信処理とに分れ、これらの処理を交互に行なうこ
とで、どのような伝送状態でも相手側のコンピュータと
の間で相互データの送信及び受信の認識処理が可能とな
る。
【０００７】上記送信処理は、相手の送信出力開始と終
了を知る信号ラインである入力、相手の受信処理開始
と終了を知る信号ラインである入力及び自分の送信出
力開始と終了を伝える信号ラインである出力の３ライ
ンで伝送手順が決まる。
了を知る信号ラインである入力、相手の受信処理開始
と終了を知る信号ラインである入力及び自分の送信出
力開始と終了を伝える信号ラインである出力の３ライ
ンで伝送手順が決まる。
【０００８】即ち、入力信号において、相手側が受信
状態（ステップ４１）であれば、送信開始出力（ステッ
プ４２）を、出力信号に行なう。時間遅延（ステップ
４３）をとって送信可能（ステップ４４）であれば、入
力信号でデータ受信開始（ステップ４５）になる迄監
視を行ない、これを認識後、送信完了出力（ステップ４
６）を出力信号に行なう。更に、入力信号におい
て、データ受信終了（ステップ４７）になる迄監視し、
認識できれば、送信処理が完了となる（図６，図８）。
状態（ステップ４１）であれば、送信開始出力（ステッ
プ４２）を、出力信号に行なう。時間遅延（ステップ
４３）をとって送信可能（ステップ４４）であれば、入
力信号でデータ受信開始（ステップ４５）になる迄監
視を行ない、これを認識後、送信完了出力（ステップ４
６）を出力信号に行なう。更に、入力信号におい
て、データ受信終了（ステップ４７）になる迄監視し、
認識できれば、送信処理が完了となる（図６，図８）。
【０００９】次に、上記受信処理は、入力の信号ライ
ン及び自分の受信処理開始と終了を伝える信号ラインで
ある出力の計２ラインで伝送手順が決まる。即ち、入
力信号において、相手側が出力開始（ステップ５１）
になったかを監視し、これを認識したら、時間遅延（ス
テップ５２）をとり出力状態保持（ステップ５３）であ
れば、受信開始出力（ステップ５４）を出力信号に行
なう。
ン及び自分の受信処理開始と終了を伝える信号ラインで
ある出力の計２ラインで伝送手順が決まる。即ち、入
力信号において、相手側が出力開始（ステップ５１）
になったかを監視し、これを認識したら、時間遅延（ス
テップ５２）をとり出力状態保持（ステップ５３）であ
れば、受信開始出力（ステップ５４）を出力信号に行
なう。
【００１０】次に、入力信号において、出力終了（ス
テップ５５）になる迄監視を行ない、これを認識した
後、受信完了出力（ステップ５６）を出力信号に行な
い、受信処理を完了していた（図７，図９）。
テップ５５）になる迄監視を行ない、これを認識した
後、受信完了出力（ステップ５６）を出力信号に行な
い、受信処理を完了していた（図７，図９）。
【００１１】
【発明が解決しようとする課題】然し乍ら、上述した従
来のパラレルデータ伝送方法においては、相互にケーブ
ル接続される２台以上のコンピュータが、共に電源ＯＮ
の動作状態から、これらコンピュータ及び周辺装置の見
回り・点検を行なうためにオペレータが必要に応じてケ
ーブル・コネクタの取り外し・差し込みを行なったり、
或いはコンピュータを内蔵する装置において、機械調整
又は電気・機械等の消耗部品の交換等を行なうため、相
手側のコンピュータの電源をＯＦＦにした後、再度電源
ＯＮでコンピュータが動作状態となった時、相手側のコ
ンピュータからパラレルデータ伝送処理によるデータ出
力がないにもかかわらず電源ＯＮで動作していたコンピ
ュータがパラレルデータ入力完了と誤認してしまうとい
う問題点があった。
来のパラレルデータ伝送方法においては、相互にケーブ
ル接続される２台以上のコンピュータが、共に電源ＯＮ
の動作状態から、これらコンピュータ及び周辺装置の見
回り・点検を行なうためにオペレータが必要に応じてケ
ーブル・コネクタの取り外し・差し込みを行なったり、
或いはコンピュータを内蔵する装置において、機械調整
又は電気・機械等の消耗部品の交換等を行なうため、相
手側のコンピュータの電源をＯＦＦにした後、再度電源
ＯＮでコンピュータが動作状態となった時、相手側のコ
ンピュータからパラレルデータ伝送処理によるデータ出
力がないにもかかわらず電源ＯＮで動作していたコンピ
ュータがパラレルデータ入力完了と誤認してしまうとい
う問題点があった。
【００１２】本発明の目的は、上述した問題点に鑑み、
一方のコンピュータの電源ＯＮ・ＯＦＦによる他方のコ
ンピュータの信号誤認が防止できるパラレルデータの伝
送方法を提供するものである。
一方のコンピュータの電源ＯＮ・ＯＦＦによる他方のコ
ンピュータの信号誤認が防止できるパラレルデータの伝
送方法を提供するものである。
【００１３】
【課題を解決するための手段】本発明は上述した目的を
達成するため、複数のコンピュータ間におけるパラレル
データの伝送方法において、相手側コンピュータとの上
記パラレルデータの入出力状態を監視するために、出力
信号ラインを２ビット及び入力信号ラインを２ビットの
４ラインの制御線を備え、上記相手側コンピュータから
の上記パラレルデータの受信処理において、上記相手側
コンピュータへ受信処理を開始したことを出力する前
に、上記相手側コンピュータの上記パラレルデータの送
信状態を監視する工程を含むものである。
達成するため、複数のコンピュータ間におけるパラレル
データの伝送方法において、相手側コンピュータとの上
記パラレルデータの入出力状態を監視するために、出力
信号ラインを２ビット及び入力信号ラインを２ビットの
４ラインの制御線を備え、上記相手側コンピュータから
の上記パラレルデータの受信処理において、上記相手側
コンピュータへ受信処理を開始したことを出力する前
に、上記相手側コンピュータの上記パラレルデータの送
信状態を監視する工程を含むものである。
【００１４】
【作用】本発明においては、相手側コンピュータへ受信
処理を開始したことを出力する前に、上記相手側コンピ
ュータからのパラレルデータの送信状態を監視するの
で、コンピュータ間での電源ＯＮ・ＯＦＦによるパラレ
ルデータ伝送処理の誤認がなくなる。更に、伝送処理異
常時における回復処理が一方のコンピュータで済むの
で、回復動作時間が短縮する。
処理を開始したことを出力する前に、上記相手側コンピ
ュータからのパラレルデータの送信状態を監視するの
で、コンピュータ間での電源ＯＮ・ＯＦＦによるパラレ
ルデータ伝送処理の誤認がなくなる。更に、伝送処理異
常時における回復処理が一方のコンピュータで済むの
で、回復動作時間が短縮する。
【００１５】
【実施例】本発明パラレルデータ伝送方法に係る実施例
を図１乃至図４に基づいて説明する。尚、図１は第１実
施例のパラレル受信フローチャート、図２は第１実施例
のパラレル受信処理のタイムチャート、図３は第２実施
例のパラレル受信フローチャート、図４は第２実施例の
パラレル受信処理のタイムチャートを示す。以下、パラ
レルデータの伝送方法の第１及び第２実施例について、
従来例と異なる受信処理についてのみ述べる。
を図１乃至図４に基づいて説明する。尚、図１は第１実
施例のパラレル受信フローチャート、図２は第１実施例
のパラレル受信処理のタイムチャート、図３は第２実施
例のパラレル受信フローチャート、図４は第２実施例の
パラレル受信処理のタイムチャートを示す。以下、パラ
レルデータの伝送方法の第１及び第２実施例について、
従来例と異なる受信処理についてのみ述べる。
【００１６】先ず、第１実施例における受信処理は、自
分の受信処理開始と終了を伝える信号ラインである出力
、相手の送信出力開始と終了を知る信号ラインである
入力及び相手の受信処理開始と終了を知る信号ライン
である入力の計３ラインで伝送手順が決まる。
分の受信処理開始と終了を伝える信号ラインである出力
、相手の送信出力開始と終了を知る信号ラインである
入力及び相手の受信処理開始と終了を知る信号ライン
である入力の計３ラインで伝送手順が決まる。
【００１７】つまり、入力信号において、相手側が出
力開始（ステップ６１）になったかを監視し、これを確
認したら、時間遅延（ステップ６２）をとって出力状態
保持（ステップ６３）であれば、入力信号において、
相手側が送信状態を保っている（ステップ６４）かを監
視する。これを認識した後、受信開始出力（ステップ６
５）を出力信号に行なう。次に、入力信号におい
て、出力終了（ステップ６６）になる迄監視を行ない、
これを認識した後、受信終了出力（ステップ６７）を出
力信号に行なう（図１，図２）。
力開始（ステップ６１）になったかを監視し、これを確
認したら、時間遅延（ステップ６２）をとって出力状態
保持（ステップ６３）であれば、入力信号において、
相手側が送信状態を保っている（ステップ６４）かを監
視する。これを認識した後、受信開始出力（ステップ６
５）を出力信号に行なう。次に、入力信号におい
て、出力終了（ステップ６６）になる迄監視を行ない、
これを認識した後、受信終了出力（ステップ６７）を出
力信号に行なう（図１，図２）。
【００１８】斯くして、かかる受信処理方法では、相手
側からの送信データを受けてから伝送状態の認識処理を
行なうので、コンピュータ間での電源ＯＮ・ＯＦＦや通
信ケーブルの切り離し及び接続時におけるパラレルデー
タの受信誤認が防止できる。
側からの送信データを受けてから伝送状態の認識処理を
行なうので、コンピュータ間での電源ＯＮ・ＯＦＦや通
信ケーブルの切り離し及び接続時におけるパラレルデー
タの受信誤認が防止できる。
【００１９】次に、第２の実施例における受信処理も第
１実施例と同様に、出力、入力及び入力の計３ラ
インで伝送手順が決まる。即ち、入力信号において、
相手側が送信状態を保っているか（ステップ７１）を監
視し、これを認識後、入力信号において、相手側が出
力開始になったか（ステップ７２）を監視する。これを
認識後、時間遅延（ステップ７３）をとって出力状態を
保持（ステップ７４）していれば、受信開始出力（ステ
ップ７５）を出力信号に行なう。続いて、入力信号
において、出力終了（ステップ７６）になる迄監視を行
ない、これを認識後、受信完了出力（ステップ７７）を
出力信号に行なう（図３，図４）。
１実施例と同様に、出力、入力及び入力の計３ラ
インで伝送手順が決まる。即ち、入力信号において、
相手側が送信状態を保っているか（ステップ７１）を監
視し、これを認識後、入力信号において、相手側が出
力開始になったか（ステップ７２）を監視する。これを
認識後、時間遅延（ステップ７３）をとって出力状態を
保持（ステップ７４）していれば、受信開始出力（ステ
ップ７５）を出力信号に行なう。続いて、入力信号
において、出力終了（ステップ７６）になる迄監視を行
ない、これを認識後、受信完了出力（ステップ７７）を
出力信号に行なう（図３，図４）。
【００２０】斯くして、かかる受信処理方法によれば、
相手側から送信データを受ける必要がない場合に効率的
なデータ伝送処理ができる。
相手側から送信データを受ける必要がない場合に効率的
なデータ伝送処理ができる。
【００２１】
【発明の効果】以上説明したように本発明によれば、相
手側コンピュータへ受信処理を開始したことを出力する
前に、上記相手側コンピュータからのパラレルデータの
送信状態を監視するので、コンピュータ間での電源ＯＮ
・ＯＦＦによるパラレルデータ伝送処理の誤認が防止で
きると共に、伝送処理異常時における回復処理が一方の
コンピュータで済むため、回復動作時間が短縮できる等
の効果により上述した課題を解決し得る。
手側コンピュータへ受信処理を開始したことを出力する
前に、上記相手側コンピュータからのパラレルデータの
送信状態を監視するので、コンピュータ間での電源ＯＮ
・ＯＦＦによるパラレルデータ伝送処理の誤認が防止で
きると共に、伝送処理異常時における回復処理が一方の
コンピュータで済むため、回復動作時間が短縮できる等
の効果により上述した課題を解決し得る。
【図１】本発明のパラレルデータ伝送方法に係る第１実
施例のパラレル受信のフローチャート。
施例のパラレル受信のフローチャート。
【図２】上記第１実施例のパラレル受信処理のタイムチ
ャート。
ャート。
【図３】本発明のパラレルデータ伝送方法に係る第２実
施例のパラレル受信のフローチャート。
施例のパラレル受信のフローチャート。
【図４】上記第２実施例のパラレル受信処理のタイムチ
ャート。
ャート。
【図５】パラレル伝送用回路の構成図。
【図６】従来のパラレル送信のフローチャート。
【図７】従来のパラレル受信のフローチャート。
【図８】従来のパラレル送信処理のタイムチャート。
【図９】従来のパラレル受信処理のタイムチャート。
１０ 外部コンピュータ １１ ＣＰＵ １２ 外部入出力制御回路 １３ バッファ回路 １４ フォト・カプラ入力回路 ２０ 通信ケーブル ３０ コネクタ
Claims (1)
- 【請求項１】 複数のコンピュータ間におけるパラレル
データの伝送方法において、 相手側コンピュータとの上記パラレルデータの入出力状
態を監視するために、出力信号ラインを２ビット及び入
力信号ラインを２ビットの４ラインの制御線を備え、上
記相手側コンピュータからの上記パラレルデータの受信
処理において、上記相手側コンピュータへ受信処理を開
始したことを出力する前に、上記相手側コンピュータの
上記パラレルデータの送信状態を監視する工程を含むこ
とを特徴とするパラレルデータの伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255445A JPH0683722A (ja) | 1992-09-01 | 1992-09-01 | パラレルデータの伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255445A JPH0683722A (ja) | 1992-09-01 | 1992-09-01 | パラレルデータの伝送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683722A true JPH0683722A (ja) | 1994-03-25 |
Family
ID=17278872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4255445A Pending JPH0683722A (ja) | 1992-09-01 | 1992-09-01 | パラレルデータの伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683722A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8059130B2 (en) * | 2006-01-27 | 2011-11-15 | Fuji Xerox Co., Ltd. | Document reservation processing operation system |
-
1992
- 1992-09-01 JP JP4255445A patent/JPH0683722A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8059130B2 (en) * | 2006-01-27 | 2011-11-15 | Fuji Xerox Co., Ltd. | Document reservation processing operation system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2854369B1 (en) | Method and apparatus for detecting interface connection between devices | |
| JP6629361B2 (ja) | プログラマブルロジックコントローラ | |
| JPH0683722A (ja) | パラレルデータの伝送方法 | |
| US8954623B2 (en) | Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same | |
| US9811496B2 (en) | Method and apparatus for detecting interface connection between devices | |
| JP2000040040A (ja) | データ通信装置及びプログラムを記憶した記憶媒体 | |
| KR100329652B1 (ko) | 패킷망을 이용한 원격지 보드 제어방법 | |
| US20130326287A1 (en) | Programmable logic controller | |
| JP2001077880A (ja) | 電子機器のモジュール | |
| CN216489919U (zh) | 设备电路、主机电路及无人设备 | |
| JPH07177201A (ja) | 状態監視方式及び状態監視方法 | |
| JP2518514B2 (ja) | 自動障害検出システム | |
| KR200221933Y1 (ko) | 컴퓨터에 이용되는 유무선 접속 장치 | |
| JP2636003B2 (ja) | データ転送制御装置 | |
| JPS63215237A (ja) | ポ−リング通信用回路 | |
| JP4257995B2 (ja) | 半二重通信制御方式 | |
| KR100528412B1 (ko) | Vme 버스 통신방식에서 회로팩 탈/실장시 시스템을 안정화시켜 주는 방법 | |
| JP2768449B2 (ja) | 光パラレルデータ転送方式 | |
| JPS6225540A (ja) | 通信装置 | |
| JPH1051980A (ja) | 監視制御システム | |
| JPH06103177A (ja) | 受信処理方法および装置ならびにバス監視方法 | |
| JPH0336837A (ja) | 共用回線接続方式 | |
| KR19980025431A (ko) | 브랜치 프로세서(bp)의 터미널 포트 통합관리방법 | |
| JPS63314939A (ja) | データ伝送システムにおける異常検出方法 | |
| JPH0721092A (ja) | 電子機器 |