JPH0682264B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH0682264B2 JPH0682264B2 JP62037995A JP3799587A JPH0682264B2 JP H0682264 B2 JPH0682264 B2 JP H0682264B2 JP 62037995 A JP62037995 A JP 62037995A JP 3799587 A JP3799587 A JP 3799587A JP H0682264 B2 JPH0682264 B2 JP H0682264B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- scanning
- wiring
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、表示装置に係り、特にアクテイブマトリクス
液晶デイスプレイの駆動に好適な表示装置に関するもの
である。
液晶デイスプレイの駆動に好適な表示装置に関するもの
である。
従来のアクテイブマトリクス液晶デイスプレイの駆動法
として、1983年テレビジヨン学会全国大会資料p121〜p1
22に記載のように、表示部の薄膜トランジスタ（以下TF
T素子と称す）の各ゲート電極を駆動する走査配線（水
平側配線）に対しては、一定のパルス幅の矩形波を走査
電圧として一ライン毎に順次遅らせて印加し、TFT素子
のゲート電極を駆動する信号配線（垂直側配線）に対し
ては、走査配線に印加する走査電圧のタイミングに同期
し、表示部の表示情報に対応した信号電圧を印加してい
る。
として、1983年テレビジヨン学会全国大会資料p121〜p1
22に記載のように、表示部の薄膜トランジスタ（以下TF
T素子と称す）の各ゲート電極を駆動する走査配線（水
平側配線）に対しては、一定のパルス幅の矩形波を走査
電圧として一ライン毎に順次遅らせて印加し、TFT素子
のゲート電極を駆動する信号配線（垂直側配線）に対し
ては、走査配線に印加する走査電圧のタイミングに同期
し、表示部の表示情報に対応した信号電圧を印加してい
る。
走査電圧と信号電圧とを表示部のTFT素子に印加するタ
イミングとしては、線順次走査法（line at a time）と
点順次走査法で異なるが、いずれの走査法でも、表示部
のTFT素子のゲート電極に印加される走査電圧の立上り
時間tr及び立下り時間tfが十分に小さく、波形歪みが無
視できる程度のものであるとしている。
イミングとしては、線順次走査法（line at a time）と
点順次走査法で異なるが、いずれの走査法でも、表示部
のTFT素子のゲート電極に印加される走査電圧の立上り
時間tr及び立下り時間tfが十分に小さく、波形歪みが無
視できる程度のものであるとしている。
しかしながら、特に走査配線として抵抗値の大きな材料
を使用した場合、また表示部の面積が増大し、配線長が
長くなつた場合には、走査電圧供給端が遠い側では走査
電圧の立上り時間tr,立下り時間tfとも長くなり、波形
歪みが生じてくる。従つてこの波形歪みは走査配線にお
いて、走査電圧供給端から離れた画素ほど大きくなる。
を使用した場合、また表示部の面積が増大し、配線長が
長くなつた場合には、走査電圧供給端が遠い側では走査
電圧の立上り時間tr,立下り時間tfとも長くなり、波形
歪みが生じてくる。従つてこの波形歪みは走査配線にお
いて、走査電圧供給端から離れた画素ほど大きくなる。
この波形歪みのために、TFT素子のゲート電極に印加さ
れる電圧が各画素毎に異なつてくる現象、及び波形歪み
のために走査電圧と信号電圧とのパルスのタイミングが
ずれてくる現象が発生する。このため、表示状態の不均
一による表示品質の低下の原因となつたり、表示情報の
誤りの原因となる。
れる電圧が各画素毎に異なつてくる現象、及び波形歪み
のために走査電圧と信号電圧とのパルスのタイミングが
ずれてくる現象が発生する。このため、表示状態の不均
一による表示品質の低下の原因となつたり、表示情報の
誤りの原因となる。
上記のような点に対して、従来の表示装置では波形歪，
タイミングずれの点について配慮されておらず、表示品
質の低下，表示情報の誤り等の問題が発生した。
タイミングずれの点について配慮されておらず、表示品
質の低下，表示情報の誤り等の問題が発生した。
本発明の目的は走査電圧波形歪みが生じた場合でも良好
な表示特性が実現できる表示装置を提供することにあ
る。
な表示特性が実現できる表示装置を提供することにあ
る。
上記目的は、走査電圧と信号電圧とのタイミング及びま
たは電圧レベルを最適化することにより、達成される。
たは電圧レベルを最適化することにより、達成される。
即ち、本発明に係る表示装置は、所定の信号電極に印加
される印加電圧の印加時間を、所定の信号電極より相対
的に走査電圧入力端に近い他の所定の信号電極に印加さ
れる印加電圧の印加時間より、相対的に遅くする信号遅
延手段、を具備するものである。
される印加電圧の印加時間を、所定の信号電極より相対
的に走査電圧入力端に近い他の所定の信号電極に印加さ
れる印加電圧の印加時間より、相対的に遅くする信号遅
延手段、を具備するものである。
以下、線順次走査を用いた場合の本発明の第１の実施例
を第１図により説明する。表示部１はTFT素子よりなる
トランジスタ回路，表示体である液晶等により構成され
る。走査側駆動回路４は、表示部１のTFT素子の各ゲー
ト電極と結線した走査電極である走査配線２に走査電圧
を印加するためのものである。信号配線３は走査配線２
に交叉し、TFT素子の各ドレイン電極と結線された信号
電極である。信号側駆動回路５は表示データ入力線９か
ら入力した表示データを走査電圧に対応し表示部に印加
する信号電圧に変換するためのものである。変換回路７
は、信号側駆動回路５の出力線６の信号電圧の信号配線
への供給タイミングまたはその信号電圧の大きさを変え
るものである。タイミング発生回路８は、変換回路７が
信号電圧を出力するタイミングを与えるためのものであ
る。変換回路7,タイミング発生回路８によつて信号遅延
手段が構成される。
を第１図により説明する。表示部１はTFT素子よりなる
トランジスタ回路，表示体である液晶等により構成され
る。走査側駆動回路４は、表示部１のTFT素子の各ゲー
ト電極と結線した走査電極である走査配線２に走査電圧
を印加するためのものである。信号配線３は走査配線２
に交叉し、TFT素子の各ドレイン電極と結線された信号
電極である。信号側駆動回路５は表示データ入力線９か
ら入力した表示データを走査電圧に対応し表示部に印加
する信号電圧に変換するためのものである。変換回路７
は、信号側駆動回路５の出力線６の信号電圧の信号配線
への供給タイミングまたはその信号電圧の大きさを変え
るものである。タイミング発生回路８は、変換回路７が
信号電圧を出力するタイミングを与えるためのものであ
る。変換回路7,タイミング発生回路８によつて信号遅延
手段が構成される。
第１図では、走査配線と信号配線との交点に夫夫設けら
れる透明な第１の電極、及び第１の電極に対応する部分
に少なくとも設けられる第２の電極（通常は第１の透明
電極の全部を対向する単一の共通電極として設けられ
る）、及び第１の電極と第２の電極との間に封入される
液晶は省略されている。なお、第２の電極は通常は透明
であるが、反射形液晶では透明でなくてもよい。TFT素
子は、走査電圧によつて、そのオン，オフが制御され、
TFT素子がオン状態のときに信号電圧を第１の電極に印
加し、オフ状態のときに第１の電極の電圧を保持するこ
とにより液晶を駆動する。
れる透明な第１の電極、及び第１の電極に対応する部分
に少なくとも設けられる第２の電極（通常は第１の透明
電極の全部を対向する単一の共通電極として設けられ
る）、及び第１の電極と第２の電極との間に封入される
液晶は省略されている。なお、第２の電極は通常は透明
であるが、反射形液晶では透明でなくてもよい。TFT素
子は、走査電圧によつて、そのオン，オフが制御され、
TFT素子がオン状態のときに信号電圧を第１の電極に印
加し、オフ状態のときに第１の電極の電圧を保持するこ
とにより液晶を駆動する。
また、走査側駆動回路4,信号側駆動回路5,電圧タイミン
グ変換回路7,タイミング発生回路８の総て、または一部
をTFT素子等と共にガラス基板上に薄膜トランジスタで
形成することも本発明の概念に含まれるものである。
グ変換回路7,タイミング発生回路８の総て、または一部
をTFT素子等と共にガラス基板上に薄膜トランジスタで
形成することも本発明の概念に含まれるものである。
ここでまず、走査配線２に印加される電圧波形について
説明する。第２図は表示部の走査配線２の一ライン分を
示す。走査配線２に対し各画素のTFT素子10のゲート電
極が接続され、走査配線２に交叉したそれぞれの信号配
線３に対し各TFT素子のドレイン電極が接続されてい
る。この回路を電極的等価回路で示すと、第３図のよう
に、抵抗11と容量12とで表現できる。抵抗11は走査配線
の抵抗であり、配線を構成する材料，配線幅，配線長，
配線の厚さ等の配線形状により値が決まるものであり、
容量12は走査配線に付いているTFT素子のゲート電極容
量，二層配線における配線間容量，液晶を介した対向電
極との容量、あるいは走査配線に対する浮遊容量などを
総合した容量である。第３図の回路の上側に示すように
立上り時間tr,立下り時間tfが短く、矩形波に近い走査
パルスを印加しても、前述の抵抗と容量のために走査電
圧入力端から離れた右方の画素では立上り時間trと立下
り時間tfとが長くなり、波形が歪んでくる。
説明する。第２図は表示部の走査配線２の一ライン分を
示す。走査配線２に対し各画素のTFT素子10のゲート電
極が接続され、走査配線２に交叉したそれぞれの信号配
線３に対し各TFT素子のドレイン電極が接続されてい
る。この回路を電極的等価回路で示すと、第３図のよう
に、抵抗11と容量12とで表現できる。抵抗11は走査配線
の抵抗であり、配線を構成する材料，配線幅，配線長，
配線の厚さ等の配線形状により値が決まるものであり、
容量12は走査配線に付いているTFT素子のゲート電極容
量，二層配線における配線間容量，液晶を介した対向電
極との容量、あるいは走査配線に対する浮遊容量などを
総合した容量である。第３図の回路の上側に示すように
立上り時間tr,立下り時間tfが短く、矩形波に近い走査
パルスを印加しても、前述の抵抗と容量のために走査電
圧入力端から離れた右方の画素では立上り時間trと立下
り時間tfとが長くなり、波形が歪んでくる。
第４図は、走査配線に印加した走査電圧波形が、配線を
伝達して行く場合に波形が歪んでゆく様子を示したもの
である。入力走査電圧は時刻t1で立上り、時刻t2で立下
る波形であり、立上り時間trと立下り時間tfは十分に速
く、ほぼ矩形波に近い形状である。この波形が走査配線
を伝達するに従つて、立上り時間trと立下り時間tfが長
くなつてくる。ここでTFT素子のしきい値電圧Vth以上
で、TFT素子がオン状態となるものとすると、オン状態
の期間が遅くなり、遅延時間td1,td2が発生する。ここ
で、時間t1,t2の間で信号電圧を印加して表示を行う場
合を考えると、走査電圧の入力端に近い部分では正常に
電圧が印加されるが、同じ時間に入力端から離れた画素
に信号電圧を印加すると、走査波形歪みのため、立上り
時には、時刻t1から遅延時間td1が経過した後TFT素子が
オン状態となり、また立下り時には時刻t2から遅延時間
td2が経過した後TFT素子がオフ状態となる。
伝達して行く場合に波形が歪んでゆく様子を示したもの
である。入力走査電圧は時刻t1で立上り、時刻t2で立下
る波形であり、立上り時間trと立下り時間tfは十分に速
く、ほぼ矩形波に近い形状である。この波形が走査配線
を伝達するに従つて、立上り時間trと立下り時間tfが長
くなつてくる。ここでTFT素子のしきい値電圧Vth以上
で、TFT素子がオン状態となるものとすると、オン状態
の期間が遅くなり、遅延時間td1,td2が発生する。ここ
で、時間t1,t2の間で信号電圧を印加して表示を行う場
合を考えると、走査電圧の入力端に近い部分では正常に
電圧が印加されるが、同じ時間に入力端から離れた画素
に信号電圧を印加すると、走査波形歪みのため、立上り
時には、時刻t1から遅延時間td1が経過した後TFT素子が
オン状態となり、また立下り時には時刻t2から遅延時間
td2が経過した後TFT素子がオフ状態となる。
線順次走査法では、走査電圧の印加期間中、全信号配線
に一勢に信号電圧が印加される。しかも、各液晶に対応
するTFT素子がオン状態からオフ状態にする直前の液晶
セルの電極間電圧が、次回のフレーム中の対応TFT素子
がオン状態となるまでホールドされ、TFT素子がオン状
態になる毎に液晶セルの電極間電圧は更新される。従つ
て、各液晶セルに印加される電圧は、対応するTFT素子
がオンからオフになる直前の電極間電圧に依存する。そ
れ故、上記の様に走査電圧に波形歪みが存在すると、TF
T素子が時刻t2を経過してもオフ状態にならず、次の行
の信号電圧の印加が開始されてもオン状態が接続される
現象を生ずる。このため、その様な現象が生じた液晶
は、次の行に表示されるべき信号が次のフレームまでホ
ールドされてしまい、波形歪みの影響を受けた部分と受
けなかつた部分とで表示が一ライン分ずれた状態とな
る。
に一勢に信号電圧が印加される。しかも、各液晶に対応
するTFT素子がオン状態からオフ状態にする直前の液晶
セルの電極間電圧が、次回のフレーム中の対応TFT素子
がオン状態となるまでホールドされ、TFT素子がオン状
態になる毎に液晶セルの電極間電圧は更新される。従つ
て、各液晶セルに印加される電圧は、対応するTFT素子
がオンからオフになる直前の電極間電圧に依存する。そ
れ故、上記の様に走査電圧に波形歪みが存在すると、TF
T素子が時刻t2を経過してもオフ状態にならず、次の行
の信号電圧の印加が開始されてもオン状態が接続される
現象を生ずる。このため、その様な現象が生じた液晶
は、次の行に表示されるべき信号が次のフレームまでホ
ールドされてしまい、波形歪みの影響を受けた部分と受
けなかつた部分とで表示が一ライン分ずれた状態とな
る。
点順次走査の場合は、走査配線に走査電極が印加されて
いる期間中に信号配線に順次に信号電圧が印加されてゆ
くので、各信号配線への信号電圧の印加順序を走査電圧
入力端に近い側から遠い方に移してゆけば、上述の様な
波形歪みが生じても一般には問題は生じないが、特に遅
延時間が大きくなり、走査電圧印加期間を越える遅延を
生ずると、線順次走査と同様な問題を生ずる。
いる期間中に信号配線に順次に信号電圧が印加されてゆ
くので、各信号配線への信号電圧の印加順序を走査電圧
入力端に近い側から遠い方に移してゆけば、上述の様な
波形歪みが生じても一般には問題は生じないが、特に遅
延時間が大きくなり、走査電圧印加期間を越える遅延を
生ずると、線順次走査と同様な問題を生ずる。
この状態を改善するため、第１図に示した第１の実施例
では信号ライン３を複数本一組とし、信号側駆動回路５
からの出力を複数の電圧・タイミング変換回路７によ
り、表示部１に印加する時間を走査電圧の遅延に合わせ
て出力するものである。
では信号ライン３を複数本一組とし、信号側駆動回路５
からの出力を複数の電圧・タイミング変換回路７によ
り、表示部１に印加する時間を走査電圧の遅延に合わせ
て出力するものである。
第５図は、第１図における各部の波形を示している。各
走査配線上の走査電圧Vx1,Vx2,…Vxnは１フレーム期間T
f内にｎ本の走査配線を選択（走査）する波形であり、
１本の走査配線を選択する期間Tl＝Tf/nである。ここ
で、例えば、ｎ＝400本、Tf＝60HzとするとT1＝41μsec
となる。
走査配線上の走査電圧Vx1,Vx2,…Vxnは１フレーム期間T
f内にｎ本の走査配線を選択（走査）する波形であり、
１本の走査配線を選択する期間Tl＝Tf/nである。ここ
で、例えば、ｎ＝400本、Tf＝60HzとするとT1＝41μsec
となる。
信号側駆動回路５の入力端に接続された表示データ入力
線上の信号Vdataは、デジタル信号でもアナログ信号で
もよい。デジタル信号のときは、信号側駆動回路５は、
シフトレジスタとラツチ回路とを組み合せた構成にし、
また、アナログ信号のときは、サンプルホールド回路と
アナログメモリとの組み合せで構成することができる。
信号側駆動回路５は、この様な構成にすることにより、
直列形式の表示データ信号Vdataを並列形式の信号電圧V
sig1,…Vsigmに変換する。
線上の信号Vdataは、デジタル信号でもアナログ信号で
もよい。デジタル信号のときは、信号側駆動回路５は、
シフトレジスタとラツチ回路とを組み合せた構成にし、
また、アナログ信号のときは、サンプルホールド回路と
アナログメモリとの組み合せで構成することができる。
信号側駆動回路５は、この様な構成にすることにより、
直列形式の表示データ信号Vdataを並列形式の信号電圧V
sig1,…Vsigmに変換する。
変換回路７では、液晶に交流電圧が印加されるようにす
るため、信号電圧Vsig1,…Vsigmの極性を１フレーム毎
に反転させると共に、各画素の位置における走査電圧の
遅延に従つて各信号電圧を所定の遅延をもつて走査配線
に供給する。各変換回路の遅延時間は、タイミング発生
回路８からタイミングパルスVtg1,…Vtgkのタイミング
によつて決定される。このタイミング発生回路８は後で
詳述する。
るため、信号電圧Vsig1,…Vsigmの極性を１フレーム毎
に反転させると共に、各画素の位置における走査電圧の
遅延に従つて各信号電圧を所定の遅延をもつて走査配線
に供給する。各変換回路の遅延時間は、タイミング発生
回路８からタイミングパルスVtg1,…Vtgkのタイミング
によつて決定される。このタイミング発生回路８は後で
詳述する。
各信号配線上には変換回路７から各走査期間毎に順次に
信号電圧VY1,VYmが継続的に供給される。一方、各液晶
セルには一フレームの期間同一信号VLC1,…VLCmがホー
ルドされ一フレーム期間経過毎に表示データが更新され
ると共に極性反転される。
信号電圧VY1,VYmが継続的に供給される。一方、各液晶
セルには一フレームの期間同一信号VLC1,…VLCmがホー
ルドされ一フレーム期間経過毎に表示データが更新され
ると共に極性反転される。
各変換回路７の出力のタイミングについて、第６図を用
いて説明する。一本の走査配線に接続された画素p1,p2,
p3,…,pm-1,pmのゲート電極に印加される走査電圧は、
前述の原因により走査電圧入力端が遠ざかるに従つて波
形歪が生ずる。TFT素子は、そのしきい値電圧Vth以上で
オン状態となり液晶層に信号配線から信号電圧が印加さ
れる。従つて、TFTがオン状態のときに合わせて信号電
圧を印加すれば、良好な表示が実現できるが、走査電圧
の波形歪により、TFTのオン状態が遅れたときはその遅
れ分だけ、信号電圧を印加するタイミングを遅延すれば
良い。さらに、その行のTFT素子がオフ状態となつたと
きに次の行の信号電圧が印加されるようにする必要があ
るので、注目している行のTFT素子がオフ状態になるタ
イミングに合わせて、次の行の信号電圧を印加する。こ
の場合には、第６図の画素pmの期間TPにおいて、注目し
ている行の一行前の電圧が一時液晶層に印加されるが、
Tlの期間において正規の電圧が印加され、表示が正常に
印加され問題は生じない。従つて、TFT素子のオン期間
は走査電圧の遅延が大きくなるに従つて大きくなる傾向
にあるので、信号電圧の印加期間Tlを一定にしておけ
ば、信号電圧の遅延タイミングを容易にとることができ
る。
いて説明する。一本の走査配線に接続された画素p1,p2,
p3,…,pm-1,pmのゲート電極に印加される走査電圧は、
前述の原因により走査電圧入力端が遠ざかるに従つて波
形歪が生ずる。TFT素子は、そのしきい値電圧Vth以上で
オン状態となり液晶層に信号配線から信号電圧が印加さ
れる。従つて、TFTがオン状態のときに合わせて信号電
圧を印加すれば、良好な表示が実現できるが、走査電圧
の波形歪により、TFTのオン状態が遅れたときはその遅
れ分だけ、信号電圧を印加するタイミングを遅延すれば
良い。さらに、その行のTFT素子がオフ状態となつたと
きに次の行の信号電圧が印加されるようにする必要があ
るので、注目している行のTFT素子がオフ状態になるタ
イミングに合わせて、次の行の信号電圧を印加する。こ
の場合には、第６図の画素pmの期間TPにおいて、注目し
ている行の一行前の電圧が一時液晶層に印加されるが、
Tlの期間において正規の電圧が印加され、表示が正常に
印加され問題は生じない。従つて、TFT素子のオン期間
は走査電圧の遅延が大きくなるに従つて大きくなる傾向
にあるので、信号電圧の印加期間Tlを一定にしておけ
ば、信号電圧の遅延タイミングを容易にとることができ
る。
以上述べた第１の実施例では、走査電圧に波形歪みが生
じても、信号電圧は各列毎に最適な状態で印加すること
が可能であるため、表示特性の不均一性の低減、他の行
の情報を表示するような誤表示の問題を解決することが
可能となる。
じても、信号電圧は各列毎に最適な状態で印加すること
が可能であるため、表示特性の不均一性の低減、他の行
の情報を表示するような誤表示の問題を解決することが
可能となる。
第７図はタイミング発生回路８の具体的な回路構成の一
例である。これは公知のワンシヨツトのパルス発生回路
81を用いて、外付けの容量Clxと抵抗Rlxとの値を経験に
基づき人偽的に調節することにより、出力パルス幅を変
える。このパルスは単安定マルチバイブレータ82によ
り、そのパルスの立下り１に同期して、所定パルス幅の
タイミングパルスVtg1,…Vtg4を発生する。変換回路７
はこのタイミングパルスの遅延時間td1,td2,td3だけ信
号電圧を長延させて信号配線に供給する。
例である。これは公知のワンシヨツトのパルス発生回路
81を用いて、外付けの容量Clxと抵抗Rlxとの値を経験に
基づき人偽的に調節することにより、出力パルス幅を変
える。このパルスは単安定マルチバイブレータ82によ
り、そのパルスの立下り１に同期して、所定パルス幅の
タイミングパルスVtg1,…Vtg4を発生する。変換回路７
はこのタイミングパルスの遅延時間td1,td2,td3だけ信
号電圧を長延させて信号配線に供給する。
第８図はメモリーにあらかじめ遅延のデータを入力して
おき、カウンタ回路よりパルス列出力V0を出力し、遅延
時間td1,td2,td3を得る構成である。この構成によると
遅延時間はソフトウエアにより設定できるため調整が容
易になるという利点がある。
おき、カウンタ回路よりパルス列出力V0を出力し、遅延
時間td1,td2,td3を得る構成である。この構成によると
遅延時間はソフトウエアにより設定できるため調整が容
易になるという利点がある。
第９図は表示部の配線と同じ定数を持つ抵抗Ｒと容量Ｃ
の回路を別途作成し、この回路に走査電圧と等しい周期
の入力電圧Vinを印加し、各段の出力を増幅回路B1,B2,B
3…で増幅し、信号電圧印加のタイミング遅延に用いた
例である。増幅回路B1,B2…は波形の増幅と整形をする
ものである。抵抗Ｒと容量Ｃとは表示部の配線の値に対
して比例させてスケーリングして決定しても良い。この
構造を表示部の走査配線と同じ製造工程で製作すること
により、製造プロセスの差異等により抵抗Ｒや容量Ｃが
変化しても、信号電圧印加の遅延のタイミングが実質的
に等しくなるように設定できるという利点がある。
の回路を別途作成し、この回路に走査電圧と等しい周期
の入力電圧Vinを印加し、各段の出力を増幅回路B1,B2,B
3…で増幅し、信号電圧印加のタイミング遅延に用いた
例である。増幅回路B1,B2…は波形の増幅と整形をする
ものである。抵抗Ｒと容量Ｃとは表示部の配線の値に対
して比例させてスケーリングして決定しても良い。この
構造を表示部の走査配線と同じ製造工程で製作すること
により、製造プロセスの差異等により抵抗Ｒや容量Ｃが
変化しても、信号電圧印加の遅延のタイミングが実質的
に等しくなるように設定できるという利点がある。
第10図の実施例は、第１図の実施例の変形例を示した構
成である。第１図の実施例では、電圧・タイミング変換
回路を信号線を複数本まとめ、全信号線を複数のブロツ
クに分割しているが、第10図ではこれを１つの回路とし
ている。すなわち、表示部全体で波形歪みが小さい場合
には、電圧・タイミング変換回路７の出力の遅延タイミ
ングを最も波形歪みの大きい画素の遅延時間に合わせる
ようにしている。この方法では、従来の線順次走査用の
駆動回路において、走査電圧のタイミングに対し、信号
電圧の出力のタイミングを遅延するだけで済むため、回
路構成を大幅に変更することなしに、実現できる。
成である。第１図の実施例では、電圧・タイミング変換
回路を信号線を複数本まとめ、全信号線を複数のブロツ
クに分割しているが、第10図ではこれを１つの回路とし
ている。すなわち、表示部全体で波形歪みが小さい場合
には、電圧・タイミング変換回路７の出力の遅延タイミ
ングを最も波形歪みの大きい画素の遅延時間に合わせる
ようにしている。この方法では、従来の線順次走査用の
駆動回路において、走査電圧のタイミングに対し、信号
電圧の出力のタイミングを遅延するだけで済むため、回
路構成を大幅に変更することなしに、実現できる。
第11図は信号側回路の出力を遅延させるかわりに走査側
回路の走査電圧を全体的に早めるようにした構成であ
る。この場合、回路８は走査回路４の出力のタイミング
を早めるように電圧を印加する。走査電圧と信号電圧と
の印加のタイミングが相対的に差が生じれば同じ効果が
得られるため、走査電圧の位相を早めることが簡単な場
合は、この構成の方が効果が大きい。
回路の走査電圧を全体的に早めるようにした構成であ
る。この場合、回路８は走査回路４の出力のタイミング
を早めるように電圧を印加する。走査電圧と信号電圧と
の印加のタイミングが相対的に差が生じれば同じ効果が
得られるため、走査電圧の位相を早めることが簡単な場
合は、この構成の方が効果が大きい。
第12図は第１図の実施例の変形例である。電圧・タイミ
ング変換回路７に対し、利得設定信号の入力用の電圧入
力端子19を設け、信号電圧のレベルを各回路毎に調整す
るようにしたものである。これにより、走査電圧の波形
の歪が生じ、走査電圧の電圧値が走査電圧入力端が遠い
画素ほど小さくなるので、信号電圧が充分に充電されず
にホールドされることがあるのでこれを補償するために
TFT素子のドレイン電圧を大きくすることにより、表示
特性を均一にすることができる。
ング変換回路７に対し、利得設定信号の入力用の電圧入
力端子19を設け、信号電圧のレベルを各回路毎に調整す
るようにしたものである。これにより、走査電圧の波形
の歪が生じ、走査電圧の電圧値が走査電圧入力端が遠い
画素ほど小さくなるので、信号電圧が充分に充電されず
にホールドされることがあるのでこれを補償するために
TFT素子のドレイン電圧を大きくすることにより、表示
特性を均一にすることができる。
第13図は走査配線における波形歪の影響により、表示デ
ータがずれる現象を回避する方法である。すなわち、波
形歪が発生し、特に波形の立下り時間が長くなることに
対し、各走査配線の印加時間Tl1,Tl2,Tl3…のうち、走
査電圧の印加されない休止期間Δｔを設けたものであ
る。この休止期間は走査電圧の最大遅延時間に相当する
期間である。これにより、波形の立下り時間が長くなつ
ても、次の行の信号電圧との重なりをなくすことがで
き、表示データがずれる現象を回避することができる。
ータがずれる現象を回避する方法である。すなわち、波
形歪が発生し、特に波形の立下り時間が長くなることに
対し、各走査配線の印加時間Tl1,Tl2,Tl3…のうち、走
査電圧の印加されない休止期間Δｔを設けたものであ
る。この休止期間は走査電圧の最大遅延時間に相当する
期間である。これにより、波形の立下り時間が長くなつ
ても、次の行の信号電圧との重なりをなくすことがで
き、表示データがずれる現象を回避することができる。
本発明によれば、走査電圧の波形歪みが生じても、波形
歪みに合わせて、タイミングを調整して信号電圧が印加
できるため、良好な表示品質を有する大画面の表示装置
が実現できるという効果がある。
歪みに合わせて、タイミングを調整して信号電圧が印加
できるため、良好な表示品質を有する大画面の表示装置
が実現できるという効果がある。
第１図は、本発明の一実施例を示すブロツク図。 第２図は、一つの走査配線の回路構成を示す図。 第３図は、その一つの走査配線の等価回路を示す図。 第４図は、走査電圧の波形が歪む様子を説明するための
波形図。 第５図は、第１図における主要部の波形図。 第６図は、走査電圧の波形歪みと信号電圧の供給タイミ
ングとの関係を説明するための図。 第７図は、第１図のタイミング発生回路の詳細を示すブ
ロツク図。 第８図は、同回路の他の実施例を示す図。 第９図は、同回路の更に他の実施例を示す図。 第10図，第11図及び第12図は、それぞれ本発明の他の実
施例を示す図。 第13図は、本発明の更に他の実施例についての説明図。 ２……走査配線、３……信号配線、４……走査側駆動回
路、７……変換回路、８……タイミング発生回路。
波形図。 第５図は、第１図における主要部の波形図。 第６図は、走査電圧の波形歪みと信号電圧の供給タイミ
ングとの関係を説明するための図。 第７図は、第１図のタイミング発生回路の詳細を示すブ
ロツク図。 第８図は、同回路の他の実施例を示す図。 第９図は、同回路の更に他の実施例を示す図。 第10図，第11図及び第12図は、それぞれ本発明の他の実
施例を示す図。 第13図は、本発明の更に他の実施例についての説明図。 ２……走査配線、３……信号配線、４……走査側駆動回
路、７……変換回路、８……タイミング発生回路。
Claims (3)
- 【請求項１】複数の走査電極と、前記複数の走査電極に
交差して設けられた複数の信号電極と、前記複数の走査
電極と複数の信号電極の各交差部に設けられ、前記各交
差部の走査電極及び信号電極に接続されたスイッチング
素子と、前記スイッチング素子の各々に接続された複数
の表示素子とからなる表示部と、 前記複数の走査電極に順次走査電圧を印加する走査側駆
動回路部と、 前記走査電圧の印加タイミングに対して、走査電圧入力
端から各信号電極までの距離に依存して、印加タイミン
グが遅延された信号電圧をその信号電極に印加する信号
電圧発生部と、 を備えた表示装置。 - 【請求項２】特許請求の範囲第１項において、前記信号
電圧発生部は、 前記走査電圧に対応して前記表示部に供給する信号電圧
を発生する信号側駆動回路と、 前記信号側駆動回路からの信号電圧を入力し、この信号
電圧を遅延させて前記複数の信号電極に印加する信号遅
延手段とからなる表示装置。 - 【請求項３】特許請求の範囲第１項において、 前記信号電極を複数本ずつ１組としてグループ分けし、 前記信号電圧発生部は、前記走査電圧入力端から各グル
ープまでの距離に依存して、印加タイミングが遅延され
た信号電圧をそのグループの信号電極に印加するもので
ある表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-41809 | 1986-02-28 | ||
| JP4180986 | 1986-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62269995A JPS62269995A (ja) | 1987-11-24 |
| JPH0682264B2 true JPH0682264B2 (ja) | 1994-10-19 |
Family
ID=12618642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62037995A Expired - Lifetime JPH0682264B2 (ja) | 1986-02-28 | 1987-02-23 | 表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4750813A (ja) |
| JP (1) | JPH0682264B2 (ja) |
| KR (1) | KR910001673B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102018114099A1 (de) | 2017-06-13 | 2018-12-13 | Varroc Lighting Systems, s.r.o. | Lichtleitendes Optiksystem |
| DE102018122487A1 (de) | 2017-09-14 | 2019-03-14 | Varroc Lighting Systems S.R.O. | Ein Licht leitendes optisches System, insbesondere für eine Leuchtvorrichtung eines Fahrzeugs |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3930259A1 (de) * | 1989-09-11 | 1991-03-21 | Thomson Brandt Gmbh | Ansteuerschaltung fuer eine fluessigkristallanzeige |
| US5257103A (en) * | 1992-02-05 | 1993-10-26 | Nview Corporation | Method and apparatus for deinterlacing video inputs |
| GB9217336D0 (en) * | 1992-08-14 | 1992-09-30 | Philips Electronics Uk Ltd | Active matrix display devices and methods for driving such |
| JPH06337400A (ja) * | 1993-05-31 | 1994-12-06 | Sharp Corp | マトリクス型表示装置及び駆動方法 |
| JP3428786B2 (ja) * | 1995-10-05 | 2003-07-22 | シャープ株式会社 | 表示装置の駆動方法および液晶表示装置 |
| JP3617719B2 (ja) * | 1996-04-15 | 2005-02-09 | 株式会社東芝 | 液晶表示装置 |
| KR100529554B1 (ko) * | 1997-10-23 | 2006-02-08 | 삼성전자주식회사 | 계조전압가변회로를포함하는액정표시장치 |
| JPH11231287A (ja) * | 1998-02-19 | 1999-08-27 | Sharp Corp | 強誘電性液晶表示素子の駆動方法および駆動回路 |
| KR100430093B1 (ko) * | 1998-06-27 | 2004-07-16 | 엘지.필립스 엘시디 주식회사 | 액정패널구동방법및장치 |
| US7164405B1 (en) * | 1998-06-27 | 2007-01-16 | Lg.Philips Lcd Co., Ltd. | Method of driving liquid crystal panel and apparatus |
| KR100670040B1 (ko) * | 1998-07-27 | 2007-12-11 | 삼성전자주식회사 | 박막트랜지스터액정표시장치 |
| EP0997868B1 (en) * | 1998-10-30 | 2012-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Field sequential liquid crystal display device and driving method thereof, and head mounted display |
| JP4637315B2 (ja) | 1999-02-24 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2000250068A (ja) * | 1999-03-04 | 2000-09-14 | Nec Corp | Ｔｆｔパネルおよび液晶表示装置 |
| US7193594B1 (en) * | 1999-03-18 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7145536B1 (en) | 1999-03-26 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US6952194B1 (en) * | 1999-03-31 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP4277148B2 (ja) * | 2000-01-07 | 2009-06-10 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
| JP3741199B2 (ja) * | 2000-09-13 | 2006-02-01 | セイコーエプソン株式会社 | 電気光学装置およびその駆動方法、並びに電子機器 |
| US7385579B2 (en) | 2000-09-29 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| US6842160B2 (en) * | 2000-11-21 | 2005-01-11 | Canon Kabushiki Kaisha | Display apparatus and display method for minimizing decreases in luminance |
| JP2003162262A (ja) | 2001-11-27 | 2003-06-06 | Fujitsu Display Technologies Corp | 液晶パネル駆動回路及び液晶表示装置 |
| KR20030073073A (ko) * | 2002-03-08 | 2003-09-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 장치의 게이트 구동신호 발생회로 |
| KR100477986B1 (ko) * | 2002-04-12 | 2005-03-23 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 이의 구동방법 |
| KR20040029724A (ko) * | 2002-10-02 | 2004-04-08 | 삼성전자주식회사 | 액정 표시 장치 |
| TWI351566B (en) * | 2003-01-15 | 2011-11-01 | Semiconductor Energy Lab | Liquid crystal display device |
| JP4634087B2 (ja) * | 2004-07-30 | 2011-02-16 | 株式会社 日立ディスプレイズ | 表示装置 |
| KR100850211B1 (ko) | 2007-02-26 | 2008-08-04 | 삼성전자주식회사 | 타이밍 컨트롤러 및 소스 드라이버를 구비하는 ｌｃｄ 장치 |
| JP4337897B2 (ja) * | 2007-03-22 | 2009-09-30 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
| JP2008304513A (ja) * | 2007-06-05 | 2008-12-18 | Funai Electric Co Ltd | 液晶表示装置、および液晶表示装置の駆動方法 |
| JP5233847B2 (ja) * | 2009-06-03 | 2013-07-10 | 三菱電機株式会社 | 液晶パネルの駆動方法 |
| KR102620569B1 (ko) * | 2016-07-29 | 2024-01-04 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
| JP6880594B2 (ja) * | 2016-08-10 | 2021-06-02 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3716658A (en) * | 1967-06-13 | 1973-02-13 | M Rackman | Liquid-crystal television display system |
| US3891307A (en) * | 1973-03-20 | 1975-06-24 | Matsushita Electric Ind Co Ltd | Phase control of the voltages applied to opposite electrodes for a cholesteric to nematic phase transition display |
| US4041481A (en) * | 1974-10-05 | 1977-08-09 | Matsushita Electric Industrial Co., Ltd. | Scanning apparatus for an electrophoretic matrix display panel |
| US4142181A (en) * | 1977-04-22 | 1979-02-27 | Anthony C. Moricca | Scanning system and method using coincidence of variable frequency pulses |
| FR2493012B1 (fr) * | 1980-10-27 | 1987-04-17 | Commissariat Energie Atomique | Procede de commande d'une caracteristique optique d'un materiau |
| JPS57178291A (en) * | 1981-04-27 | 1982-11-02 | Sanyo Electric Co | Delay matrix display system |
| JPS5821793A (ja) * | 1981-07-31 | 1983-02-08 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPS59123884A (ja) * | 1982-12-29 | 1984-07-17 | シャープ株式会社 | 液晶表示装置の駆動方法 |
-
1987
- 1987-02-19 US US07/016,568 patent/US4750813A/en not_active Expired - Lifetime
- 1987-02-23 JP JP62037995A patent/JPH0682264B2/ja not_active Expired - Lifetime
- 1987-02-25 KR KR1019870001603A patent/KR910001673B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102018114099A1 (de) | 2017-06-13 | 2018-12-13 | Varroc Lighting Systems, s.r.o. | Lichtleitendes Optiksystem |
| DE102018122487A1 (de) | 2017-09-14 | 2019-03-14 | Varroc Lighting Systems S.R.O. | Ein Licht leitendes optisches System, insbesondere für eine Leuchtvorrichtung eines Fahrzeugs |
Also Published As
| Publication number | Publication date |
|---|---|
| KR870008474A (ko) | 1987-09-26 |
| KR910001673B1 (ko) | 1991-03-18 |
| JPS62269995A (ja) | 1987-11-24 |
| US4750813A (en) | 1988-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0682264B2 (ja) | 表示装置 | |
| EP0313876B1 (en) | A method for eliminating crosstalk in a thin film transistor/liquid crystal display | |
| US10163392B2 (en) | Active matrix display device and method for driving same | |
| KR100838223B1 (ko) | 액정표시장치, 그 구동회로 및 구동방법 | |
| US8358292B2 (en) | Display device, its drive circuit, and drive method | |
| CN100399405C (zh) | 液晶显示器及其驱动方法 | |
| JPH09152847A (ja) | 液晶表示パネルの駆動方法及びその駆動回路 | |
| JP2001083484A (ja) | 液晶表示装置およびその駆動方法 | |
| CN112309342B (zh) | 显示装置、数据驱动器以及显示控制器 | |
| JP2005196135A (ja) | 液晶ディスプレイ装置の駆動方法及びその駆動回路 | |
| JP2004301989A (ja) | 液晶表示パネルの駆動方法及び液晶表示装置 | |
| KR0127102B1 (ko) | 표시장치의 구동회로 | |
| JPH06337657A (ja) | 液晶表示装置 | |
| US7414605B2 (en) | Image display panel and image display device | |
| US20050018107A1 (en) | Display device | |
| CN116453480A (zh) | 显示装置及数据驱动器 | |
| EP0678850A1 (en) | Active matrix display device with additional dummy datalines | |
| JPH04324419A (ja) | アクティブマトリックス型表示装置の駆動方法 | |
| JPH077159B2 (ja) | アクテイブマトリクス型液晶表示装置の駆動方法 | |
| JP2006010897A (ja) | 表示装置および表示装置の駆動方法 | |
| JP3532703B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP2004258498A (ja) | 液晶表示装置 | |
| JPH0766252B2 (ja) | 画像表示装置の駆動回路 | |
| JPS61232494A (ja) | 表示方法 | |
| JPH02123326A (ja) | 液晶表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |