JPH11231287A - 強誘電性液晶表示素子の駆動方法および駆動回路 - Google Patents

強誘電性液晶表示素子の駆動方法および駆動回路

Info

Publication number
JPH11231287A
JPH11231287A JP3777698A JP3777698A JPH11231287A JP H11231287 A JPH11231287 A JP H11231287A JP 3777698 A JP3777698 A JP 3777698A JP 3777698 A JP3777698 A JP 3777698A JP H11231287 A JPH11231287 A JP H11231287A
Authority
JP
Japan
Prior art keywords
signal
liquid crystal
electrode
period
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3777698A
Other languages
English (en)
Inventor
Naritsugu Okamoto
成継 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UK Government
Sharp Corp
Original Assignee
UK Government
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UK Government, Sharp Corp filed Critical UK Government
Priority to JP3777698A priority Critical patent/JPH11231287A/ja
Priority to GB9902562A priority patent/GB2334610B/en
Publication of JPH11231287A publication Critical patent/JPH11231287A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Abstract

(57)【要約】 【課題】 表示領域におけるいずれの位置においても均
一の表示特性が得られるように強誘電性液晶の配向を均
一に制御する。 【解決手段】 互いに交差する複数の信号電極２１…と
複数の走査電極３１…との間に強誘電性液晶（ＦＬＣ）
が介在する構造のＦＬＣセル１に、データ信号増幅回路
４２、データ信号生成回路４３および位相調整回路４９
を含む信号電極駆動回路と、走査信号増幅回路５２およ
び走査信号生成回路５３を含む走査電極駆動回路とを接
続する。信号電極駆動回路がデータ信号を信号電極２１
…に付与する一方、走査電極駆動回路が一走査期間内で
走査信号を走査電極３１…に順次付与する。また、信号
電極２１…のそれぞれに付与されるデータ信号の走査信
号に対する位相を、位相調整回路４９によって走査電極
３１の信号入力端からの距離に応じて異ならせる。この
結果、両信号の合成信号の立ち上がり部分（立ち下がり
部分）の歪みが補正される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、強誘電性液晶を用
いた単純マトリクス型液晶表示素子において階調表示に
好適な駆動方法および駆動回路に関するものである。
【０００２】
【従来の技術】従来、ネマティック液晶を用いた単純マ
トリクス型液晶表示素子では、表示品位を改善するため
の駆動方法が種々考案されている。
【０００３】一般に、大型液晶パネルにおいては、長く
形成される電極の配線抵抗が相対的に大きく、かつ画素
の占める総面積が大きいことに起因して静電容量性負荷
が大きい。これに伴い、駆動時において、ネマティック
液晶が特に非選択期間にデータ信号波形に同期して発生
する誘導性パルスに応答したり、画素に印加される実効
電圧が誘導パルスによる波形歪みのために変化したりと
いった現象が生じ、これによって表示画像にクロストー
クが現れる。
【０００４】例えば、特開平７−１０４７０７号公報に
開示されている駆動方法は、選択期間において走査電極
に印加される走査電圧に対し、それに同期してデータ電
極に印加されるデータ電圧の印加タイミングをずらすこ
とでクロストークを低減させている。この駆動方法は、
具体的には、データ電極を所定本数のグループに分け、
グループ毎に一走査期間周期より短い範囲内でタイミン
グをずらせてデータ電圧を入力する手法を用いている。
【０００５】上記の駆動方法では、データ電圧の印加タ
イミングを選択期間に対してずらすことによって液晶へ
の充放電が重複かつ集中することを緩和し、不要な誘導
性パルスの発生を低減させている。これによって、液晶
駆動信号波形の歪みが抑制され、異なる表示位置での実
効電圧の変化が相対的に防止される。この結果、非選択
期間におけるネマティック液晶の余分な応答を緩和し、
クロストークの少ない表示画像を得ることができる。
【０００６】また、特開平７−１２９１３４号公報で
は、ネマティック液晶が示す２つの安定状態をスイッチ
するために、フレクソエレクトリック効果に基づくフレ
クソ分極を駆動トルクに用いた駆動法が開示されてい
る。この駆動法は、走査信号に対しデータ信号を付与す
るタイミングをずらすとともに、データ信号の付与後に
休止パルス期間を設けることによって、安定した双安定
駆動と実効電圧の低下とを実現することができる。
【０００７】一方、単純マトリクス駆動法において、高
品位の動画像を表示する装置として、液晶材料に強誘電
性液晶（以降、適宜ＦＬＣと称する）を用いた液晶表示
装置が挙げられる。ＦＬＣは、高速動作、広視野角、メ
モリ効果といった特性から、従来のネマティック液晶に
比べて表示装置用液晶材料として適している。
【０００８】ＦＬＣを用いた表示装置の駆動方法として
は、例えば、（１）特開平５−４５６２１号公報、
（２）特許第２６２１２７４号公報、（３）特許第２６
１５６２０号公報および（４）特許第２５３４３４４号
公報に開示されている技術が挙げられる。
【０００９】（１）の技術は、選択期間に配置された双
極性の選択パルスと、この選択期間に続く非選択期間に
配置された双極性のパルスとを含む走査信号を走査電極
に付与することによって、選択期間にセットされた安定
状態をいかなるデータ信号が付与されても保持するよう
にしている。
【００１０】（２）の技術は、走査信号の選択期間の部
分とデータ信号の選択期間の部分とを同期させないこと
によって、走査電極に選択期間で付与される書込パルス
と、それに続く非選択期間の最初のパルスとに相関性を
持たせることができる。これによって、液晶分子が近接
したパルスの影響を受けることを防止できる。
【００１１】（３）の技術は、画素の状態をスイッチす
る前または後に、交番電界を画素に印加することによっ
て配向状態を安定化させている。
【００１２】これらの技術は、ＦＬＣの双安定配向を制
御するデータ信号波形に対してスイッチングの安定性を
改善するための各種の操作を含んでいる。
【００１３】また、（４）の技術は、ＴＮ（ツイストネ
マティック）型液晶とは動作モードが異なるＦＬＣを用
いたＦＬＣパネルを駆動する回路に、駆動方法を工夫す
ることによって、ＴＮ型液晶パネルを駆動する回路（Ｌ
ＳＩ）を用いている。これによって、ＦＬＣパネルの駆
動システムを安価に構成することができる。
【００１４】
【発明が解決しようとする課題】ＦＬＣ分子の双安定状
態にある各配向間のスイッチングは、概ね印加電界の強
さに比例して応答する。それゆえ、液晶パネル全面で均
一なスイッチングを行うためには、液晶パネルの位置に
よらず同一の印加電界を各選択期間内に確実に付与しな
ければならない。
【００１５】ところが、近年要望が高まっている液晶パ
ネルの高精細化および大型化が、駆動回路に対する液晶
パネルの電気的負荷を大きくしている。また、高精細化
は相対的な電極抵抗の増大を招来し、大型化は電極にお
ける信号伝送距離の増大を招来する。これらは、ＦＬＣ
の双安定スイッチングのための駆動信号波形を歪ませて
不良スイッチングを生じさせる結果、液晶印加電圧の実
効値の低下によるＦＬＣ分子のメモリ角を不均一にし、
さらにはコントラストの低下を引き起こす。
【００１６】このことから、単純マトリクス駆動法で
は、ＦＬＣの配向を液晶パネル内のどの位置においても
同様に制御することの困難性が容易に理解される。具体
的には、液晶パネル面内において、入力側での駆動信号
波形の歪みの少ない位置ではスイッチングが十分行われ
るが、入力側から最も遠い位置では駆動信号波形の歪み
が最も大きくなるためにスイッチングが十分行われな
い。このように位置に応じてスイッチングの程度が異な
るので、表示品位も同様に位置に応じて異なる。
【００１７】このような不都合を解消するためには、電
極の配線抵抗を極力小さくすることによって波形歪みを
抑制することが望ましい。しかしながら、低抵抗化を図
るには、材料、構造などの面で限度があるので、波形歪
みを十分抑制することは難しい。このため、液晶パネル
における表示品位の不均一を解消することができない。
したがって、駆動方法または駆動回路の改善によって表
示品位の向上を図ることが考えられるが、前述のいずれ
の駆動方法によってもそのための有効な手段は教示され
ていない。
【００１８】本発明は、上記の事情に鑑みてなされたも
のであって、画面のいずれの位置においてもＦＬＣの配
向を均一に制御することができるＦＬＣパネルの駆動方
法および駆動回路を提供することを目的としている。
【００１９】
【課題を解決するための手段】本発明の請求項１に記載
の強誘電性液晶（ＦＬＣ）表示素子の駆動方法は、互い
に交差する方向に配列された複数の走査電極と複数の信
号電極との間に強誘電性液晶が介在し、上記走査電極と
上記信号電極とが交差する領域に画素が形成される構造
を有する液晶表示素子の各画素の表示状態を変化させる
駆動方法であって、上記画素内の上記ＦＬＣの２つの安
定状態間を切り替えるための表示信号を選択的に信号電
極に付与しながら、一走査期間に設けられた、消去期
間、選択期間および選択期間と消去期間との間に設けら
れる非選択期間のそれぞれに、各画素内の上記ＦＬＣを
一方の安定状態に移行させるための消去電圧、上記表示
信号を各画素に与えるための選択電圧および切り替えら
れた安定状態を保持するための非選択電圧を含む走査信
号を各走査電極に順次付与する駆動方法において、上記
の課題を解決するために、以下の手法を用いることを特
徴としている。
【００２０】すなわち、この手法は、上記走査電極にお
ける信号入力端からの距離に応じて上記選択期間に対し
てずれた位相で上記表示信号を上記信号電極に付与する
ことである。
【００２１】上記の駆動方法によってＦＬＣ表示素子を
駆動する際、表示信号の電圧と、走査信号の消去電圧、
選択電圧または非選択電圧との合成電圧が、パルス信号
として画素に印加される。ＦＬＣ分子がこのパルス信号
の立ち上がり部分または立ち下がり部分で最も大きな加
速エネルギーを得ることによって、スイッチングが起こ
る。
【００２２】そこで、表示信号の位相を走査電極におけ
る信号入力端からの距離に応じて選択期間に対してずら
すことによって、上記のパルス信号の立ち上がり部分ま
たは立ち下がり部分の電圧値を増大または減少させる。
これによって、上記の立ち上がり部分または立ち下がり
部分が補正されるので、電極の配線抵抗などによる波形
歪みを大幅に抑制することができる。
【００２３】上記の請求項１に記載の駆動方法は、請求
項２に記載のように、上記表示信号の位相ずれ量を上記
走査信号の歪みの程度に応じて設定することが好まし
い。走査信号の歪みの程度は、走査電極における信号入
力端からの距離にほぼ対応すると考えられるが、実際に
は異なる位置でも同じになることがある。このような位
置においては、スイッチング特性も同じになると見なす
ことができるので、位相ずれ量は同じでよい。
【００２４】上記の請求項１に記載の駆動方法は、請求
項３に記載のように、上記表示信号の位相ずれ量の上記
選択期間の長さに対する割合を−１０％から＋１０％ま
での範囲に設定することが好ましい。特に、走査電極の
信号入力端付近における位相ずれ量を０とし、通常最も
位相ずれ量が多いと考えられる走査電極終端付近におけ
る位相ずれ量の選択期間の長さに対する割合を−１０％
または＋１０％に設定すれば、終端における駆動電圧条
件を信号入力端の駆動電圧条件に近づけることができ
る。
【００２５】上記の請求項３に記載の駆動方法は、請求
項４に記載のように、立ち上がり時間が上記選択期間の
長さの２０％未満である上記表示信号に対して適用する
ことが好ましい。これによって、請求項３の駆動方法を
より確実に実現することができる。
【００２６】上記の請求項３に記載の駆動方法は、請求
項５に記載のように、立ち上がり時間が上記選択期間の
長さの３０％未満である上記走査信号に対して適用する
ことが好ましい。これによって、請求項３の駆動方法を
より確実に実現することができる。
【００２７】本発明の請求項６に記載の強誘電性液晶
（ＦＬＣ）表示素子の駆動回路は、互いに交差する方向
に配列された複数の走査電極と複数の信号電極との間に
ＦＬＣが介在し、上記走査電極と上記信号電極とが交差
する領域に画素が形成される構造を有する液晶表示素子
の各画素の表示状態を変化させる駆動回路であって、上
記画素内の上記ＦＬＣの２つの安定状態間を切り替える
ための表示信号を選択的に信号電極に付与する信号電極
駆動回路と、一走査期間に設けられた、消去期間、選択
期間および選択期間と消去期間との間に設けられる非選
択期間のそれぞれに、各画素内の上記ＦＬＣを一方の安
定状態に移行させるための消去電圧、上記表示信号を各
画素に与えるための選択電圧および切り替えられた安定
状態を保持するための非選択電圧を含む走査信号を各走
査電極に順次付与する走査電極駆動回路とを備えた駆動
回路において、上記の課題を解決するために、上記の信
号電極駆動回路が以下のように構成されていることを特
徴としている。
【００２８】すなわち、上記信号電極駆動回路は、上記
走査電極における信号入力端からの距離に応じて上記選
択期間に対してずれた位相で上記表示信号を上記信号電
極に付与する。
【００２９】上記の構成では、ＦＬＣ表示素子を駆動す
る際、選択期間に対して異なる位相の表示信号が信号電
極駆動回路から信号電極に付与されるとともに、消去電
圧、選択電圧または非選択電圧を含む走査信号が走査電
極駆動回路から走査電極に付与される。そして、画素に
は、上記の両信号が合成された結果として得られたパル
ス信号の電圧が印加される。
【００３０】このような駆動において、表示信号の位相
を走査電極における信号入力端からの距離に応じて選択
期間に対してずらすことによって、請求項１に記載の駆
動方法と同様、上記のパルス信号の立ち上がり部分また
は立ち下がり部分の電圧値を増大または減少させる。こ
れによって、上記の立ち上がり部分または立ち下がり部
分が補正されるので、電極の配線抵抗などによる波形歪
みを大幅に抑制することができる。
【００３１】上記の請求項６に記載の駆動回路における
上記駆動電極駆動回路は、請求項７に記載のように、上
記表示信号の位相ずれ量を上記走査信号の歪みの程度に
応じて設定することが好ましい。走査信号の歪みの程度
は、走査電極における信号入力端からの距離が異なる位
置でも同じになることがある。このような位置において
は、スイッチング特性も同じになると見なすことができ
るので、位相ずれ量は同じでよい。
【００３２】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図１８に基づいて説明すれば、以下の通りであ
る。
【００３３】図２に示すように、本実施の形態に係るＦ
ＬＣセル１（強誘電性液晶表示素子）は、第１電極基板
２と、第２電極基板３と、液晶層４と、絶縁膜５・６
と、配向膜７・８とを備えている。第１電極基板２にお
ける一方の表面には、互いに平行に配された複数の信号
電極２１…が設けられている。第２電極基板３における
信号電極２１…と対向する表面には、互いに平行に配さ
れ、かつ信号電極２１…と直交するように配された複数
の走査電極３１…が設けられている。
【００３４】液晶層４は、第１電極基板２と第２電極基
板３との間に挟持されるように配される。絶縁膜５およ
び配向膜７は、第１電極基板２と液晶層４との間に設け
られ、絶縁膜６および配向膜８は、第２電極基板３と液
晶層４との間に設けられている。
【００３５】上記のように構成されるＦＬＣセル１は、
詳細には、図３に示すような構造をなしている。
【００３６】第１電極基板２は、ガラス基板２２、この
ガラス基板２２上に形成されるＳｉＯ層２３およびＳｉ
Ｏ層２３上にＩＴＯ（indium tin oxide）によって形成
される透明の信号電極２１…を備えている。
【００３７】第２電極基板３は、ガラス基板３２および
このガラス基板３２上に形成されるカラーフィルタ３
３、カラーフィルタ３３を覆うオーバーコート膜３４、
ＳｉＯ層３５およびＳｉＯ層３５上にＩＴＯによって形
成される透明の走査電極３１…を備えている。カラーフ
ィルタ３３は、赤、緑および青の光をそれぞれ透過させ
る部分に区分されている。それらの部分の間では、ブラ
ックマトリクス（図示せず）によって光の透過が遮られ
るようになっている。オーバーコート膜３４は、例え
ば、アクリル樹脂系の透明材料によって形成されてい
る。
【００３８】第１および第２電極基板２・３において
は、ガラス基板２２・３２の代わりに、絶縁性かつ透光
性の材料、例えば、プラスティック、シリコンからなる
基板を用いてもよい。
【００３９】上記の絶縁膜５・６上には、ラビング処理
などの一軸配向処理が施された配向膜７・８がそれぞれ
形成されている。配向膜７・８としては、ポリイミド、
ナイロン、ポリビニルアルコールのような有機高分子か
らなる膜またはSiO2斜方蒸着膜などが用いられる。
【００４０】第１および第２電極基板２・３は、対向す
るようにしてシール剤９で貼り合わされている。液晶層
４は、両基板２・３の間の空間内にＦＬＣ材料が充填さ
れることによって所定の厚さに形成されている。また、
表示面積が広いＦＬＣセル１においては、セルギャップ
（液晶層４の厚さ）が一定となるように、配向膜７・８
の間に図示しないスペーサが配置される。
【００４１】上記のＦＬＣセル１は、図示はしないが、
それぞれの偏光軸が互いに直交するように配置された２
枚の偏光板で挟まれている。
【００４２】ＦＬＣセル１においては、信号電極２１…
および走査電極３１…が対向することによって形成され
る各方形の領域が画素領域に相当する。この画素領域
は、信号電極２１と走査電極３１とに電圧が印加される
と、液晶層４におけるＦＬＣ分子の配向状態が切り替わ
ることにより、表示状態が明と暗との間で変化する。
【００４３】図４に示すように、信号電極２１は、幅の
異なる２本の第１および第２電極２１ａ・２１ｂによっ
て構成されており、第１および第２電極２１ａ・２１ｂ
の幅の比は１：２である。これによって、１つの画素領
域は、多階調表示のために、第１および第２電極２１ａ
・２１ｂによって面積比が１：２である副画素に分割さ
れる。そして、これらの副画素の点灯と非点灯との組み
合わせによって、４つの階調レベルを表現することがで
きる。
【００４４】図１にＦＬＣモジュールの概略構成を示
す。このＦＬＣモジュールにおいて、信号電極２１…
は、フレキシブルプリント基板４１を介してデータ信号
増幅回路４２に接続されている。データ信号増幅回路４
２は、データ信号生成回路４３で生成された後述する２
種類のデータ信号（表示信号）を組み合わせて増幅し、
かつ各信号電極２１に出力するようになっている。ま
た、データ信号生成回路４３とデータ信号増幅回路４２
との間には、位相調整回路４９が設けられている。位相
調整回路４９は、後述するように、ＦＬＣに付与される
駆動信号の波形歪みを抑制するために、データ信号の位
相を走査信号の選択期間に対してずらす回路である。上
記のデータ信号増幅回路４２、データ信号生成回路４３
および位相調整回路４９は、本ＦＬＣモジュールにおけ
る信号電極駆動回路に含まれている。
【００４５】図５に示すように、データ信号生成回路４
３は、カウンタ４４およびゲート回路４５によって構成
されている。カウンタ４４は、一定周期ＴのクロックＣ
ＬＫに基づいて４ビットの信号を出力する。ゲート回路
４５は、ＡＮＤ、ＯＲなどの論理ゲートが適宜組み合わ
された回路であって、カウンタ４４からの信号に基づい
て図６（ａ）に示す書込信号および図６（ｂ）に示す非
書込信号をデータ信号として出力する。
【００４６】明状態に対応する書込信号は、選択期間と
同じ幅、すなわち１ＬＡＴ（Line Addressing Time）の
幅を有しており、電圧＋Ｖd の前半部と電圧−Ｖd の後
半部とからなる。一方、暗状態に対応する非書込信号
は、１ＬＡＴの幅を有しており、電圧−Ｖd の前半部と
電圧＋Ｖd の後半部とからなる。本実施の形態において
は、１ＬＡＴ＝１５．４３μｓに設定されている。ま
た、書込信号および非書込信号は、１ＬＡＴ内で直流的
に均衡している（ＤＣバランスがとれている）。
【００４７】データ信号増幅回路４２は、データセレク
タ４６、フォトカプラ４７およびオペレーショナルアン
プ４８を備えている。データセレクタ４６は、上位の演
算システムから供給される、表示情報（階調情報）に応
じたビットパターンの信号に基づいて、書込信号または
非書込信号のうち１つを選択する。オペレーショナルア
ンプ４８は、データセレクタ４６からのデータ信号を増
幅して１本の信号電極２１に出力する。フォトカプラ４
７は、データセレクタ４６とオペレーショナルアンプ４
８との間の信号の伝達を電気的に絶縁する。
【００４８】上記のデータセレクタ４６、フォトカプラ
４７およびオペレーショナルアンプ４８は、データ信号
増幅回路４２において出力回路（図７参照）を構成して
おり、信号電極２１…と同数設けられている。また、こ
の出力回路は、数十本の信号電極２１…を１つのグルー
プとしてまとめた場合のグループと同数設けられていて
もよい。
【００４９】位相調整回路４９は、図７に示すように、
複数のＤフリップフロップ（Ｄ−ＦＦ）４９ａ…によっ
て構成されている。Ｄフリップフロップ４９ａ…は、直
列にＮ段接続されており、第１段のＤフリップフロップ
４９ａのデータ入力端子Ｄに入力されるスタートパルス
ＳＰを、一定周期ＴのクロックＣＬＫに基づいて順次シ
フトする。データ信号増幅回路４２における各出力回路
４２ａは、対応するＤフリップフロップ４９ａのデータ
出力端子Ｑから出力される出力制御信号に同期してデー
タ信号を各信号電極２１または各グループに出力する。
【００５０】このような構成によって、走査電極３１の
入力端に最も近い位置にある信号電極２１にデータ信号
を出力する第１段の出力回路４２ａから走査電極３１の
終端に最も近い位置にある信号電極２１にデータ信号を
出力する第Ｎ段の出力回路４２ａまで、順次位相の異な
るデータ信号を出力する。
【００５１】また、位相ずれの順序を波形歪みの状態に
応じて入れ替える場合には、Ｄフリップフロップ４９ａ
の接続順序が入れ替えられる。これによって、ある信号
電極２１に、それより入力端側に位置する信号電極２１
に付与されるデータ信号よりも位相の進んだデータ信号
を付与することができる。さらに、異なる段で位相ずれ
量を同じにする場合は、同じＤフリップフロップ４９ａ
からの出力制御信号を共用すればよい。これによって、
Ｄフリップフロップ４９ａの共通化が図られ、Ｄフリッ
プフロップ４９ａの数を減らすことができる。
【００５２】なお、上記のクロックＣＬＫは、データ信
号生成回路４３に供給されるクロックＣＬＫと同じであ
るが、これとは異なる周期のクロックであってもよい。
出力制御信号の遅延量が上記のクロックＣＬＫによって
決定されることから、Ｄフリップフロップ４９ａ…に供
給されるクロックＣＬＫの周期は、本ＦＬＣモジュール
が動作している状態で測定された波形歪みに応じた最適
な値に設定されることが望ましい。
【００５３】位相調整回路４９は、このように構成され
ることによって、データ信号を順次遅延させたり、特定
のデータ信号を他のデータ信号に対し相対的に先行させ
たりすることができる。
【００５４】図１に示すように、走査電極３１は、フレ
キシブルプリント基板５１を介して走査信号増幅回路５
２に接続されている。走査信号増幅回路５２は、走査信
号生成回路５３で生成された電圧Ｖb （ブランキング電
圧または消去電圧）を有するブランキングパルスＰb お
よび電圧Ｖs （選択電圧）を有するストローブパルスＰ
s に基づいて、図８に示すような時間分割階調のための
走査信号を１ＬＡＴずつずらして各走査電極３１に順次
出力するようになっている。上記の走査信号増幅回路５
２および走査信号生成回路５３は、本ＦＬＣモジュール
における走査電極駆動回路に含まれている。
【００５５】走査信号は、１フレーム期間内で３回の走
査を行うように、画素の表示を維持する３つの表示期間
Ｔ1 〜Ｔ3 を有している。表示期間Ｔ1 〜Ｔ3 は、
Ｔ1 ：Ｔ2 ：Ｔ3 ＝１：４：１６の長さの比に設定され
ている。このように、本実施の形態の駆動方法では、
１：２の画素分割駆動と、１：４：１６の時分割駆動と
を組み合わせることによって、理想的には６４階調の輝
度状態を表現することができる。本実施の形態において
は、１フレーム期間＝１６．６６７ｍｓに設定されてい
る。
【００５６】また、走査信号は、１回の走査が完了す
る、１対のストローブパルスＰs およびブランキングパ
ルスＰb を含む期間すなわち一走査期間内で直流的に均
衡する（ＤＣバランスがとれる）ように、電圧Ｖb ・Ｖ
s と、ブランキングパルスＰbおよびストローブパルス
Ｐs のそれぞれのパルス幅とが設定されている。具体的
には、ストローブパルスＰs のパルス幅は１ＬＡＴ（１
５．４３μｓ）であり、ブランキングパルスＰb のパル
ス幅は２ＬＡＴ（３０．８６μｓ）であり、電圧Ｖb は
電圧Ｖs の１／２の値である。また、ブランキング期間
は、ブランキングパルスＰb の立ち下がりから次のスト
ローブパルスＰs の立ち上がりまでの、１０ＬＡＴ（１
５４．３μｓ）の期間である。
【００５７】ストローブパルスＰs は表示期間Ｔ1 〜Ｔ
3 の始端部で立ち上がり、ブランキングパルスＰb は表
示期間Ｔ1 〜Ｔ3 の終端部で立ち下がる。消去パルスＰ
b が付与されるブランキングパルス期間（消去期間：２
ＬＡＴ）では、画素の配向状態を一方の安定状態（例え
ば、暗状態）に変化させる。一方、ストローブパルスＰ
s が付与されるストローブパルス期間（選択期間：１Ｌ
ＡＴ）では、前述の書込信号または非書込信号のいずれ
かに応じて安定状態を変化させるかまたは維持させる。
【００５８】なお、電圧Ｖb ・Ｖs 以外の接地レベルの
電圧は非選択電圧に相当し、ブランキングパルス期間と
ストローブパルス期間との間で非選択電圧が印加される
期間が非選択期間である。
【００５９】ここで、階調表示を行うためには、上記の
ような各信号以外の波形の信号を用いてもよい。
【００６０】例えば、図９に示すように、１ＬＡＴに複
数のパルスを有する走査信号および１ＬＡＴに３つ以上
のパルスを有するデータ信号が挙げられる（特開平８−
７６０９４号公報参照）。時分割駆動については、２N
階調表示を行う場合、１フレーム期間をＮ個のフィール
ドに等分割し、それぞれのフィールドで２n （ｎ＝０，
１，…，Ｎ−１）階調に対応した時間後に一方の状態
（例えば、暗状態）にリセットする方法が挙げられる
（特開平５−８８６４６号公報参照）。この駆動方法で
は、例えば、８（＝２3 ）階調の表示を行う場合、１フ
レーム期間を３つのフィールドに等分割し、第１ないし
第３フィールドＦ1 〜Ｆ3 の表示期間をＦ1：Ｆ2 ：Ｆ
3 ＝２0 ：２1 ：２2 ＝１：２：４の比に設定してい
る。
【００６１】また、上記の両パルスＰs ・Ｐb につい
て、パルス形状、パルス幅、電圧などの詳細な設定条件
は、基本的には、出力タイミング、電圧出力数などの走
査電極駆動回路についての種々の仕様で定まる。したが
って、本発明が上述の設定条件に限定されないのは勿論
である。
【００６２】ここで、上記のように構成されるＦＬＣモ
ジュールにおいてＦＬＣセル１を駆動したときの駆動特
性および階調表示特性を測定した結果について説明す
る。
【００６３】この測定では、図１０に示すように、ＦＬ
Ｃセル１の両端部に設けられた測定点Ａ・Ｂで測定を行
い、ＦＬＣセル１の表面温度を３５℃とし、デューティ
比を１／３６０とし、ＦＬＣセル１のサイズを対角１７
インチとし、測定点Ａ・Ｂ間の距離Ｄを３０ｃｍとして
いる。また、測定点Ａは、走査電極３１の入力端に最も
近い信号電極２１と第１段の走査電極３１との交差点を
含む面積が１ｃｍ2 の円形の領域である。一方、測定点
Ｂは、走査電極３１の終端に最も近い信号電極２１と第
１段の走査電極３１との交差点を含む面積が１ｃｍ2 の
円形の領域である。
【００６４】無負荷すなわち信号電極２１…にデータ信
号が付与されていない状態で、走査電極３２…に走査信
号を付与すると、測定点Ａ・Ｂにおける走査信号の波形
は、図１１に示すように、ほとんど歪みのない状態であ
る。ところが、実際にＦＬＣセル１を駆動するように信
号電極２１…にデータ信号を付与すると、測定点Ａ・Ｂ
における走査信号の波形は、それぞれ図１２と図１３と
に示すように歪んでおり、かつデータ信号の変化に同期
したスパイク状のパルスを含んでいる。
【００６５】ストローブパルスＰs についての波形歪み
の程度は、立ち上がり時間で表せば約７００〜８００ｎ
ｓであり、これの選択期間に対する比率は約５％であ
る。データ信号についての波形歪みの程度は、立ち上が
り時間で表せば約２μｓであり、これの選択期間に対す
る比率は約１３％である。
【００６６】したがって、ここでは、測定点Ａと同等の
駆動電圧条件が得られるように、測定点Ｂにおけるデー
タ信号をストローブパルスＰs より選択期間（１ＬＡ
Ｔ）の約５％（７７０ｎｓ）遅延させた。このとき得ら
れた測定点Ｂでの駆動可能な電圧範囲（上下の２本の曲
線間の範囲）を図１４に示す。また、このときのＦＬＣ
のスイッチングの光学応答の様子を図１５に示す。この
光学応答は、表示期間Ｔ1 ・Ｔ2 で非書込状態すなわち
暗状態を維持し、かつ表示期間Ｔ3 で書込状態すなわち
明状態を維持しているときに得られる。また、各表示期
間Ｔ1 〜Ｔ3 の間の１０ＬＡＴの期間は、ブランキング
期間である。測定は、走査信号の最大電圧を２３Ｖp と
し、データ信号の実効値を５Ｖrms とする電圧条件で行
われた。
【００６７】図１４に示す測定点Ｂでの駆動可能な電圧
範囲は、測定点Ａでの駆動可能な電圧範囲に近づいてい
る。また、光学応答は、図１５に実線にて示すように変
化し、測定点Ｂでのデータ信号をストローブパルスＰs
に対し遅延させなかった場合の光学応答（破線にて示
す）に比べて表示期間Ｔ1 に生じていたスイッチング不
良を抑制している。しかも、この光学応答は、測定点Ａ
での光学応答（図１８参照）とほとんど等しくなってい
る。
【００６８】一方、データ信号のずれ量を（−２／２
０）ＬＡＴ、（−１／２０）ＬＡＴ、（＋１／２０）Ｌ
ＡＴおよび（＋２／２０）ＬＡＴに設定した場合の測定
点Ｂでの駆動可能な電圧範囲は、図１６に示すようにな
る。この図から、データ信号のずれ量を（＋２／２０）
ＬＡＴおよび（−１／２０）ＬＡＴとした場合は、測定
点Ａの駆動可能な電圧範囲に概ね近づけることができ
る。また、データ信号のずれ量を（−２／２０）ＬＡＴ
とした場合、駆動可能な電圧範囲が測定点Ａのそれより
狭くなるものの、駆動可能な電圧範囲の下限を測定点Ａ
でのそれに近づけることができる。したがって、走査信
号の電圧を十分低下させることができる。
【００６９】続いて、本実施の形態に係る比較例につい
て説明する。
【００７０】本比較例では、測定点Ｂにおけるデータ信
号をストローブパルスＰs に対し遅延させていない。こ
の場合、図１７に示すように、測定点Ｂでの駆動可能な
電圧範囲は、測定点Ａでの駆動可能な電圧範囲より狭く
なっている。また、測定点Ｂにおける走査信号の最大電
圧の最小限界は２５Ｖp となっており、測定点Ａにおけ
るそれより大きい。したがって、測定点Ａで十分に動作
する電圧条件であっても、測定点Ｂの駆動可能な電圧範
囲から外れると、測定点Ｂでは動作の確実性が低下して
しまう。このため、ＦＬＣセル１の表示品位が不均一に
なる。
【００７１】また、例えば、走査信号の最大電圧値が３
０Ｖp であり、データ信号の実効電圧値が５Ｖrms であ
る場合は、測定点Ａ・Ｂにおいて均一な表示を行うこと
ができる。しかしながら、前述の出力回路４２ａの仕様
では、出力電圧が高いほど出力回路４２ａの負荷が大き
くなるので、余分な電力消費を生じ、ランニングコスト
を高騰させるという不都合がある。
【００７２】したがって、このような不都合を解消する
ために出力電圧を低下させる場合、測定点Ｂでの駆動可
能な電圧範囲の下限が測定点Ａでのそれと異なっている
と、電圧条件が測定点Ｂの駆動可能な電圧範囲から外れ
る。その結果、同じデータ信号を付与しても、上記のよ
うに表示品位が不均一になり、図１８に示すように、表
示期間Ｔ1 （具体的には１．５〜２．５ｍｓの範囲）に
おいて測定点Ａ・Ｂでの光学応答の不一致が生じる。
【００７３】このため、暗状態の表示が行われている表
示期間Ｔ1 では、測定点Ｂで透過光が浮いたように観察
される。このような現象によって、同じ階調を表示する
場合でも測定点Ａ・Ｂでのコントラストの差が顕著に現
れて、表示上は黒を背景にして白が浮き上がったような
印象を与えるので好ましくない。
【００７４】さらに引き続いて、本実施の形態に係る変
形例について説明する。
【００７５】本変形例では、選択期間に対する立ち上が
り時間の比率を歪み率とすれば、ストローブパルスＰs
については最大で約３０％の歪み率までの範囲、また、
データ信号については最大で２０％の歪み率までの範囲
に対し、選択期間の−１０％から＋１０％の範囲でデー
タ信号のずれが設定されている。このような場合、本実
施の形態と同様に、測定点Ｂでの駆動可能な電圧範囲を
測定点Ａでのそれにほぼ近づけることができる。
【００７６】また、出力回路４２ａ…をＩＣによって構
成する場合、汎用のＩＣでも上記の範囲の歪み率を許容
することができる。それゆえ、出力回路４２ａ…に汎用
のＩＣを利用することによって、駆動回路を安価に提供
することができる。
【００７７】以上に述べたように、本実施の形態では、
データ信号の位相を走査信号に対してずらし、かつ走査
電極３１における入力端からの位置に応じて位相ずれ量
を異ならせている。これによって、後述するように、階
調表示特性をＦＬＣセル１の全体にわたってほぼ均一に
することができる。また、このときの選択期間において
は、ＦＬＣに印加される実効電圧がほぼ同じであること
が、スイッチング特性の均一性をより向上させるために
は好ましい。
【００７８】一般に、ＦＬＣの双安定スイッチングは、
主に印加電界に比例したエネルギーによって起こる。こ
のため、本実施の形態でも、そのスイッチングトリガと
して走査信号とそれに同期したデータ信号との合成信号
の電圧をＦＬＣセル１に印加している。ＦＬＣセル１が
空間的に小規模であり、信号電極２１…および走査電極
３１…が短く、かつそれぞれの抵抗が低ければ、電圧が
そのままＦＬＣに印加されていると見なすことができ
る。しかしながら、大型のＦＬＣセル１の場合、信号電
極２１および走査電極３１においては、それぞれの入力
端から遠ざかるにしたがって電極抵抗による実効値の損
失が大きくなるので次のような現象が起こる。
【００７９】第１に、信号電極２１および走査電極３１
がローパスフィルタのような伝送特性を有することか
ら、データ信号および走査信号の波形に歪みが生じる。
第２に、両信号の電圧の最大振幅が小さくなる。第３
に、同じ合成信号であっても、ＦＬＣセル１における異
なる位置でその波形の形状が同じでなくなるので、合成
信号の立ち上がりまたは立ち下がりに要する時間やパワ
ーが異なり、その結果、駆動特性が位置に応じて不均一
になる。このような不都合に対し、波形歪みと駆動特性
との関連性を詳しく調べたところ、スイッチングの起こ
りやすさは、電圧が印加された初期のごく短い期間で主
に決定されているということが分かってきた。
【００８０】ＦＬＣ分子は、液晶層４においてＦＬＣ分
子によって形成されるバルクの中央部分（この中央部分
付近の分子が一番動きやすい）がパルスの最初の立ち上
がり（立ち下がり）によってスイッチングに必要な加速
度をある程度得て、それに続く高電圧の連続パルス（メ
インパルス）が付与されている期間でバルク全体から液
晶層４と第１および第２電極基板２・３との界面にわた
って一斉に動くことができる加速度を得る。また、ＦＬ
Ｃ分子は、パルスが消失した後の期間（温度や液晶材料
の粘度によって異なるが１００〜３００μｓ）でも、す
でに獲得した加速エネルギーを消費しつつ、反電界によ
る加速も受けながら回転を続ける。このような一連のＦ
ＬＣ分子の運動によってスイッチングが行われる。
【００８１】波形歪みがない場合は、液晶にとってパル
スの立ち上がり部分（立ち下がり）で最も大きな加速エ
ネルギーを得ることができる。しかしながら、波形歪み
がある場合は、パルスの立ち上がり（立ち下がり）の開
始後しばらくの時間（０〜２μｓ）が経過しなければ、
十分な加速エネルギーを得ることができない。したがっ
て、ＦＬＣセル１における位置によって歪みの程度が異
なる合成信号については、位置に応じた駆動特性が不均
一になる。
【００８２】このため、本実施の形態では、前述のよう
に、データ信号の位相を走査信号に対してずらすことに
よって、合成信号の立ち上がり部分または立ち下がり部
分の電圧値を増大または減少させて、スイッチングの初
期に必要な加速エネルギーをＦＬＣセル１の位置によら
ず等しく調整することができる。その結果、駆動特性が
位置によらずほぼ均一になり、表示品位が向上する。
【００８３】また、本実施の形態において、上記のよう
な位相ずれを生じさせる位相調整回路４９は、Ｄフリッ
プフロップ４９ａ…のような一般的な回路によって構成
される。したがって、特殊な回路を必要とすることなく
簡素な回路で本発明を実現することができる。また、Ｄ
フリップフロップ４９ａ…からの出力制御信号に同期し
てデータ信号を出力するようにデータ信号増幅回路４２
に変更を加えるだけで、位相調整回路４９を付加するこ
とができる。それゆえ、従来の信号電極駆動回路にも容
易に位相調整回路４９を組み込むことができる。
【００８４】さらに、走査信号の歪み率に応じて位相ず
れ量を調整する場合は、前述のように、Ｄフリップフロ
ップ４９ａの接続順を入れ替えたり、１つのＤフリップ
フロップ４９ａから供給される出力制御信号を２つ以上
の出力回路４２ａ…で共用したりといった回路上の変更
で対応すればよい。
【００８５】
【発明の効果】以上のように、本発明の請求項１に記載
の強誘電性液晶（ＦＬＣ）表示素子の駆動方法は、表示
信号を選択的に信号電極に付与しながら、一走査期間に
設けられた、消去期間、選択期間および選択期間と消去
期間との間に設けられる非選択期間のそれぞれに、消去
電圧、選択電圧および非選択電圧を含む走査信号を各走
査電極に順次付与し、さらに、上記走査電極における信
号入力端からの距離に応じて上記選択期間に対してずれ
た位相で上記表示信号を上記信号電極に付与することを
含んでいる。
【００８６】これにより、ＦＬＣに印加される電圧に対
するスイッチング特性をＦＬＣ表示素子の表示領域の位
置に関わらず、ほぼ均一にすることができる。したがっ
て、ＦＬＣ表示素子の表示領域全体にわたって均一な表
示特性を得ることができるという効果を奏する。
【００８７】本発明の請求項２に記載のＦＬＣ表示素子
の駆動方法は、請求項１に記載の駆動方法において、上
記表示信号の位相ずれ量を上記走査信号の歪みの程度に
応じて設定する。これにより、例えば、走査電極におけ
る信号入力端からの距離が異なる位置でも走査信号の歪
みの程度が同じになる場合は、スイッチング特性も同じ
になると見なして位相ずれ量を同じに設定することがで
きる。したがって、表示特性の均一性をより向上させる
ことができるという効果を奏する。
【００８８】本発明の請求項３に記載のＦＬＣ表示素子
の駆動方法は、請求項１に記載の駆動方法において、上
記表示信号の位相ずれ量の上記選択期間の長さに対する
割合を−１０％から＋１０％までの範囲に設定すること
によって、ＦＬＣ表示素子の表示領域全体にわたって均
一な表示特性を得ることができるという効果を奏する。
【００８９】本発明の請求項４に記載のＦＬＣ表示素子
の駆動方法は、請求項３に記載の駆動方法において、立
ち上がり時間が上記選択期間の長さの２０％未満である
上記表示信号に対して適用するので、請求項３の駆動方
法をより確実に実現することができるという効果を奏す
る。
【００９０】本発明の請求項５に記載のＦＬＣ表示素子
の駆動方法は、請求項３に記載の駆動方法において、立
ち上がり時間が上記選択期間の長さの３０％未満である
上記走査信号に対して適用するので、請求項３の駆動方
法をより確実に実現することができるという効果を奏す
る。
【００９１】本発明の請求項６に記載のＦＬＣ表示素子
の駆動回路は、表示信号を選択的に信号電極に付与する
信号電極駆動回路と、一走査期間に設けられた、消去期
間、選択期間および選択期間と消去期間との間に設けら
れる非選択期間のそれぞれに、消去電圧、選択電圧およ
び非選択電圧を含む走査信号を各走査電極に順次付与す
る走査電極駆動回路とを備え、さらに、上記信号電極駆
動回路が上記走査電極における信号入力端からの距離に
応じて上記選択期間に対してずれた位相で上記表示信号
を上記信号電極に付与する構成である。
【００９２】これにより、ＦＬＣに印加される電圧に対
するスイッチング特性をＦＬＣ表示素子の表示領域の位
置に関わらず、ほぼ均一にすることができる。したがっ
て、ＦＬＣ表示素子の表示領域全体にわたって均一な表
示特性を得ることができるという効果を奏する。
【００９３】本発明の請求項７に記載のＦＬＣ表示素子
の駆動回路は、請求項６に記載の駆動回路において、上
記信号電極駆動回路が、上記表示信号の位相ずれ量を上
記走査信号の歪みの程度に応じて設定するので、請求項
２の駆動方法と同様に、表示特性の均一性をより向上さ
せることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係るＦＬＣモジュール
の概略構成を示すブロック図である。
【図２】上記ＦＬＣモジュールに組み込まれるＦＬＣセ
ルの概略構成を示す斜視図である。
【図３】上記ＦＬＣセルのより詳細な構造を示す断面図
である。
【図４】上記ＦＬＣセルにおいて２分割画素を形成する
電極構造を示す平面図である。
【図５】上記ＦＬＣモジュールにおける信号電極駆動回
路の主要部を示すブロック図である。
【図６】（ａ）は信号電極に付与される書込信号（デー
タ信号）を示す波形図であり、（ｂ）は信号電極に付与
される非書込信号（データ信号）を示す波形図である。
【図７】位相調整回路を含む上記信号電極駆動回路の構
成を示すブロック図である。
【図８】上記ＦＬＣセルにおける走査電極に付与される
走査信号を示す波形図である。
【図９】上記ＦＬＣセルに付与される他の走査信号およ
びデータ信号を示す波形図である。
【図１０】上記ＦＬＣセルにおいて駆動特性を測定する
ための離れた２つの位置（測定点）を示す説明図であ
る。
【図１１】無負荷時の上記測定点おける走査信号の波形
を示す波形図である。
【図１２】駆動時の走査電極の入力端に近い側の測定点
Ａにおける走査信号の波形を示す波形図である。
【図１３】駆動時の走査電極の終端に近い側の測定点Ｂ
における走査信号の波形を示す波形図である。
【図１４】測定点Ａにおける駆動可能な電圧範囲および
走査信号に対しデータ信号を遅延させた場合の上記測定
点Ｂにおける駆動可能な電圧範囲を示すグラフである。
【図１５】測定点Ｂにおいて走査信号に対しデータ信号
を遅延させた場合とさせない場合の光学応答を示す波形
図である。
【図１６】測定点Ｂにおいて走査信号に対する位相ずれ
量を変化させた場合の駆動可能な電圧範囲を示すグラフ
である。
【図１７】本発明の実施の一形態の比較例に係る駆動方
法について、測定点Ａにおける駆動可能な電圧範囲およ
び走査信号に対しデータ信号の位相ずれ量が０の場合の
測定点Ｂにおける駆動可能な電圧範囲を示すグラフであ
る。
【図１８】図１７の電圧条件で得られた光学応答を示す
波形図である。
【符号の説明】
１ ＦＬＣセル（強誘電性液晶表示素子） ４ 液晶層 ２１ 信号電極 ３１ 走査電極 ４２ データ信号増幅回路（信号電極駆動回路） ４３ データ信号生成回路（信号電極駆動回路） ４９ 位相調整回路（信号電極駆動回路） ５２ 走査信号増幅回路（走査電極駆動回路） ５３ 走査信号生成回路（走査電極駆動回路） Ｖs 電圧（選択電圧） Ｖb 電圧（消去電圧）
フロントページの続き (71)出願人 390040604 イギリス国 ＴＨＥ ＳＥＣＲＥＴＡＲＹ ＯＦ ＳＴ ＡＴＥ ＦＯＲ ＤＥＦＥＮＣＥ ＩＮ ＨＥＲ ＢＲＩＴＡＮＮＩＣ ＭＡＪＥＳ ＴＹ’Ｓ ＧＯＶＥＲＮＭＥＮＴ ＯＦ ＴＨＥ ＵＮＥＴＥＤ ＫＩＮＧＤＯＭ ＯＦ ＧＲＥＡＴ ＢＲＩＴＡＩＮ ＡＮ Ｄ ＮＯＲＴＨＥＲＮ ＩＲＥＬＡＮＤ イギリス国 ハンプシャー ジーユー14 ０エルエックス ファーンボロー アイヴ ェリー ロード（番地なし） ディフェン ス エヴァリュエイション アンド リサ ーチ エージェンシー (72)発明者 岡本 成継 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】互いに交差する方向に配列された複数の走
    査電極と複数の信号電極との間に強誘電性液晶が介在
    し、上記走査電極と上記信号電極とが交差する領域に画
    素が形成される構造を有する液晶表示素子の各画素の表
    示状態を変化させる駆動方法であって、各画素内の上記
    強誘電性液晶の２つの安定状態間を切り替えるための表
    示信号を選択的に信号電極に付与しながら、一走査期間
    に設けられた、消去期間、選択期間および選択期間と消
    去期間との間に設けられる非選択期間のそれぞれに、各
    画素内の上記強誘電性液晶を一方の安定状態に移行させ
    るための消去電圧、上記表示信号を各画素に与えるため
    の選択電圧および切り替えられた安定状態を保持するた
    めの非選択電圧を含む走査信号を各走査電極に順次付与
    する駆動方法において、 上記走査電極における信号入力端からの距離に応じて上
    記選択期間に対してずれた位相で上記表示信号を上記信
    号電極に付与することを特徴とする強誘電性液晶表示素
    子の駆動方法。
  2. 【請求項２】上記表示信号の位相ずれ量を上記走査信号
    の歪みの程度に応じて設定することを特徴とする請求項
    １に記載の強誘電性液晶表示素子の駆動方法。
  3. 【請求項３】上記表示信号の位相ずれ量の上記選択期間
    の長さに対する割合を−１０％から＋１０％までの範囲
    に設定することを特徴とする請求項１に記載の強誘電性
    液晶表示素子の駆動方法。
  4. 【請求項４】立ち上がり時間が上記選択期間の長さの２
    ０％未満である上記表示信号に対して適用することを特
    徴とする請求項３に記載の強誘電性液晶表示素子の駆動
    方法。
  5. 【請求項５】立ち上がり時間が上記選択期間の長さの３
    ０％未満である上記走査信号に対して適用することを特
    徴とする請求項３に記載の強誘電性液晶表示素子の駆動
    方法。
  6. 【請求項６】互いに交差する方向に配列された複数の走
    査電極と複数の信号電極との間に強誘電性液晶が介在
    し、上記走査電極と上記信号電極とが交差する領域に画
    素が形成される構造を有する液晶表示素子の各画素の表
    示状態を変化させる駆動回路であって、上記画素内の上
    記強誘電性液晶の２つの安定状態間を切り替えるための
    表示信号を選択的に信号電極に付与する信号電極駆動回
    路と、一走査期間に設けられた、消去期間、選択期間お
    よび選択期間と消去期間との間に設けられる非選択期間
    のそれぞれに、各画素内の上記強誘電性液晶を一方の安
    定状態に移行させるための消去電圧、上記表示信号を各
    画素に与えるための選択電圧および切り替えられた安定
    状態を保持するための非選択電圧を含む走査信号を各走
    査電極に順次付与する走査電極駆動回路とを備えた駆動
    回路において、 上記信号電極駆動回路が上記走査電極における信号入力
    端からの距離に応じて上記選択期間に対してずれた位相
    で上記表示信号を上記信号電極に付与することを特徴と
    する強誘電性液晶表示素子の駆動回路。
  7. 【請求項７】上記信号電極駆動回路が、上記表示信号の
    位相ずれ量を上記走査信号の歪みの程度に応じて設定す
    ることを特徴とする請求項６に記載の強誘電性液晶表示
    素子の駆動回路。
JP3777698A 1998-02-19 1998-02-19 強誘電性液晶表示素子の駆動方法および駆動回路 Pending JPH11231287A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3777698A JPH11231287A (ja) 1998-02-19 1998-02-19 強誘電性液晶表示素子の駆動方法および駆動回路
GB9902562A GB2334610B (en) 1998-02-19 1999-02-08 Driving method and driving circuit for ferroelectric liquid crystal display emement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3777698A JPH11231287A (ja) 1998-02-19 1998-02-19 強誘電性液晶表示素子の駆動方法および駆動回路

Publications (1)

Publication Number Publication Date
JPH11231287A true JPH11231287A (ja) 1999-08-27

Family

ID=12506896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3777698A Pending JPH11231287A (ja) 1998-02-19 1998-02-19 強誘電性液晶表示素子の駆動方法および駆動回路

Country Status (2)

Country Link
JP (1) JPH11231287A (ja)
GB (1) GB2334610B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002297111A (ja) * 2001-03-30 2002-10-11 Minolta Co Ltd 液晶表示装置
CN100460973C (zh) * 2002-12-12 2009-02-11 乐金显示有限公司 铁电液晶在电场下的对准方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164405B1 (en) * 1998-06-27 2007-01-16 Lg.Philips Lcd Co., Ltd. Method of driving liquid crystal panel and apparatus
GB9902343D0 (en) * 1999-02-04 1999-03-24 Sharp Kk overnment Of The United Kingdom Of Great Britain And Northern Ireland The Addressable matrix arrays
FR2916295B1 (fr) * 2007-05-18 2010-03-26 Nemoptic Procede d'adressage d'un ecran matriciel a cristal liquide et dispositif appliquant ce procede
FR2916296B1 (fr) * 2007-05-18 2009-08-21 Nemoptic Sa Procede d'adressage d'un ecran matriciel a cristal liquide et dispositif appliquant ce procede.
CN102402963B (zh) * 2011-12-02 2013-06-05 深圳市华星光电技术有限公司 液晶显示器的驱动电路及驱动方法
CN105825803B (zh) * 2016-05-06 2018-12-28 深圳市华星光电技术有限公司 显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123884A (ja) * 1982-12-29 1984-07-17 シャープ株式会社 液晶表示装置の駆動方法
JPS60126626A (ja) * 1983-12-13 1985-07-06 Matsushita Electric Ind Co Ltd 液晶表示パネル
US4750813A (en) * 1986-02-28 1988-06-14 Hitachi, Ltd. Display device comprising a delaying circuit to retard signal voltage application to part of signal electrodes
JP3286078B2 (ja) * 1994-05-24 2002-05-27 株式会社日立製作所 アクティブマトリクス型液晶表示装置およびその駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002297111A (ja) * 2001-03-30 2002-10-11 Minolta Co Ltd 液晶表示装置
CN100460973C (zh) * 2002-12-12 2009-02-11 乐金显示有限公司 铁电液晶在电场下的对准方法

Also Published As

Publication number Publication date
GB2334610B (en) 2002-05-22
GB9902562D0 (en) 1999-03-24
GB2334610A (en) 1999-08-25

Similar Documents

Publication Publication Date Title
KR100408350B1 (ko) 표시 장치의 구동 방법, 그 구동 회로, 표시 장치 및전자기기
US5151803A (en) Pixel-gap controlled ferroelectric liquid crystal display device and its driving method
US7652648B2 (en) Liquid crystal display apparatus and method of driving the same
EP0545400B1 (en) Liquid crystal display apparatus
JPH01134346A (ja) 強誘電性液晶表示装置及びその駆動方法並びに駆動波形発生方法
JPH1062811A (ja) 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法
JP3593018B2 (ja) 液晶表示素子およびその駆動方法
US5856815A (en) Method of driving surface-stabilized ferroelectric liquid crystal display element for increasing the number of gray scales
JPH10282472A (ja) 強誘電性液晶表示素子の駆動方法および駆動回路
JPH0225834A (ja) 液晶装置の駆動法
JPH11231287A (ja) 強誘電性液晶表示素子の駆動方法および駆動回路
JPH10325946A (ja) 光変調装置
JPH11133382A (ja) 液晶装置のアドレス方法および装置ならびに液晶装置
US6329970B2 (en) Method of driving antiferroelectric liquid crystal display
US7379059B2 (en) Display apparatus, display method, liquid crystal driver circuit and liquid crystal driving method
US6222517B1 (en) Liquid crystal apparatus
JPH09127483A (ja) 液晶表示装置
JP4050383B2 (ja) 液晶表示装置の駆動方法、液晶表示装置および電子機器
JP3666249B2 (ja) 液晶装置および電子機器
JP3276417B2 (ja) 強誘電性液晶表示素子の駆動方法
JPH0527720A (ja) 表示装置
JP2849989B2 (ja) 液晶装置
JPH11212062A (ja) 反強誘電性液晶表示装置およびその駆動方法
JPS63259516A (ja) マトリクス型液晶表示体駆動方法
JP3247518B2 (ja) 反強誘電性液晶パネル