JP5233847B2 - 液晶パネルの駆動方法 - Google Patents

液晶パネルの駆動方法 Download PDF

Info

Publication number
JP5233847B2
JP5233847B2 JP2009134106A JP2009134106A JP5233847B2 JP 5233847 B2 JP5233847 B2 JP 5233847B2 JP 2009134106 A JP2009134106 A JP 2009134106A JP 2009134106 A JP2009134106 A JP 2009134106A JP 5233847 B2 JP5233847 B2 JP 5233847B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal panel
image data
gate
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009134106A
Other languages
English (en)
Other versions
JP2010281957A (ja
Inventor
英世 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009134106A priority Critical patent/JP5233847B2/ja
Priority to US12/785,794 priority patent/US8917263B2/en
Publication of JP2010281957A publication Critical patent/JP2010281957A/ja
Application granted granted Critical
Publication of JP5233847B2 publication Critical patent/JP5233847B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、液晶パネルの駆動方法に関するものであり、低温度から高温度の範囲における周囲温度で、良好な表示品位を実現するアクティブ・マトリクス型液晶パネルの駆動に好適に使用することができる。
一般的なアクティブ・マトリクス液晶パネルを使用した液晶表示装置における画素への書き込みにおいては、ゲート選択信号、画像データ信号とも配線抵抗による波形鈍りが発生する。このため、特許文献1にて周知のように、それぞれの信号タイミングを少しずらして設定する。具体的には、ゲート選択信号をHighにしてから、画像データ信号の入力を行い、ゲート選択信号をLowにしてから、画像データ信号を終了するように駆動している。しかし、表示領域の各信号の外入力部に近い画素と遠い画素とでは、波形の鈍りの影響が異なるため、表示領域全体で書き込みタイミングによる不具合が起こらないように、タイミング設定を行っている。画素の充電時間は、画像データ信号の立ち上がりから、ゲート選択信号の立ち下りまでとなる。
特開昭59−123884号公報(図3)
液晶パネルの水平走査配線、データ配線は一般に金属配線で形成されており、液晶表示装置を高温から低温までの広温度範囲で使用する場合、高温時に配線抵抗が高くなり、RC時定数が大きくなり、信号遅延も大きくなる。これにより水平走査配線の信号波形が鈍ってしまい、書き込みタイミング不良を発生してしまう。
これに対しては、高温時の波形鈍りによる信号遅延を考慮して、特許文献1(特に図3)にて示されたようにタイミングを調整することで対策が可能であるが、このとき方法では充電時間が短くなってしまう。画素を駆動する薄膜トランジスタ(以降TFTと称す)は半導体(アモルファスSi)で構成されているが、低温時にはTFTのon電流が低下す
るため、画素の充電不足が生じ、その結果、表示ムラが発生する。低温時の表示を改善するには、充電時間を長くすることが有効であるが、上記の高温時の信号遅延対策とは両立が困難である。
本発明は、液晶パネルの駆動方法であって、高温時の信号波形の鈍りによる表示不具合を改善し、低温時のTFTのon電流が低下することによる表示ムラを低減し、広温度範囲にて良好な表示を実現することを目的とする。
本発明の係わる液晶パネルの駆動方法は、複数の水平走査配線および複数のデータ配線とで囲まれる複数の画素電極に接続された複数のスイッチング素子を前記水平走査配線により供給されるゲート選択信号によって導通制御し、これらのスイッチング素子を介して、前記データ配線により供給される画像データ信号を前記画素電極に供給するようにした液晶パネルの駆動方法であって、前記水平走査配線に加えられるゲート選択信号波形の、前記スイッチング素子が導通状態から非導通状態に変化するタイミングを、前記データ配線に加えられる画像データ信号波形の、前記各々の水平走査配線に接続された画素電極の表示内容に対応する画像データから次の画像データへ変化するタイミングに対して、ゲート遅延補償期間を設けて前記液晶パネルを駆動する駆動方法において、前記液晶パネルの周囲温度を検出し、前記周囲温度に応じて前記ゲート遅延補償期間を可変とすることを特徴とするものである。
本発明の液晶表示装置の構成を採用することにより、高温時の信号波形の鈍りによる表示不具合を改善し、低温時のTFTのon電流が低下することによる表示ムラを低減し、広温度範囲で良好な表示を実現することができる。
実施の形態1に係る液晶表示装置の構成を示したシステム構成図である。 図1に記載の周囲温度検出部の構成例を示したブロック図である。 実施の形態1に係る液晶表示装置のゲート選択信号波形、画像データ信号のタイミング図である。 実施の形態1に係る液晶表示装置のゲート選択信号波形、画像データ信号および画素電位の周囲温度に対する時間関係を示す波形図である。 実施の形態2に係る液晶表示装置のゲート選択信号波形、画像データ信号および画素電位の周囲温度に対する時間関係を示す波形図である。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図において同一または相当する機能を有する要素には同一符号を付してある。
実施の形態1. 図1は本実施の形態1に係わる液晶表示装置1の概略構成を示したシステム構成図である。図1において、液晶パネル2は互いに交差する複数のデータ配線3、4、5、6・・・・7と複数の水平走査配線8、9、10、11・・・・12でマトリックス状に構成されたアクティブマトリックス基板40と、それと対向する図示しない対向基板とが間隙を有して張り合わされ、その間隙に図示しない液晶を狭持している。ここで、説明の簡素化のために特定の一画素部の構成について詳しく説明し、後に液晶パネル2全体について説明する。
ここで、液晶パネル2の表示領域を構成する画素について、破線で示した代表的な画素部41を用いて説明する。図1において、画素部41は、表示領域中の最も右の列に位置し、データ配線7と水平走査配線9の交差部に配置されている。また、スイッチング素子としてのTFT42と画素電極43を有し、TFT42のゲート電極に水平走査配線9が、ソース電極にデータ配線7がドレイン電極に画素電極43が夫々接続される。また画素電極43は前記対向基板の電極である対向電極44との間に液晶を挟んで容量を形成しており、水平走査配線9に印加されるゲート選択信号がHighレベルになるとTFT42がオンし、その時のデータ配線7の電位即ち画像データ信号が画素電極43に書き込まれ、一水平期間経過後ゲート選択信号がLowレベルとなり、TFT42がオフし書き込まれた電位を一フレーム周期以上前記容量に保持する。また、本実施の形態1においては、いわゆるドット反転駆動を行っているので、上下に隣接する画素部は、互いに逆の極性の画
像データ信号波形で駆動される。
また、液晶パネル2の水平走査配線8、9、10,11・・・・12の各左端部には水平走査配線駆動回路としてゲートドライバ15が接続され、データ配線3、4、5,6・・・・7の各下端部にはデータ配線駆動回路としてソースドライバ16が接続され、夫々タイミング制御回路17によって制御される。
ここでタイミング制御回路17は、図示しない外部表示コントローラから入力された映像信号18および表示クロック、水平同期信号、垂直同期信号などから成る表示制御信号19から階調補正やタイミングの調整などの加工を施し、ソースドライバ16に対して表示制御データ信号20を出力するとともに、ゲートドライバ15に水平走査制御信号21を出力する回路である。
さらに上記タイミング制御回路17には周囲温度検出部22が接続されており、前記周囲温度検出部22は液晶表示パネル2の周囲温度を検出して、その温度情報23を前記タイミング制御回路17に出力する。
次に、図2において上記周囲温度検出部22の構成を示す。同図において、30は温度センサであり、例えば温度上昇に伴って、抵抗値が増加するサーミスタ等から構成される。前記温度センサ30と調整抵抗31、32により、基準電圧源の電圧を適当な電圧に分圧し、その電圧範囲が調整された後、A/D(アナログ−デジタル)変換回路に入力され、周囲温度に相関したデジタルデータとして温度情報23がタイミング制御回路17へ出力される。前記タイミング制御回路17は入力された温度情報23と、映像信号18および表示制御信号19とから、その周囲温度に適した前記水平走査制御信号21および前記表示制御データ信号20をゲートドライバ15およびソースドライバ16に夫々出力する。
液晶パネル2のゲート選択信号は今回の図においては表示領域の左側より入力されており、画像データ信号は表示領域の下側より入力されている。上記水平走査配線、データ配線の、液晶パネル2内の配線は、金属配線であり、例えばAlの合金やCr等を用いて構成されている。また、上記TFTの半導体層はアクティブ・マトリクス型液晶パネルでは、最も一般的なアモルファスSiで構成されている。
次に、図3を用いて本発明の実施の形態1におけるゲート選択信号および画像データ信号の概略波形を説明する。同図においては、(a)、(b)及び(c)は水平走査配線8(1ライン目)から開始する連続する3ラインのゲート選択信号を示し、mフレーム、m+1フレーム、m+2およびm+3フレームと連続するフレーム間の波形挙動を表している。また図3、(d)は図1におけるデータ配線7の画像データ信号の挙動を示している。周知のようにアクティブ・マトリクス液晶パネルの駆動においては、1水平周期期間(H)を一周期として、最も上の行(水平走査配線8)から駆動され、最も下の行(水平走査配線12)に向かって一行毎に順次駆動され、1フレーム分の画像を表示している。
上述のように本実施の形態においては、ドット反転駆動を採用しているので、図3、(d)で示した画像データ信号は1水平周期(H)毎にその極性が変化している。また、図示してはいないが、データ配線7に隣接するデータ配線の画像データ波形は、図3、(d)で示したの画像データ信号とは逆極性となる。
図4は本実施の形態1に係わる液晶表示装置の特定の画素部のゲート選択信号波形、画像データ信号および画素電位の周囲温度に対する時間関係を示す波形図である。例えば上記特定の画素部として水平走査配線9に接続される画素部41とすると、図3で示した複数のゲート選択信号のHighレベル期間の一部(1水平期間)を取り出したものが、図4
、(a)のゲート選択信号波形に相当する。次に、図4、(b)に示した常温時(例えば25℃)のゲート選択信号波形は、ゲート選択信号入力側(図1の左端)から遠い側、つまり、図1を例に挙げると表示領域の右端部領域における(例えば画素部41)例を示したものである。上記常温時のゲート選択信号波形は、図4、(a)に示した理想的なゲー
ト選択信号と比べて、上記水平走査配線の配線抵抗および図示しない浮遊容量の影響で、有る程度の配線のRC時定数を持ち、波形鈍りが発生し、ゲート選択信号の遅延が起こる。同図において、Vghは、ゲート正電圧、Vglはゲート負電圧であり、Vs(+)は画像データ信号正極側電位、Vs(−)は同負極側電位である。また、VthはTFTのON/OFF閾値(スレッショルド)電圧である。
同様に図4、(d)に示した常温時の画像データ信号波形も図4、(c)に示した理想的な画像データ信号に対して、データ配線の入力端子からの距離に応じて波形鈍りが発生する(例えば画素部41)。
図4、(a)および(c)に示した様に、理想的なゲート選択信号、画像データ信号波形ともその駆動期間は1水平周期期間(H)であり、上記ゲート選択信号の遅延によって画像データ信号がゲート選択信号の立下りタイミングよりも早く極性変化する状況を生じ、適正電位を画素に書き込むことができなくなる恐れがある。この対策として図4、(c)
に示した様にゲート選択信号の立上り/立下がりタイミングを画像データ信号の極性変化タイミングに対してゲート遅延補償期間“TgsN”分だけ早めた駆動を実施する。(以後「ゲート選択信号の立上り」とは、その配線に接続されたTFTが非導通状態から導通状態に変化するタイミングを、「ゲート選択信号の立下がり」とは導通状態から非導通状
態に変化するタイミングを表す)この結果、常温時の画素(例えば画素部41)の画素電位の推移は、図4、(e)に示したように画素電位の立上りは画像データ信号の極性変化とほぼ同期し、常温時のTFTの駆動能力に応じた立上り波形となり、画像データ信号の極性変化タイミングに対して早めにゲート選択信号が立下がるので、その後も画像データ
に応じた画素電位がほぼ維持される。従って、画素部への充電期間は、図示した“TwN”となる。上記ゲート遅延補償期間“TgsN”は、液晶パネルの解像度やパネルの大きさ、配線材料、TFTの駆動能力、さらに液晶パネルのゲート選択信号入力側(図1の左端)の画素部におけるの比較的小さい遅延量なども勘案し、波形シミュレーションや実測値などに基づいて決定される。
次に、高温環境(例えば50℃)で液晶表示装置を使用する場合の各構成部材の特性変化と対策について述べる。金属は一般的に高温環境下では配線抵抗が増加する。水平走査配線、データ配線ともに金属で構成された液晶パネルにおいては、配線抵抗の増加に伴い、配線のRC時定数が大きくなる。これにより図4、(f)で示したようにゲート選択信号の大きな波形鈍りによる信号遅延も大となり、上記ゲート遅延補償期間が“TgsN”のままではゲート選択信号の立下りよりも早く画像データ信号の極性変化タイミングが来てしまい、逆極性の画像データが画素部に書き込まれる恐れがあり、適切な画素電位を維持することができない。
この問題に対しては、図4、(f)の符号“TgsH”で示したように、ゲート選択信号の立下りタイミングと画像データ信号の極性変化タイミング間のゲート遅延補償期間(ずらし量)を常温時のそれと比較して大きくすることで対策する。このとき、画素への充電期間は、図4、(f)の符号“TwH”で図示したように、“TwN”と比べて短くなる
。しかし、本実施の形態で採用したTFTはアモルファスSiTFTであり、その半導体におけるon電流は、温度上昇に従い、キャリア密度の増加とともに上昇する。この高温時におけるTFTの駆動能力向上のため、画素への短い充電期間や、データ配線の配線抵抗上昇による波形鈍りを考慮しても、図4、(g)の破線で示した高温時の画像データ信号が、図4、(g)の実線にて図示した高温時の画素電位波形のように、画素は画像データに対応した電位まで充電され、充電不足による表示品位の悪化は殆ど起こらない。
次に、低温環境(例えば0℃)で液晶表示装置を使用する場合の各構成部材の特性変化と対策について述べる。アモルファスSiTFTの半導体におけるon電流は、温度が低下するに従いキャリア密度が減少し、減少する。このため、低温時にはこの低いTFT駆動能力により画素の充電不足が発生する恐れがある。一方、水平走査配線およびデータ配線の配線抵抗は、周囲温度の低温化に応じて低下する。そのため、信号波形の鈍りは図4、(h)、(i)に示すように少なくなる。このため、水平走査配線とデータ配線のゲート遅延補償期間は図4、(h)で符号“TgsL”で図示したように小さくする。低温時にはこのゲート遅延補償期間“TgsL”を小さくすることで、充電時間を“TwL”と長くして、低温時のTFTの駆動能力不足を補償し、図4、(j)で例示したように画素充電特性を改善することが可能である。
一方、上記ゲート遅延補償期間(ずらし量)については、例えば、70°C、50°C、25°C、0°C、−20°Cに対応するずらし量をルックアップテーブル(以降LUTと称す)化してタイミング制御回路17内部に内蔵し、外部の信号制御によってLUTの参照アドレスの切り替えを行う。このゲート遅延補償期間(ずらし量)の値は、例えばタイミング制御回路内部で使用する内部クロック数などの値を格納しておけばよい。この値を上記参照アドレスに応じてLUTから読み出してカウンタの初期値として設定し、内部クロックをカウント源としてこのカウンタを減算動作させて、零となるまでの期間をゲート遅延補償期間(ずらし量)として計測することができる。
上記LUTの格納されるゲート遅延補償期間(ずらし量)は、前述したように液晶パネルの解像度やパネルの大きさ、配線材料特性、各温度のおけるTFTの駆動能力、データ配線の遅延量、さらに液晶パネルのゲート選択信号の入力側および入力側から最も遠い画素部における遅延量なども勘案し、波形シミュレーションや実測値などに基づいて決定される。
また、上記外部の信号制御については、液晶表示装置1の外部から所定の制御信号を入力して上記LUTの参照アドレス切替を行ってもよいが、他の方法しては、図1で示したように周囲温度検出部22を液晶表示装置内に設置し、周囲温度検出部22の出力に基づいて上記LUTの参照アドレス切替を行っても良い。 このLUTに用意した各温度以外の周囲温度条件では、LUTの値から補間演算を行うことで、温度が微小変化した際にゲート遅延補償期間が階段的に大きく変わることを防ぐ。
あるいは、この補間演算については、温度変化に対してヒステリシスを持たせることで、温度の微小変動に対してゲート遅延補償期間が変化しないようにしても良い。
LUTを特に備えていなくても、代わりに周囲温度検出部22から入力した周囲温度データを元にして一定の演算式によって適切なゲート遅延補償期間を求める構成を採用しても良い。
このように温度に応じて、液晶パネルのゲート遅延補償期間を切換えて駆動タイミングを変更することで、低温時、高温時の表示品位の改善が可能である。
実施の形態2. 図5は本実施の形態2に係わる液晶表示装置のゲート選択信号波形、画像データ信号および画素電位の液晶パネル周囲温度に対する時間関係を示す波形図である。本実施の形態2においては、前述の実施の形態1で示した図3のゲート選択信号波形とは異なり、隣接する水平走査配線9(nライン)、10(n+1ライン)および11(n+2ライン)のゲート選択信号間に、後述するブランキング(blanking)期間を設けている。その他の構成は、上述の実施の形態1と同様であるので、ここでは詳細な説明は省略する。
まず図5において、2本の直線状の一点鎖線は、1水平周期期間を表しており、また、図5、(c)で示した理想的な画像データ信号のVs(+)からVs(−)またはVs(−)からVs(+)への極性変化タイミングと一致しており、以後説明する基準時間となるものである。 また、本実施の形態2においても、液晶パネル2は、1水平周期期間を一周期として、最も上の行(水平走査配線8)から順に駆動され、最も下の行(水平走査配線12)に向かって一行毎に順次駆動される。
図5、(a)で示した常温時(例えば25℃)の理想的なゲート選択信号は、1水平周期期間(H)と比較して前方でT1期間分、後方でT2期間分短くなっている。ここでT1期間およびT2期間をゲート選択信号のブランキング期間と称し、符号T1を前方ブランキング期間と称し、符号T2を後方ブランキング期間と称する。また、特に後方ブランキング期間T2は、前述の実施の形態1のゲート遅延補償期間TgsNに相当する。
実際の常温時のゲート選択信号波形は、水平走査配線の配線抵抗と浮遊容量によるRC成分の影響で波形鈍りが生じ、図5、(b)で示した波形となる。また、画像データ信号波形も、データ配線の配線抵抗と浮遊容量によるRC成分の影響で、図5、(c)で示した理想的な画像データ信号波形から鈍りが生じ、図5、(d)で示した波形となる。図5、(a)〜(d)に示したように周囲温度が常温の場合は、上記ゲート選択信号のブランキング期間は、図5、(d)の画像データ信号が立上ってからゲート選択信号が立上るように前方ブランキング期間T1を確保し、図5、(d)の画像データ信号がVth以下となり、波形が立下がってから図5、(d)の画像データ信号の極性が変化するように後方ブランキング期間T2を決める。図5、(d)で“TwN”として図示したように、画素部への充電期間は、ゲート選択信号がTFTのVth以上の期間となる。この場合、前述したように液晶パネルの解像度やパネルの大きさ、配線材料特性、各温度のおけるTFTの
駆動能力、データ配線の遅延量、さらに液晶パネルのゲート選択信号の入力側および入力側から最も遠い画素部における遅延量なども勘案し、波形シミュレーションや実測値などに基づいて前方/後方ブランキング期間が決定される。
次に、液晶パネル周囲温度が高温(例えば50℃)の場合、前述のように水平走査配線の配線抵抗が大きくなり、図5、(f)で示したゲート選択信号は大きな波形鈍りを生じ、常温時と比べて遅延量が大となる。また、データ配線においても配線抵抗が大きくなり、図5、(g)の破線で示したように画像データ信号波形が鈍り、波形の立上りが悪くなる。 そこで、高温時は、図5、(f)(g)で示したように前方ブランキング期間T1をほぼ零とし、画像データ信号が立上ってからゲート選択信号が立上るように前方ブランキング期間T1を確保し、逆に後方ブランキング期間T2(ゲート遅延補償期間TgsHに相当)を常温時より大きく設定する。図5、(f)で“TwH”として図示したように、画素部への充電期間は、ゲート選択信号がTFTのVth以上の期間となる。この場合、前述のように高温時はTFTの駆動能力が大きいため、たとえゲート選択信号の立上り遅延が大きくても画像データ信号を画素部に書き込むことが可能となる。また、上述のよう
に画像データ信号の遅延も大きいので、前方ブランキング期間T1をほぼ零としても、一行前の画像データ信号を誤書き込みすることもない。
一方、後方ブランキング期間T2は、最も入力側から遠い画素部におけるゲート選択信号の遅延量を考慮しても画像データ信号の極性変化(=次の行の画像データ)より十分前にゲート選択信号が立下がり(Vth以下になる)、誤書き込みが生じないように設定される。上述のように前方/後方ブランキング期間T1、T2を設定した場合の高温時の画素電位の推移を図5、(g)の実線で示した。
次に、周囲温度が低温(例えば0℃)の場合、前述のように水平走査配線の配線抵抗は小さく、図5、(h)で示したゲート選択信号の波形鈍りは小さく、常温時と比べて遅延量も少ない。また、データ配線においても配線抵抗が小さくなり、図5、(i)で示したように画像データ信号波形の立上りもよい。しかし、前述のように、低温ではTFTの駆動能力が小さくなり、十分な低温時書き込み時間TwLが必要になる。そこで、低温時は、図5、(h)(i)で示したように前方ブランキング期間T1、後方ブランキング期間T2(ゲート遅延補償期間TgsLに相当)とも比較的小さく設定する。この場合も画像データ信号が立上ってからゲート選択信号が立上るように前方ブランキング期間T1を確保し、ゲート選択信号
が立下がってから画像データ信号の極性変化タイミングとなるように後方ブランキング期間T2を設定する。この場合の、低温時の画素電位の推移を図5、(j)で示した。
上記前方/後方ブランキング期間T1、T2については、例えば、70°C、50°C、25°C、0°C、−20°Cに対応する時間値をLUT化してタイミング制御回路17内部にそれぞれ内蔵し、前記実施の形態1と同様に液晶表示装置1の外部から上記LUTの参照アドレス切替制御を実施してもよいし、液晶表示装置1に内蔵した周囲温度検出部22の出力に基づいて上記LUTの参照アドレス切替を行っても良い。
なお、上述の実施の形態1,2においては、液晶パネルの駆動方法として、ドット反転駆動を例示して説明したが、一行に属する画素部を同一の極性で駆動し、隣接する行毎に極性を反転するライン反転駆動においても、同様に本発明を実施することができる。
また、本実施の形態1、2に加えて、TFTのon電流の改善を行った場合には、さらに低温での充電能力の改善が可能となり、より低い温度における表示品位の改善が可能となる。
2 液晶パネル3、4、5、6、7 データ配線8、9、10、11、12 水平走査配線15 ゲートドライバ16 ソースドライバ17 タイミング制御回路22 周囲温度検出部23 温度情報30 温度センサ41 画素部42 TFT43 画素電極Vgh ゲート正電圧Vgl ゲート負電圧Vth TFTのON/OFF閾値電圧TgsN、TgsH、TgsL ゲート遅延補償期間T1 前方ブランキング期間T2 後方ブランキング期間(ゲート遅延補償期間)

Claims (4)

  1. 複数の水平走査配線および複数のデータ配線とで囲まれる複数の画素電極に接続された複数のスイッチング素子を前記水平走査配線により供給されるゲート選択信号によって導通制御し、これらのスイッチング素子を介して、前記データ配線により供給される画像データ信号を前記画素電極に供給するようにした液晶パネルの駆動方法であって、 前記水平走査配線に加えられるゲート選択信号波形の、前記スイッチング素子が導通状態から非導通状態に変化するタイミングを、前記データ配線に加えられる画像データ信号波形の、前記各々の水平走査配線に接続された画素電極の表示内容に対応する画像データから次の画像データへ変化するタイミングに対して、ゲート遅延補償期間を設けて前記液晶パネルを駆動する駆動方法において、 前記液晶パネルの周囲温度を検出し、前記周囲温度に応じて前記ゲート遅延補償期間を可変とすることを特徴とする液晶パネルの駆動方法。
  2. 高温時のゲート遅延補償期間は、前記液晶パネルの周囲温度が常温時のゲート遅延補償期間と比べて長い期間とし、前記周囲温度が低温時のゲート遅延補償期間は、前記常温時のゲート遅延補償期間と比べて短い期間とすることを特徴とする請求項1に記載の液晶パネルの駆動方法。
  3. 複数の前記周囲温度に対するゲート遅延補償期間を指定するルックアップテーブルを液晶パネルのタイミング制御回路内に内蔵し、該ルックアップテーブルに基づいてゲート遅延補償期間を設定することを特徴とする請求項1または2に記載の液晶パネルの駆動方法。
  4. 前記画像データ信号の極性が変化してからゲート選択信号が立上がるように該ゲート選択信号のブランミング期間を設定し、前記ゲート選択信号が立下がってから前記画像データ信号の極性変化タイミングとなるようにゲート遅延補償期間を設定することを特徴とする請求項1ないし3のいずれか一項に記載の液晶パネルの駆動方法。
JP2009134106A 2009-06-03 2009-06-03 液晶パネルの駆動方法 Active JP5233847B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009134106A JP5233847B2 (ja) 2009-06-03 2009-06-03 液晶パネルの駆動方法
US12/785,794 US8917263B2 (en) 2009-06-03 2010-05-24 Method of driving a liquid crystal panel by providing a variable gate delay compensation period based on ambient temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009134106A JP5233847B2 (ja) 2009-06-03 2009-06-03 液晶パネルの駆動方法

Publications (2)

Publication Number Publication Date
JP2010281957A JP2010281957A (ja) 2010-12-16
JP5233847B2 true JP5233847B2 (ja) 2013-07-10

Family

ID=43300421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009134106A Active JP5233847B2 (ja) 2009-06-03 2009-06-03 液晶パネルの駆動方法

Country Status (2)

Country Link
US (1) US8917263B2 (ja)
JP (1) JP5233847B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063029A (ja) * 2012-09-21 2014-04-10 Panasonic Liquid Crystal Display Co Ltd 表示装置
KR102102882B1 (ko) * 2013-06-25 2020-04-22 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동 방법
CN103606352A (zh) * 2013-11-15 2014-02-26 深圳市华星光电技术有限公司 背光驱动电路及驱动方法、背光模块及液晶显示器
CN104252071B (zh) * 2014-09-24 2017-10-17 深圳市华星光电技术有限公司 液晶显示面板及其阵列基板
KR102278875B1 (ko) * 2015-01-14 2021-07-20 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
CN104766583B (zh) * 2015-04-27 2017-07-04 京东方科技集团股份有限公司 一种极性反转的补偿方法、装置和液晶显示器
JP2018128497A (ja) * 2017-02-06 2018-08-16 東京エレクトロンデバイス株式会社 プロジェクタ装置、制御用デバイスおよび制御方法
CN206470511U (zh) * 2017-02-24 2017-09-05 中华映管股份有限公司 液晶显示器
KR20220080312A (ko) * 2020-12-07 2022-06-14 엘지디스플레이 주식회사 표시장치, 컨트롤러 및 디스플레이 구동 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123884A (ja) 1982-12-29 1984-07-17 シャープ株式会社 液晶表示装置の駆動方法
US4750813A (en) * 1986-02-28 1988-06-14 Hitachi, Ltd. Display device comprising a delaying circuit to retard signal voltage application to part of signal electrodes
JP3068465B2 (ja) * 1996-07-12 2000-07-24 日本電気株式会社 液晶表示装置
JPH10186326A (ja) 1996-12-27 1998-07-14 Sharp Corp マトリックス型液晶表示装置
WO1999010868A1 (en) * 1997-08-26 1999-03-04 Koninklijke Philips Electronics N.V. Display device
JP3688588B2 (ja) * 2000-09-22 2005-08-31 シャープ株式会社 液晶表示装置
JP2002351426A (ja) 2001-05-29 2002-12-06 Matsushita Electric Ind Co Ltd 液晶表示装置、液晶表示装置制御方法、及び携帯端末
JP3990167B2 (ja) * 2002-03-04 2007-10-10 Nec液晶テクノロジー株式会社 液晶表示装置の駆動方法およびその駆動方法を用いた液晶表示装置
JP2004086146A (ja) * 2002-06-27 2004-03-18 Fujitsu Display Technologies Corp 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置
JP4043371B2 (ja) 2003-01-16 2008-02-06 三菱電機株式会社 液晶表示装置
JP2004219933A (ja) 2003-01-17 2004-08-05 Seiko Epson Corp 電気光学パネル、電気光学パネルの駆動方法、電気光学装置、および電子機器
GB0402046D0 (en) * 2004-01-29 2004-03-03 Koninkl Philips Electronics Nv Active matrix display device
JP4661412B2 (ja) * 2005-07-11 2011-03-30 三菱電機株式会社 液晶パネルの駆動方法および液晶表示装置
TWI350517B (en) * 2006-09-22 2011-10-11 Chimei Innolux Corp Display device
JP2008185932A (ja) * 2007-01-31 2008-08-14 Seiko Instruments Inc 液晶表示装置
CN101324715B (zh) * 2007-06-15 2011-04-20 群康科技(深圳)有限公司 液晶显示装置及其驱动方法
JP2010002795A (ja) * 2008-06-23 2010-01-07 Sony Corp 表示装置、表示装置の駆動方法および電子機器

Also Published As

Publication number Publication date
US20100309175A1 (en) 2010-12-09
JP2010281957A (ja) 2010-12-16
US8917263B2 (en) 2014-12-23

Similar Documents

Publication Publication Date Title
JP5233847B2 (ja) 液晶パネルの駆動方法
US9105254B2 (en) Liquid crystal display device that suppresses deterioration of image quality
JP4661412B2 (ja) 液晶パネルの駆動方法および液晶表示装置
US9721494B2 (en) Controller
US9910329B2 (en) Liquid crystal display device for cancelling out ripples generated the common electrode
US11119604B2 (en) Display device and touch sensor with accurate touch detection and low power consumption
US7969399B2 (en) Liquid crystal display device, driving circuit for the same and driving method for the same
US20120120044A1 (en) Liquid crystal display device and method for driving the same
US20150022476A1 (en) Display device
JP2007065454A (ja) 表示装置の駆動方法および表示装置
US20070052874A1 (en) Display apparatus including sensor in pixel
JPWO2010087051A1 (ja) 表示装置および表示装置の駆動方法
KR20160049166A (ko) 적응적 블랙 클리핑 회로, 이를 포함하는 디스플레이 장치 및 적응적 블랙 클리핑 방법
JP2008233379A (ja) 液晶表示装置
KR100912624B1 (ko) 액정표시장치
JP5759613B2 (ja) 表示装置およびその駆動方法
JP2006349873A (ja) 液晶駆動回路および液晶表示装置
EP2518716A1 (en) Display device including optical sensor
CN105976772B (zh) 用于驱动液晶显示面板的装置和方法
JP2008233283A (ja) 液晶表示装置およびその駆動方法
JP4428401B2 (ja) 電気光学装置、駆動回路および電子機器
JP2009109924A (ja) 液晶表示装置、共通電極駆動回路、および液晶表示装置の駆動方法
JP4570103B2 (ja) 液晶表示装置
JP2007279156A (ja) 表示装置用駆動装置およびその駆動方法
JP3876803B2 (ja) 電気光学装置及びその駆動方法、駆動回路並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

R151 Written notification of patent or utility model registration

Ref document number: 5233847

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250