JPH0681163B2 - 有効デ−タ抽出回路 - Google Patents
有効デ−タ抽出回路Info
- Publication number
- JPH0681163B2 JPH0681163B2 JP61240569A JP24056986A JPH0681163B2 JP H0681163 B2 JPH0681163 B2 JP H0681163B2 JP 61240569 A JP61240569 A JP 61240569A JP 24056986 A JP24056986 A JP 24056986A JP H0681163 B2 JPH0681163 B2 JP H0681163B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- circuit
- clock pulse
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は有効データ抽出回路に関し、特に所定フレーム
パターンを有する受信入力データから有効データのみを
選択的に抽出するための有効データ抽出回路に関する。
パターンを有する受信入力データから有効データのみを
選択的に抽出するための有効データ抽出回路に関する。
従来技術 従来、この種の回路として第３図に示す方式の回路があ
る。図において、所定のフレームパターンを有する受信
入力データｃはフレームパターン検出回路１へ入力され
て、この入力データと位相同期した入力クロックパルス
ａによりそのフレームパターンが検出される。このフレ
ームパターン検出回路１はフレームパターンの検出及び
非検出信号をフレーム同期判定回路２へ送出し、このフ
レーム同期判定回路２において、同期はずれと判断され
たときには、リセット信号をフレームパターン検出回路
１へ送出して新たなフレームパターン検出を行うよう指
示する。
る。図において、所定のフレームパターンを有する受信
入力データｃはフレームパターン検出回路１へ入力され
て、この入力データと位相同期した入力クロックパルス
ａによりそのフレームパターンが検出される。このフレ
ームパターン検出回路１はフレームパターンの検出及び
非検出信号をフレーム同期判定回路２へ送出し、このフ
レーム同期判定回路２において、同期はずれと判断され
たときには、リセット信号をフレームパターン検出回路
１へ送出して新たなフレームパターン検出を行うよう指
示する。
このフレーム同期判定回路２において同期確立信号が生
成されるとこれがカウンタ３のリセット端子へ送出さ
れ、カウンタ３はこれに同期して入力クロックスパルス
ａを計数し始めることになる。このカウンタ３の計数内
容出力ｂは組合せ回路９へ入力され、この組合せ回路９
においては、当該計数内容出力ｂに応じたクロックマス
ク信号ｄを発生するようになっている。このクロックマ
スク信号ｄは、受信入力データｃにおける抽出すべき有
効データ以外（すなわち無効データ）の部分をマスクす
るためのマスク信号である。従って、入力クロックパル
スａのうち入力データｃの無効データに対応した入力ク
ロックパルスをマスクするマスク情報となっており、予
め組合せ回路９から一定のマスクフォーマット情報が導
出される様構成されている。
成されるとこれがカウンタ３のリセット端子へ送出さ
れ、カウンタ３はこれに同期して入力クロックスパルス
ａを計数し始めることになる。このカウンタ３の計数内
容出力ｂは組合せ回路９へ入力され、この組合せ回路９
においては、当該計数内容出力ｂに応じたクロックマス
ク信号ｄを発生するようになっている。このクロックマ
スク信号ｄは、受信入力データｃにおける抽出すべき有
効データ以外（すなわち無効データ）の部分をマスクす
るためのマスク信号である。従って、入力クロックパル
スａのうち入力データｃの無効データに対応した入力ク
ロックパルスをマスクするマスク情報となっており、予
め組合せ回路９から一定のマスクフォーマット情報が導
出される様構成されている。
このマスクフォーマット情報であるるマスク信号ｄは、
インバータ８を介して供給されている入力クロックパル
スａと共にアンドゲート７へ入力され、マスク信号ｄに
より入力クロックパルスａの反転パルスがゲートされ、
抽出すべき有効データに対応した入力クロックパスｅが
選択的に導出される。この選択されたクロックパルスｅ
に同期して受信入力データｃが、速度変換用のメモリ６
へ書き込まれる様になっている。このメモリ６は外部か
らの読出しクロック信号ｆに同期して読出されて速度変
換された有効データのみの読出しデータｇとして出力さ
れるのである。
インバータ８を介して供給されている入力クロックパル
スａと共にアンドゲート７へ入力され、マスク信号ｄに
より入力クロックパルスａの反転パルスがゲートされ、
抽出すべき有効データに対応した入力クロックパスｅが
選択的に導出される。この選択されたクロックパルスｅ
に同期して受信入力データｃが、速度変換用のメモリ６
へ書き込まれる様になっている。このメモリ６は外部か
らの読出しクロック信号ｆに同期して読出されて速度変
換された有効データのみの読出しデータｇとして出力さ
れるのである。
第４図は第３図の回路の動作を示すタイムチャートであ
り、第４図（ａ）〜（ｅ）は第３図の各部信号ａ〜ｅの
波形を夫々対応して示したものである。受信入力データ
ｃは第４図（ｃ）に示す如きフレームパターンを有する
ものとし、抽出すべき有効データはD1〜D10の各データ
である場合を示している。入力クロックパルスａは第４
図（ａ）に示す様に、入力データと位相同期したパルス
列信号であり、このパルスａをカウンタ３がフレーム同
期毎に計数することから、その計数内容は第４図（ｂ）
に示す如く変化することになる。
り、第４図（ａ）〜（ｅ）は第３図の各部信号ａ〜ｅの
波形を夫々対応して示したものである。受信入力データ
ｃは第４図（ｃ）に示す如きフレームパターンを有する
ものとし、抽出すべき有効データはD1〜D10の各データ
である場合を示している。入力クロックパルスａは第４
図（ａ）に示す様に、入力データと位相同期したパルス
列信号であり、このパルスａをカウンタ３がフレーム同
期毎に計数することから、その計数内容は第４図（ｂ）
に示す如く変化することになる。
組合せ回路９はこの計数内容ｂに応じて出力が決定され
る例えばデコーダ回路であり、本例では、計数内容ｂが
10進数で「０」〜「５」までは高レベルの出力を生成
し、また計数内容ｂが「６」の場合低レベルの出力を生
成するという具合である。従って、その出力ｄは第４図
（ｄ）に示す如きパターンを有するマスクフォーマット
信号が得られる。
る例えばデコーダ回路であり、本例では、計数内容ｂが
10進数で「０」〜「５」までは高レベルの出力を生成
し、また計数内容ｂが「６」の場合低レベルの出力を生
成するという具合である。従って、その出力ｄは第４図
（ｄ）に示す如きパターンを有するマスクフォーマット
信号が得られる。
このマスクフォーマット信号ｄにより入力クロックパル
スａの反転信号がゲート７にてゲートされることから、
そのゲート出力には第４図（ｅ）に示す如きパルスが得
られ、これが有効データ抽出用パルス信号ｅとなるので
ある。よって、このパルス信号ｅにより入力データｃを
メモリ６へ書込んでいけば、入力データｃの有効データ
のみが選択的に抽出されるのである。
スａの反転信号がゲート７にてゲートされることから、
そのゲート出力には第４図（ｅ）に示す如きパルスが得
られ、これが有効データ抽出用パルス信号ｅとなるので
ある。よって、このパルス信号ｅにより入力データｃを
メモリ６へ書込んでいけば、入力データｃの有効データ
のみが選択的に抽出されるのである。
尚、このメモリ６からのデータ読出しは、外部からの読
出しクロック信号ｆにより読出すことにより行われるも
のであり、この読出しクロック信号ｆの速度を任意に設
定することによってデータの速度変換が自在となる。
出しクロック信号ｆにより読出すことにより行われるも
のであり、この読出しクロック信号ｆの速度を任意に設
定することによってデータの速度変換が自在となる。
上述した従来の有効データ抽出回路の構成では、組合せ
回路９により抽出すべき有効データ位置が予め決定され
てしまうので、データ種別が変って有効データ位置が変
化する場合には、その変化に対処できないという欠点が
ある。
回路９により抽出すべき有効データ位置が予め決定され
てしまうので、データ種別が変って有効データ位置が変
化する場合には、その変化に対処できないという欠点が
ある。
発明の目的 そこで、本発明はかかる従来技術の欠点を解決すべくな
されたものであって、その目的とするところは、データ
種別が変って有効データ位置が変化してもこの変化に有
効に対応可能な有効データ抽出回路を提供することにあ
る。
されたものであって、その目的とするところは、データ
種別が変って有効データ位置が変化してもこの変化に有
効に対応可能な有効データ抽出回路を提供することにあ
る。
発明の構成 本発明によれば、所定フレームパターンを有する入力デ
ータのフレーム周期毎にこの入力データに同期した入力
クロックパルスを計数するカウンタと、このカウンタの
計数内容に応じて前記入力クロックパルスを選択的に抽
出するパルス抽出手段とを有し、この抽出されたクロッ
クパルスにより前記入力データを選択抽出するようにし
た有効データ抽出回路であって、前記パルス抽出手段
に、外部から設定されるデータ種別情報及び前記計数内
容に応じて前記データ種別情報に対応する入力クロック
パルスの抽出フォーマット情報を出力する手段と、前記
抽出フォーマット情報に応じて前記入力クロックパルス
を選択的に抽出する手段とを含み、この抽出されたクロ
ックパルスにより前記入力データから前記データ種別情
報に対応するデータを選択抽出するようににしたことを
特徴とする有効データ抽出回路が得られる。
ータのフレーム周期毎にこの入力データに同期した入力
クロックパルスを計数するカウンタと、このカウンタの
計数内容に応じて前記入力クロックパルスを選択的に抽
出するパルス抽出手段とを有し、この抽出されたクロッ
クパルスにより前記入力データを選択抽出するようにし
た有効データ抽出回路であって、前記パルス抽出手段
に、外部から設定されるデータ種別情報及び前記計数内
容に応じて前記データ種別情報に対応する入力クロック
パルスの抽出フォーマット情報を出力する手段と、前記
抽出フォーマット情報に応じて前記入力クロックパルス
を選択的に抽出する手段とを含み、この抽出されたクロ
ックパルスにより前記入力データから前記データ種別情
報に対応するデータを選択抽出するようににしたことを
特徴とする有効データ抽出回路が得られる。
実施例 以下に図面を用いて本発明の実施例を説明する。
第１図は本発明の実施例の回路図であり、第３図と同等
部分及び同等信号には同一符号を付して示している。第
３図の従来例と相異する部分につき述べるに、従来のマ
スクフォーマット情報生成用の組合せ回路９の代りに、
ROM（リードオンリメモリ）５を設け、このROM5のアド
レスとして、カウンタ３の計数内容出力ｂ以外に更にFF
（フリップフロップ）回路４の出力ｈを用いるようにし
ている。
部分及び同等信号には同一符号を付して示している。第
３図の従来例と相異する部分につき述べるに、従来のマ
スクフォーマット情報生成用の組合せ回路９の代りに、
ROM（リードオンリメモリ）５を設け、このROM5のアド
レスとして、カウンタ３の計数内容出力ｂ以外に更にFF
（フリップフロップ）回路４の出力ｈを用いるようにし
ている。
このFF回路４は複数ビットのＤ−FF（ディレイドFF）か
らなり、各Ｄ−FFのデータ入力Ｄにはデータ種別情報ｉ
が供給され、クロック入力CLKには外部からの書込みク
ロックパルスｊが印加されている。従って、データ種別
情報ｉがＤ−FF内に取込まれ、そのＱ出力（複数ビッ
ト）ｈがカウンタ３の計数内容ｂと共にROM5の読出しア
ドレス情報として用いられる。このアドレスに対応して
マスクフォーマット情報ｄが読出されることになる。
尚、他の構成は第３図の従来例と同等であり、その説明
は省略する。
らなり、各Ｄ−FFのデータ入力Ｄにはデータ種別情報ｉ
が供給され、クロック入力CLKには外部からの書込みク
ロックパルスｊが印加されている。従って、データ種別
情報ｉがＤ−FF内に取込まれ、そのＱ出力（複数ビッ
ト）ｈがカウンタ３の計数内容ｂと共にROM5の読出しア
ドレス情報として用いられる。このアドレスに対応して
マスクフォーマット情報ｄが読出されることになる。
尚、他の構成は第３図の従来例と同等であり、その説明
は省略する。
第２図（Ａ）〜（Ｃ）は第１図の回路の動作タイムチャ
ートであり、図において（ａ）〜（ｅ）は第１図の各部
信号ａ〜ｅの波形を夫々対応して示している。第２図
（Ａ）は受信入力データの種別が（ｃ）に示す如き場合
の例であり、データD1〜D10を抽出すべき有効データと
した場合である。
ートであり、図において（ａ）〜（ｅ）は第１図の各部
信号ａ〜ｅの波形を夫々対応して示している。第２図
（Ａ）は受信入力データの種別が（ｃ）に示す如き場合
の例であり、データD1〜D10を抽出すべき有効データと
した場合である。
第２図（Ｂ）及び（Ｃ）は受信入力データ種別がそれぞ
れ（ｃ）に示す如き場合の例である。すなわち、第２図
（Ｂ）は１対２通信において同一データが二つ連続して
送られる場合の例であり、１つの発信源データが２つの
チャネルにコピーされて伝送されるもので、受信側では
予め定められたチャネルのデータのみを抽出するように
なっており、本例では最初のチャネルデータのみを有効
データとした場合の例である。第２図（Ｃ）は１対４通
信において同一データが四つ連続して送られる場合の例
であり、同様に連続する同一データのうち最初のデータ
のみを抽出すべき有効データとした場合である。これ等
各場合において、データ種別情報ｉをＤ−FF4へ予め指
定して書込んでおき、このデータ種別情報ｉとカウンタ
３の計数内容ｂとをアドレスとしてROM5へ入力し、この
アドレスに従ってマスクフォーマット情報ｄを夫々
（ｄ）の如く読出す。そのために、予めROM5にはデータ
種別情報ｉとカウンタ計数内容ｂとに応じたマスクフォ
ーマット情報を書込んで記憶せしめておくのである。こ
うすることにより、データ種別が変って抽出すべき有効
データ位置が変化しても、夫々のデータ種別に対応して
マスクフォーマット情報が変化することになる。
れ（ｃ）に示す如き場合の例である。すなわち、第２図
（Ｂ）は１対２通信において同一データが二つ連続して
送られる場合の例であり、１つの発信源データが２つの
チャネルにコピーされて伝送されるもので、受信側では
予め定められたチャネルのデータのみを抽出するように
なっており、本例では最初のチャネルデータのみを有効
データとした場合の例である。第２図（Ｃ）は１対４通
信において同一データが四つ連続して送られる場合の例
であり、同様に連続する同一データのうち最初のデータ
のみを抽出すべき有効データとした場合である。これ等
各場合において、データ種別情報ｉをＤ−FF4へ予め指
定して書込んでおき、このデータ種別情報ｉとカウンタ
３の計数内容ｂとをアドレスとしてROM5へ入力し、この
アドレスに従ってマスクフォーマット情報ｄを夫々
（ｄ）の如く読出す。そのために、予めROM5にはデータ
種別情報ｉとカウンタ計数内容ｂとに応じたマスクフォ
ーマット情報を書込んで記憶せしめておくのである。こ
うすることにより、データ種別が変って抽出すべき有効
データ位置が変化しても、夫々のデータ種別に対応して
マスクフォーマット情報が変化することになる。
発明の効果 叙上の如く、本発明によれば、マスクフォーマット情報
発生部を従来の組合せ回路からROMを用いた回路に変更
するのみで、異なる入力データ種別に対応してクロック
パルスの抽出ひいては有効データの抽出が自在に変更で
きることになり、よって回路の汎用性が増大するという
効果がある。
発生部を従来の組合せ回路からROMを用いた回路に変更
するのみで、異なる入力データ種別に対応してクロック
パルスの抽出ひいては有効データの抽出が自在に変更で
きることになり、よって回路の汎用性が増大するという
効果がある。
第１図は本発明の実施例の回路図、第２図（Ａ）〜
（Ｃ）は第１図の回路の動作を示すタイムチャート、第
３図は従来の有効データ抽出回路の例を示す図、第４図
は第３図の回路の動作を示すタイムチャートである。 主要部分の符号の説明 ３……カウンタ ４……フリップフロップ回路 ５……ROM ７……アンドゲート
（Ｃ）は第１図の回路の動作を示すタイムチャート、第
３図は従来の有効データ抽出回路の例を示す図、第４図
は第３図の回路の動作を示すタイムチャートである。 主要部分の符号の説明 ３……カウンタ ４……フリップフロップ回路 ５……ROM ７……アンドゲート
Claims (2)
- 【請求項１】所定フレームパターンを有する入力データ
のフレーム周期毎にこの入力データに同期した入力クロ
ックパルスを計数するカウンタと、このカウンタの計数
内容に応じて前記入力クロックパルスを選択的に抽出す
るパルス抽出手段とを有し、この抽出されたクロックパ
ルスにより前記入力データを選択抽出するようにした有
効データ抽出回路であって、前記パルス抽出手段に、外
部から設定されるデータ種別情報及び前記計数内容に応
じて前記データ種別情報に対応する入力クロックパルス
の抽出フォーマット情報を出力する手段と、前記抽出フ
ォーマット情報に応じて前記入力クロックパルスを選択
的に抽出する手段とを含み、この抽出されたクロックパ
ルスにより前記入力データから前記データ種別情報に対
応するデータを選択抽出するようにしたことを特徴とす
る有効データ抽出回路。 - 【請求項２】前記パルス抽出手段は、予め前記データ種
別情報に対応する入力クロックパルスの抽出フォーマッ
ト情報が格納されたリードオンメモリを有し、前記デー
タ種別情報及び前記カウンタの計数内容を前記リードオ
ンメモリのアドレスとすることを特徴とする特許請求の
範囲第１項の有効データ抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61240569A JPH0681163B2 (ja) | 1986-10-09 | 1986-10-09 | 有効デ−タ抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61240569A JPH0681163B2 (ja) | 1986-10-09 | 1986-10-09 | 有効デ−タ抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6395755A JPS6395755A (ja) | 1988-04-26 |
| JPH0681163B2 true JPH0681163B2 (ja) | 1994-10-12 |
Family
ID=17061472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61240569A Expired - Lifetime JPH0681163B2 (ja) | 1986-10-09 | 1986-10-09 | 有効デ−タ抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681163B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594252A (ja) * | 1982-06-29 | 1984-01-11 | Agency Of Ind Science & Technol | ユニ−クワ−ド検出方式 |
-
1986
- 1986-10-09 JP JP61240569A patent/JPH0681163B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6395755A (ja) | 1988-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2695535B2 (ja) | タイマ入力制御回路及びカウンタ制御回路 | |
| KR880002178A (ko) | 회전 헤드형의 기록재생 장치 | |
| JPH0681163B2 (ja) | 有効デ−タ抽出回路 | |
| JPS6316711A (ja) | タイミング装置 | |
| JPH0221824Y2 (ja) | ||
| JP2869981B2 (ja) | ビットバッファ回路 | |
| KR910008966A (ko) | 수평 동기 펄스 측정 회로 | |
| CA1322032C (en) | Serial data handling circuit | |
| KR850006278A (ko) | 디지틀식 주파수 변별기 | |
| SU1191936A1 (ru) | Устройство дл записи-воспроизведени цифровой информации на магнитном носителе | |
| JP3013011B2 (ja) | バッファ回路 | |
| KR960015170A (ko) | 영상메모리의 데이타 혼선방지회로 | |
| JPS62239476A (ja) | シ−ケンス制御回路 | |
| JPH0616618B2 (ja) | クロツク非同期検出回路 | |
| KR930004098B1 (ko) | 디지탈 경보 표시신호 감지회로 | |
| SU1674232A1 (ru) | Устройство дл цифровой магнитной записи | |
| SU1113845A1 (ru) | Устройство дл цифровой магнитной записи | |
| KR870003924Y1 (ko) | Vdp에서 정보 신호 선택회로 | |
| JPH088559B2 (ja) | ビツト位相同期回路 | |
| KR880008646A (ko) | 실시간 영상 경계 검출회로 | |
| JPH02118341U (ja) | ||
| JPH0522363A (ja) | データ受信回路 | |
| JPH03254469A (ja) | ディスクコントローラとデータセパレータの接続回路 | |
| JPH036351U (ja) | ||
| JPS6364675A (ja) | 磁気カ−ド記録再生装置 |