JPH0678273A - 画像修整装置 - Google Patents

Abstract

(57)【要約】 【目的】 ディジタルビデオにおいて、連続するエラー
に対しても確実にエラーの無い画素で修整する画像修整
装置を実現する。 【構成】 論理的に２つの面に分割アクセス可能なメモ
リ７と、修整処理の単位であるデータブロックごとに何
れの面が有効であるかを示す修整フラグレジスタ５を設
けることで、常にメモリ７の何れかの面にエラー無しの
データブロックを保持でき、連続するエラーに対しても
エラーの無いデータブロックを出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタルビデオテープ
レコーダーなどに用いられる、エラー画素を修整する画
像修整装置に関するものである。

【０００２】

【従来の技術】近年、磁気記録再生技術の発達に伴い、
ビデオテープレコーダーのディジタル化が進んできてい
る。これらの装置では電磁変換系のエラーを補い、良質
な画像を再生するためにリードソロモン符号などの誤り
訂正符号を用い、更にその訂正能力を越えるエラー画素
が発生した場合に前フレームの画素に置き換え、誤りの
影響を最小限に抑える画像修整装置が採用されている。

【０００３】以下に、従来の画像修整装置について説明
する。図５はこの従来の画像修整装置の構成図を示すも
のである。図５において、誤り訂正部１０１はデータの
入出力の単位であるデータブロックを入力し、その訂正
出力は入力制御部１０２に、エラー情報はエラー情報レ
ジスタ１０３に出力する。出力制御部１０４はエラー情
報レジスタ１０３からエラー情報を受け、データブロッ
クを出力する制御部である。メモリ１０５は、入力制御
部１０２から転送されたデータブロックを記憶し、出力
制御部１０４にデータブロックを出力するメモリであ
る。アドレススイッチ１０６は面制御レジスタ１０７を
有し、入力制御部１０２が生成する書き込みアドレスと
出力制御部１０４が生成する読み出しアドレスと修整信
号をそれぞれのアクセスタイミングに応じて切り替えて
メモリ１０５に与えるスイッチである。

【０００４】以上のように構成された画像修整装置につ
いて、以下その動作を説明する。誤り訂正部１０１は入
力されたデータブロックの誤り訂正処理を実行して、訂
正後のデータブロックを入力制御部１０２に転送し、ま
た、その訂正結果が訂正不能であった場合、そのエラー
情報をエラー情報レジスタ１０３に通知する。エラー情
報レジスタ１０３は通知されたエラー情報をそのデータ
ブロックに対応する位置に記憶する。入力制御部１０２
は誤り訂正部１０１から転送されたデータブロックに該
当する書き込みアドレスを算出し、そのアドレスをアド
レススイッチ１０６に与え、データブロックをメモリ１
０５に転送して記憶させる。図６はメモリ１０５の論理
構造と、エラー情報レジスタ１０３の論理構造と、面制
御レジスタ１０７の関係を示すメモリ構成図である。図
６で、メモリ１０５は論理的に第０面と第１面の２つの
面に分割してアクセスされ、各面はデータブロック１か
らデータブロックＮまでのＮ個のデータブロックを記憶
する領域を有している。また、１つの面は画像の１つの
フレームに対応する。エラー情報レジスタ１０３は前記
Ｎ個のデータブロックに１対１対応するＮ個のフラグを
格納する構造を持ち、該当するデータブロックがエラー
であれば値１を、エラーでなければ値０を記憶する。面
制御レジスタ１０７はメモリ１０５の２つの面のうち、
何れの面を使用するか判断基準を示すレジスタであり、
値０の場合は第０面が、値１の場合は第１面が基準であ
ることを示す。いま、データブロック３を入力したとき
入力制御部１０２は該当するアドレスを算出し、アドレ
ススイッチ１０６に与えるが、アドレススイッチ１０６
はそのアドレスに、面制御レジスタ１０７の値を最上位
ビットとして１ビット付加してメモリ１０５に与えるこ
とにより、前記基準面の該当するデータブロックの領域
に、即ち図６に示した例では第０面のデータブロック３
に受信データブロックを記憶させることとなる。また、
面制御レジスタ１０７は１つのフレームの処理が終了す
るとその値を反転記憶する事で、フレーム単位に２つの
面を交互に使用することになる。

【０００５】出力制御部１０４はデータブロックを出力
するタイミングになると、該当するメモリ１０５上のア
ドレスを読み出しアドレスとして算出してアドレススイ
ッチ１０６に与えると共に、エラー情報レジスタ１０３
から該当するデータブロックのエラー情報を入力して、
それを修整信号としてアドレススイッチ１０６に与え
る。アドレススイッチ１０６は前記修整信号が偽である
場合、即ち修整が不要である場合、与えられた読み出し
アドレスに面制御レジスタ１０７の値を最上位ビットと
して１ビット付加してメモリ１０５に与え、前記修整信
号が真である場合、即ち修整が必要である場合、与えら
れた読み出しアドレスに面制御レジスタ１０７の値を反
転して最上位ビットに１ビット付加してメモリ１０５に
与える。いま、図６の例では、データブロック１はエラ
ー情報が０であるから修整信号が偽となり、第０面のデ
ータブロックが読み出されるが、データブロック２はエ
ラー情報が１であるから修整信号が真となり、第１面の
データブロックが読み出される。そのため、修整が必要
なデータブロックには１つ前のフレームの同じ位置のデ
ータブロックが修整データとして出力されることにな
る。

【０００６】以上のように、従来例ではメモリ１０５の
２つの面をフレーム毎に交互に使い分ける面制御レジス
タ１０７を設け、エラーが発生したデータブロックには
面制御レジスタ１０７が示す面の反対面、即ち１フレー
ム前のデータブロックで置き換えたものを修整データブ
ロックとして出力する修整処理を実現している。

【０００７】

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、２フレーム連続して同じ位置のデータブ
ロックがエラーとなったとき、メモリ１０５上では第０
面のデータブロックも、第１面のデータブロックも何れ
もエラーとなるから、修整データとして１フレーム前の
エラーデータブロックを出力することになり、画像に欠
損を発生させるという問題点を有していた。

【０００８】本発明は前記問題点に鑑み、２フレーム以
上連続して同じ位置のデータブロックがエラーとなって
も、エラーを含まない修整データを出力し、画像に欠損
を発生させない画像修正装置を供給することを目的とす
る。

【０００９】

【課題を解決するための手段】この目的を達成するため
に本発明の画像修正装置は、論理的に２つの面に分割し
てアクセスされるメモリと、修整処理の単位であるデー
タブロックと１対１に対応した修整フラグを記憶する修
整フラグレジスタと、データブロック毎に修正処理を実
行するかどうかを判断し、対応する前記修整フラグを再
設定する修整判断手段と、入力データブロックを、対応
する前記修整フラグの値に応じて前記メモリの何れかの
面を選択して書き込む入力制御手段と、出力するデータ
ブロックに対応する修整フラグの値に応じて前記メモリ
の何れかの面を選択し、データブロックを読み出す出力
制御手段とを具備してなる構成である。

【００１０】

【作用】本発明は上記した構成により、修整フラグレジ
スタが修整処理の単位であるデータブロック毎に修整判
断の結果を記憶するから、入力制御手段はデータブロッ
ク単位に前記修整フラグレジスタを参照することで、出
力制御手段が読み出したメモリの面の反対面に入力デー
タを記憶させることとなり、２フレーム以上連続するエ
ラーが発生した場合にもメモリ上の何れか一方の面には
必ずエラーを含まないデータブロックが保存されている
から、常にエラーの無いデータブロックを出力して、画
像に欠損を発生させない。

【００１１】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。

【００１２】図１は本発明の実施例における画像修整装
置の構成図を示すものである。図１において、誤り訂正
部１はデータブロックを入力し、その訂正出力は入力制
御部２に、エラー情報をエラー情報レジスタ３に出力す
る。修整判断部４はエラー情報レジスタ３を参照して、
修整判断結果である修整フラグを修整フラグレジスタ５
に記憶させ、修整フラグレジスタ５は修整フラグを入力
制御部２と出力制御部６とに与える。入力制御部２と出
力制御部６はそれぞれデータブロックのアドレスを算出
し、データブロックの入出力を制御する制御部である。
メモリ７は、入力制御部２から転送されたデータブロッ
クを記憶し、出力制御部６にデータブロックを出力する
メモリである。アドレススイッチ８は入力制御部２が生
成する書き込みアドレスと出力制御部６が生成する読み
出しアドレスとをそれぞれのアクセスタイミングに応じ
て切り替えてメモリ７に与えるスイッチである。

【００１３】以上のように構成された画像修整装置につ
いて、以下その動作について説明する。誤り訂正部１は
入力されたデータブロックの誤り訂正処理を実行して、
訂正後のデータブロックを入力制御部２に転送し、また
その訂正結果が訂正不能であった場合そのエラー情報を
エラー情報レジスタ３に通知する。エラー情報レジスタ
３は通知されたエラー情報をそのデータブロックに対応
する位置に記憶する。図２はデータブロック入力動作に
於けるメモリ７の論理構造と、エラー情報レジスタ３の
論理構造と、修整フラグレジスタ５の関係を示すメモリ
構成図である。図２で、メモリ７とエラー情報レジスタ
３の構造は上述した従来例と同一であり、説明を省略す
る。修整フラグレジスタ５はメモリ７の２つの面のう
ち、データブロック単位に何れの面を使用するか基準を
示す修整フラグを記憶するレジスタであり、入力制御部
２は修整フラグの値０の場合は第０面を、値１の場合は
第１面をアクセスする。いま、データブロック３を入力
したとき入力制御部２は該当するアドレスを算出し、該
当する修整フラグの値を最上位ビットとして１ビット付
加して書き込みアドレスを構成してアドレススイッチ８
に与え、アドレススイッチ８は前記書き込みアドレスを
タイミングを合わせてメモリ７に与える。従って、修整
フラグが示す面の該当するデータブロックの領域に、即
ち図２に示した例では第０面のデータブロック３に受信
データブロックを記憶させることとなる。

【００１４】修整判断部４は入力制御部２がメモリ７へ
書き込みを終了したデータブロックから順に修整判断処
理を実行する。修整判断処理では、修整判断部４は処理
対象のデータブロックの該当するエラー情報をエラー情
報レジスタ３から読み出し、修整が必要でないと判断す
れば、即ちエラー情報が０であれば、該当する修整フラ
グの値を反転して修整フラグレジスタ５に記憶させ、修
整が必要であると判断すれば、即ちエラー情報が１であ
れば、修整フラグの値を保持させる。図３は図２の状態
から修整判断処理を実行した結果を示すメモリ構成図で
ある。図３で、データブロック２，３は修整が必要であ
るから修整フラグの値は保持され、データブロック１，
Ｎは修整が不要であるから修整フラグの値が反転してい
る。

【００１５】修整判断処理終了後、出力制御部６はデー
タブロックを出力するタイミングになり、該当するメモ
リ７上のアドレスを算出し、該当する修整フラグの値を
反転して最上位ビットとして１ビット付加し、読み出し
アドレスを構成する。アドレススイッチ８は前記読み出
しアドレスをタイミングを合わせてメモリ７に与え、デ
ータブロックを読み出す。従って、修整フラグが示す面
の反対面の該当するデータブロックの領域から、即ち図
３に示した例ではデータブロック１、データブロック
２、データブロックＮは第０面から、データブロック３
は第１面から読み出される。即ち、修整が必要なデータ
ブロックには１つ前のフレームの同じ位置のデータフレ
ームが修整データとして出力されることになる。

【００１６】図３に示した状態から、入力制御部２が次
のフレームのデータブロックの受信を開始すると、デー
タブロック１、データブロック２、データブロックＮは
第１面に、データブロック３は第０面に書き込まれるこ
とになる。修整フラグが示しているのは直前のフレーム
で出力に使用されなかった面であるから、入力制御部２
のデータブロック書き込みに対して、メモリ７上では常
に直前に出力されたデータブロックが保持されている。
ここでまた、前記修整判断処理が実行されるが、その結
果修整に使用されるのは常に直前のフレームで出力に使
用されたデータブロックである。即ち、図３の状態から
次のフレームの入力があり、データブロック３が続けて
エラーであった場合も、修整判断処理結果は図４に示す
ものになり、データブロック３は２フレーム前から保持
され続けている第１面から出力される。つまり、連続す
るエラーに対してもエラーデータブロックを出力するこ
とがない。

【００１７】以上のように本実施例は、修整処理の単位
であるデータブロック毎に修整フラグを記憶する修整フ
ラグメモリを設け、修整フラグによってメモリ７の保持
すべき面と、次のフレームの入力データブロックによっ
て書き換えても良い面とをデータブロック毎に識別でき
るから、常に何れか一方の面には直前フレームで出力し
たデータブロック、即ち、エラーの無いデータブロック
を保持することができる。従って、あるデータブロック
が２フレーム以上連続してエラーブロックとなったとき
にも、エラーの無いデータブロックで置き換えて出力す
ることができ、画像に対する欠損を防止することができ
る。また、修整判断部４は修整が不要なデータブロック
に対して修整フラグを反転するため、フレームの移行時
点での修整フラグの初期化回路を設けずとも、エラーを
発生しなかったデータブロックに関しては自動的にメモ
リ７の２つの面をフレーム毎に交互に使用することとな
り、極めて簡単な回路で実現できる。

【００１８】なお、本実施例に於いて、誤り訂正部１の
訂正処理単位を修整判断部４の修整処理単位であるデー
タブロックと同じとしたが、１つのデータブロックに複
数の訂正処理単位を含む構成としても良い。また、誤り
訂正部１と合わせて積符号を処理する第２の誤り訂正部
を設け、第２の誤り訂正部は修整フラグレジスタ５を参
照してメモリ７をアクセスし、修整判断部４は第２の誤
り訂正処理終了後、修整判断処理を実行する構成として
も良い。

【００１９】

【発明の効果】以上のように本発明は、修整フラグレジ
スタがデータブロック毎に修整判断の結果を記憶するか
ら、入力制御手段はデータブロック単位に前記修整フラ
グレジスタを参照することで出力制御手段が読み出した
メモリの面の反対面に入力データを記憶させることとな
り、２フレーム以上連続するエラーが発生した場合にも
メモリ上の何れか一方の面には必ずエラーを含まないデ
ータブロックを保存することができる。従って、必ずエ
ラーの無いデータブロックを出力して、決して画像に欠
損を発生させないものである。また、これは極めて簡単
な回路構成で安価に実現できるものであるから、その効
果は大なるものである。

【図面の簡単な説明】

【図１】本発明の実施例における画像修整装置の構成を
示すブロック図

【図２】同実施例におけるデータブロック入力時のメモ
リ構成図

【図３】同実施例における修整判断処理終了時のメモリ
構成図

【図４】同実施例における修整判断処理終了時のメモリ
構成図

【図５】従来例における画像修整装置の構成を示すブロ
ック図

【図６】同従来例における修整処理を説明するためのメ
モリ構成図

【符号の説明】

１ 誤り訂正部 ２ 入力制御部 ３ エラー情報レジスタ ４ 修整判断部 ５ 修整フラグレジスタ ６ 出力制御部 ７ メモリ ８ アドレススイッチ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 論理的に２つの面に分割してアクセスさ
   れるメモリと、 データの修整処理の単位であるデータブロックと１対１
   に対応した修整フラグを記憶する修整フラグレジスタ
   と、 前記メモリの前記修整フラグが示す面に記憶したデータ
   ブロックに代えて、他の面のデータブロックを出力する
   修正処理を実行するかどうかをデータブロック毎に判断
   し、該当する前記修整フラグを再設定する修整判断手段
   と、 入力データブロックを、該当する前記修整フラグの値に
   応じて前記メモリの何れかの面を選択して書き込む入力
   制御手段と、 出力するデータブロックに対応する修整フラグの値に応
   じて前記メモリの何れかの面を選択し、データブロック
   を読み出す出力制御手段とを備えた画像修整装置。
2. 【請求項２】 修整判断手段は、データブロックに対し
   修整処理を実行しない場合に、対応する修整フラグを反
   転させる請求項１記載の画像修整装置。