JPH06105230A - 映像信号変換装置 - Google Patents

映像信号変換装置

Info

Publication number
JPH06105230A
JPH06105230A JP4276545A JP27654592A JPH06105230A JP H06105230 A JPH06105230 A JP H06105230A JP 4276545 A JP4276545 A JP 4276545A JP 27654592 A JP27654592 A JP 27654592A JP H06105230 A JPH06105230 A JP H06105230A
Authority
JP
Japan
Prior art keywords
write
read
video frame
frame memory
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4276545A
Other languages
English (en)
Inventor
Tetsuro Samejima
哲朗 鮫島
Nobuo Kuchiki
伸夫 朽木
Motoaki Asao
元明 浅尾
Hajime Mizukami
一 水上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP4276545A priority Critical patent/JPH06105230A/ja
Publication of JPH06105230A publication Critical patent/JPH06105230A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】 【目的】 書込み,読出しの同時制御を行っても乱れの
ない画像表示を可能とする。 【構成】 映像フレームメモリ群1は第1映像フレーム
メモリから第4映像フレームメモリまでの3フレーム以
上の映像フレームメモリからなり、書込みフレームカウ
ンタ3が3フレームカウント後にリセットされるとその
とき書込みフレームカウンタ3から入力される書込みリ
セット信号によって、また読出しフレームカウンタ5が
3フレームカウント後リセットされると、そのとき読出
しフレームカウンタ5から入力されるリセット信号によ
って、書込むべき映像フレームメモリの位置,読出すべ
き映像フレームメモリの位置が夫々第1映像フレームメ
モリの先頭にリセットされてタイミング調整がなされ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、モニターを用いた多画
面表示システム等において、例えばNTSC方式とハイ
ビジョン方式との如く、映像信号フォーマットの異なる
ソースとモニターとの間に用いられる映像信号変換装置
に関する。
【0002】
【従来の技術】映像信号フォーマットの異なる入力部と
出力部との間で映像信号を伝送する場合、従来にあって
は出力部の映像信号に対応した映像フレームメモリを各
モニター毎に備え、この映像フレームメモリへの書込
み,読出しを制御することで信号変換を行っている。
【0003】
【発明が解決しようとする課題】ところでこのような従
来装置にあっては、画像の拡大率の変更、画像全体移動
処理を行うべく、書込み,読出しを同時的に制御したと
き、入力,出力の制御タイミングが非同期のため、出力
画像に乱れが生じることがある。
【0004】このような不都合は、例えばどのようなフ
ォーマットの映像信号も記憶出来る容量のフレームメモ
リをモニター単位で持っておけば、書込み,読出しのい
ずれか一方を固定し、他方のみを制御することで対応出
来る。しかしながらフレームメモリのコストはシステム
コストに対して高い比重を占めており、通常出力映像信
号情報量と同等に持つのが合理的である。しかし、映像
フレームメモリ容量内で処理しようとすると、それより
も容量の大きい入力映像信号の全部をフレームメモリに
記憶出来ないこととなり、上述の如き手段によっては画
像の乱れを解消し得ない。
【0005】本発明はかかる事情に鑑みなされたもので
あって、その目的とするところは出力部に対応したフレ
ームメモリ容量で、それよりも大きい情報量を持つ入力
映像信号に対し、書込み,読出しの同時制御のタイミン
グ調整を行って乱れの生じない画像を得られるようにし
た映像信号変換装置を提供するにある。
【0006】
【課題を解決するための手段】本発明に係る映像信号変
換装置は、映像を一時的に記憶する3以上の映像フレー
ムメモリと、各映像フレームメモリに対する書込み,及
びこれからの読出しを非同期に行う手段と、書込み及び
読出すべき映像フレームメモリの位置を制御する手段
と、アクセス中の映像フレームメモリ、又は特定のアク
セスすべき映像フレームメモリを検出する手段と、書込
み,読出しのタイミングを調整する手段とを具備するこ
とを特徴とする。
【0007】
【作用】本発明にあっては、アクセス中又は特定のアク
セスすべき映像フレームメモリを検出して、書込み,読
出しのタイミングを調整することが可能となり、画像の
乱れを防止し得ることとなる。
【0008】
【実施例】以下本発明をその実施例を示す図面に基づき
具体的に説明する。 (実施例1)図1は本発明に係る映像信号変換装置のブ
ロック図であり、図中1は3フレーム以上の映像フレー
ムメモリ(VFM)群を示している。映像フレームメモ
リ群1は、例えば第1の映像フレームメモリから第4の
映像フレームメモリ迄の複数の映像フレームメモリで構
成され、入力制御クロックに同期した書込み映像信号が
書き込まれ、またこれから出力制御クロックに同期した
読出し映像信号が取り出されて、次の処理へ移行するよ
うになっている。
【0009】オアゲート2を通じて外部より書込みフレ
ーム同期信号と同期補正のための書込みスキップ信号と
のオア信号が書込みフレームカウンタ3にカウント信号
として与えられる。書込みフレームカウンタ3は3フレ
ームカウンタで構成されており、3フレームカウント後
リセットされ、リセット時に書込みリセット信号を映像
フレームメモリ群1,書込み実行レジスタ7及びタイミ
ングレジスタ10へ出力する。
【0010】また同様にオアゲート4を通じて読出しフ
レーム同期信号と同期補正のための読出しスキップ信号
とのオア信号が読出しフレームカウンタ5にカウント信
号として与えられる。読出しフレームカウンタ5も同様
に3フレームカウンタで構成され、3フレームカウント
後リセットされ、その時に読出しリセット信号を映像フ
レームメモリ群1及び読出し実行レジスタ11へ出力す
る。
【0011】前記書込みリセット信号により書込むべき
映像フレームメモリの位置(アドレス:以下同じ)が映
像フレームメモリ群1における第1の映像フレームメモ
リの先頭にリセットされる。同様に前記読出しリセット
信号により、読出すべき映像フレームメモリの位置が映
像フレームメモリ群1における第1の映像フレームメモ
リの先頭にリセットされる。
【0012】書込み条件データは任意のタイミングで書
込み条件レジスタ6にセットされ、続いて前記書込みリ
セット信号により書込み実行レジスタ7にセットされ、
書込み制御回路8を通じ書込み条件に応じて映像フレー
ムメモリを制御する。
【0013】一方、読出し条件データは同じく読出し条
件レジスタ9にセットされ、次に前記書込みリセット信
号でタイミングレジスタ10にラッチされ、続いて前記読
出しリセット信号で読出し実行レジスタ11にセットさ
れ、読出し制御回路12を通じ読出し条件に応じて映像フ
レームメモリを制御する。
【0014】このような本発明装置にあっては以上の如
く、書込み,読出しのための映像フレームメモリの位置
を変更する時、必ず第1の映像フレームメモリの先頭位
置にリセットすることで、書込み,読出し制御のタイミ
ング調整を行うことが可能となる。
【0015】(実施例2)図2は本発明の他の実施例を
示すブロック図であり、図中21は読出し座標, 範囲 (ウ
ィンド) 等の読出し条件データを記憶するレジスタ、22
は同じく座標, 範囲等の書込み条件データを記憶するレ
ジスタ、23はこれら読出し条件, 書込み条件の設定済み
フラグを保持する設定フラグレジスタを示している。
【0016】読出し条件レジスタ21には図示しないCP
Uから読出し条件データが、また書込み条件レジスタ6
には同じくCPUから書込み条件データが、更に設定フ
ラグレジスタ23にはこれら設定済みフラグが、夫々条件
設定パルスと共に入力されるようになっている。
【0017】読出し条件, 書込み条件が夫々読出し条件
レジスタ21, 書込み条件レジスタ22に設定され、設定済
みフラグが設定フラグレジスタ23に設定されると、これ
からアンドゲート29へ信号が出力され、他の条件が成立
するとアンドゲート29からは書込み許可信号が書込みタ
イミングレジスタ24へ出力される。
【0018】書込みタイミングレジスタ24は図示しない
CPUから書込みタイミング信号が、また前述したアン
ドゲート29から書込み許可信号が入力されると、書込み
実行レジスタ27及び複数(4個)のアンドゲート30の各
一方の入力端へ信号を出力し、書込み実行レジスタ27に
書込み条件レジスタ22からの書込み条件をセットし、こ
こから書込み実行データを出力させ、また各アンドゲー
ト30を動作許可状態とする。
【0019】書込みアクセスフレームメモリ検知回路25
は現に書込みアクセスが行われている映像フレームメモ
リの位置を検出して、例えば4ビットの信号で前記各ア
ンドゲート30の他方の入力端へ出力する。各アンドゲー
ト30からは条件設定すべき映像フレームメモリ位置信号
が比較レジスタ31へ出力され、比較レジスタ31から信号
Qが各アンドゲート32の各一方の入力端へ入力される。
【0020】一方、読出しアクセスメモリ検知回路26は
第1から第4映像フレームメモリにわたってサイクリッ
クに映像フレームメモリの位置信号を出力しており、こ
れを各アンドゲート32の各他方の入力端へ入力する。各
アンドゲート32は書込みアクセスメモリ検知回路25から
入力されたアクセス中の映像フレームメモリの位置信号
と、読出しアクセスするための映像フレームメモリの位
置信号とが一致すると信号を出力し、ノア回路33を通じ
て一致信号を前記各比較レジスタ31及び読出し実行レジ
スタ28及び設定フラグレジスタ23へ出力する。
【0021】これによって各比較レジスタ31からは反転
信号/Qをアンドゲート29へ出力し、またアンドゲート
29からは設定フラグレジスタ23からの信号が入力される
と書込み許可信号が書込みタイミングレジスタ24へ出力
し、また読出し実行レジスタ28は読出し条件レジスタ21
からの読出し条件をセット、これを読出し実行データと
して出力し、更に設定フラグレジスタ23はリセットされ
る。
【0022】次にこのような実施例2の動作を図3に示
すタイミングチャートと共に説明する。条件設定パルス
に応じて所定のタイミングでCPUから図3(f) に示す
如く座標, 範囲等から成る書込み条件データ、及び同様
の読出し条件データを夫々読出しフラグレジスタ21, 書
込み条件レジスタ22へ入力され、また設定済みフラグを
設定フラグレジスタ23へセットする。設定フラグレジス
タ23がセットされると、図3(g) に示す如く信号がアン
ドゲート29へ出力され、アンドゲート29から図3(h) に
示す如く書込み許可信号が発生し、書込みタイミングレ
ジスタ24を動作許可状態にする。
【0023】書込みタイミングレジスタ24は、動作許可
後の最初の書込みタイミング信号によりセットされ、そ
のときの出力により書込み実行レジスタ27に書込み条件
データをセットさせ、ここから図3(b) に示す如く書込
み実行データを出力させると共に、各アンドゲート30を
動作可能状態とする。
【0024】書込みアクセスメモリ検知回路25は図3
(d) に示す如く第1〜第4の映像フレームメモリの中
で、現在アクセス中の映像フレームメモリの位置信号を
検出してこれをアンドゲート30を通じ、条件設定の為の
映像フレームメモリ位置信号として比較レジスタ31にセ
ットすると共に、これを信号Qとしてアンドゲート32へ
出力する。
【0025】続いて読出しアクセスメモリ検知回路26か
らアクセスしようとしている読出しフレームメモリ位置
信号が図3(e) に示す如く順番に出力される間に、アン
ドゲート32によって前記比較レジスタ31を通じて入力さ
れた条件設定の為の映像フレームメモリの位置信号と比
較され、それが一致した時ノアゲート33より図3(k)に
示す如く一致パルスが出力され、読出し実行レジスタ28
に読出し条件データをセットさせ、図3(a) に示す如く
読出し実行データを出力させ、更に設定フラグレジスタ
23をリセットして動作を完了する。
【0026】
【発明の効果】以上の如く本発明にあっては、現にアク
セス中の映像フレームメモリ又は特定のアクセスすべき
映像フレームメモリの検出手段及び書込み,読出しのタ
イミングを調整する手段を具備することで、入力,出力
映像信号のフォーマットの異同とは無関係に画面の乱れ
のない画像の変換が可能となる等本発明は優れた効果を
奏するものである。
【図面の簡単な説明】
【図1】本発明に係る映像信号変換装置を示すブロック
図である。
【図2】本発明の他の実施例を示すブロック図である。
【図3】図2に示す実施例のタイミングチャートであ
る。
【符号の説明】
1 映像フレームメモリ群 2 オアゲート 3 書込みフレームカウンタ 4 オアゲート 5 読出しフレームカウンタ 6 書込み条件レジスタ 7 書込み実行レジスタ 8 書込み制御回路 9 読出し条件レジスタ 10 タイミングレジスタ 11 読出し実行レジスタ 12 読出し制御回路 21 読出し条件レジスタ 22 書込み条件レジスタ 23 設定フラグレジスタ 24 書込タイミングレジスタ 25 書込みアクセスメモリ検知回路 26 読出しアクセスメモリ検知回路 27 書込み実行レジスタ 28 読出し実行レジスタ 29,30 アンドゲート 31 比較レジスタ 32 アンドゲート 33 ノアゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水上 一 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 映像を一時的に記憶する3以上の映像フ
    レームメモリと、各映像フレームメモリに対する書込
    み,及びこれからの読出しを非同期に行う手段と、書込
    み及び読出すべき映像フレームメモリの位置を制御する
    手段と、アクセス中の映像フレームメモリ、又は特定の
    アクセスすべき映像フレームメモリを検出する手段と、
    書込み,読出しのタイミングを調整する手段とを具備す
    ることを特徴とする映像信号変換装置。
JP4276545A 1992-09-18 1992-09-18 映像信号変換装置 Pending JPH06105230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4276545A JPH06105230A (ja) 1992-09-18 1992-09-18 映像信号変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4276545A JPH06105230A (ja) 1992-09-18 1992-09-18 映像信号変換装置

Publications (1)

Publication Number Publication Date
JPH06105230A true JPH06105230A (ja) 1994-04-15

Family

ID=17570978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4276545A Pending JPH06105230A (ja) 1992-09-18 1992-09-18 映像信号変換装置

Country Status (1)

Country Link
JP (1) JPH06105230A (ja)

Similar Documents

Publication Publication Date Title
JPH05113864A (ja) マルチウインドウ動画表示方法及び装置
US7202870B2 (en) Display controller provided with dynamic output clock
JP3137486B2 (ja) 多画面分割表示装置
US5438376A (en) Image processing apparatus and image reception apparatus using the same
JP2001255860A (ja) 映像データ転送装置及び映像データの転送方法
US6243108B1 (en) Method and device for processing image data by transferring the data between memories
JPH06105230A (ja) 映像信号変換装置
JPH03192392A (ja) 映像信号出力装置
JP3402581B2 (ja) データ復元装置
JP2743051B2 (ja) 画像処理装置
JP3082458B2 (ja) 画像修整装置
JP3217551B2 (ja) 静止画格納送出装置
JPS63242069A (ja) 映像信号処理回路
JPH0553547A (ja) 表示制御装置
JPH0278385A (ja) 静止画処理回路
JPS61270980A (ja) テレビジヨン受信機のプリンタ装置
JPS61184587A (ja) 画像表示制御装置
JPH07264581A (ja) 動画用描画処理装置
JPH02105388A (ja) 画像用メモリ
JPS58178390A (ja) 画像表示方式
JPH0786746B2 (ja) 複数動画像表示装置
JPH07131747A (ja) 画像記録装置
JPH01123284A (ja) Tv画面上表示制御装置
JPH02110647A (ja) 画像転送方法および装置
JPH11202281A (ja) 表示制御装置