JPH0677087A - Manufacture of laminated capacitor - Google Patents
Manufacture of laminated capacitorInfo
- Publication number
- JPH0677087A JPH0677087A JP4230179A JP23017992A JPH0677087A JP H0677087 A JPH0677087 A JP H0677087A JP 4230179 A JP4230179 A JP 4230179A JP 23017992 A JP23017992 A JP 23017992A JP H0677087 A JPH0677087 A JP H0677087A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic green
- green sheet
- ceramic
- semiconductor element
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、積層コンデンサの製造
方法、特に、絶縁層と導電層とが交互に積層された積層
コンデンサの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a laminated capacitor, and more particularly to a method for manufacturing a laminated capacitor in which insulating layers and conductive layers are alternately laminated.
【０００２】[0002]
【従来の技術】半導体素子を電源電圧の変動に起因する
電源ノイズから保護できる半導体素子収納用パッケージ
として、積層コンデンサを一体に有するものが知られて
いる。この種の半導体素子収納用パッケージは、半導体
素子を収納するための凹部及び半導体素子を接続するた
めの内部配線パターンを備えた収納部と、複数の絶縁層
と複数の導電層とが交互に積層されかつ収納部と一体に
形成された積層コンデンサ部とを主に備えている。2. Description of the Related Art As a package for accommodating a semiconductor element capable of protecting a semiconductor element from power supply noise caused by fluctuations in a power supply voltage, a package having a multilayer capacitor is known. This type of semiconductor element storage package includes a storage portion having a recess for storing a semiconductor element and an internal wiring pattern for connecting the semiconductor element, and a plurality of insulating layers and a plurality of conductive layers that are alternately laminated. And a monolithic capacitor section integrally formed with the storage section.
【０００３】このような半導体素子収納用パッケージの
積層コンデンサ部は、グリーンシート積層法により製造
されている。具体的には、絶縁層を構成するためのセラ
ミックグリーンシートを複数枚用意し、各セラミックグ
リーンシートの主面に導電層を形成するための導電ペー
ストを配置する。そして、各セラミックグリーンシート
を所定の順に積み重ねて一定の圧力及び温度で熱間プレ
スすることによりセラミックグリーンシート積層体を形
成する。ここでは、熱間プレス時の熱及び圧力によりセ
ラミックグリーンシートが塑性変形することにより導電
ペーストが隣接し合うセラミックグリーンシート内に埋
没し、これにより各セラミックグリーンシート相互が密
着する。次に、セラミックグリーンシート積層体を焼成
すると積層コンデンサが得られる。The laminated capacitor portion of such a semiconductor element housing package is manufactured by the green sheet laminating method. Specifically, a plurality of ceramic green sheets for forming an insulating layer are prepared, and a conductive paste for forming a conductive layer is arranged on the main surface of each ceramic green sheet. Then, the ceramic green sheets are stacked in a predetermined order and hot pressed at a constant pressure and temperature to form a ceramic green sheet laminate. Here, the ceramic green sheets are plastically deformed by the heat and pressure during the hot pressing, so that the conductive paste is buried in the adjacent ceramic green sheets, and the ceramic green sheets are in close contact with each other. Next, the ceramic green sheet laminate is fired to obtain a laminated capacitor.
【０００４】[0004]
【発明が解決しようとする課題】ところで、半導体素子
は、消費電力が大きなものとなってきており、それに伴
って上述の半導体素子収納用パッケージは、積層コンデ
ンサ部の容量の大きなものが求められるようになってい
る。積層コンデンサ部の容量を大きくするためには、一
般に、絶縁層の厚みを小さく設定する手段が採用される
が、絶縁層の厚みを小さくするためには、それを形成す
るためのセラミックグリーンシートの厚みを小さく設定
する必要がある。セラミックグリーンシートの厚みを小
さく設定すると、セラミックグリーンシート積層体の製
造時に、セラミックグリーンシートが塑性変形しにくく
なり、導電ペーストがセラミックグリーンシート内に埋
没しにくくなる。この結果、セラミックグリーンシート
同士の密着性が低下し、導電層が外部に露出する場合が
多い。露出した導電層は、空気中の水分等により腐食さ
れ易い。By the way, the power consumption of semiconductor devices is increasing, and accordingly, the above-mentioned package for housing semiconductor devices is required to have a large capacitance in the multilayer capacitor section. It has become. In order to increase the capacitance of the multilayer capacitor section, generally, means for setting the thickness of the insulating layer to be small is adopted, but in order to reduce the thickness of the insulating layer, the ceramic green sheet for forming it is It is necessary to set the thickness small. When the thickness of the ceramic green sheet is set to be small, the ceramic green sheet is less likely to be plastically deformed and the conductive paste is less likely to be embedded in the ceramic green sheet when the ceramic green sheet laminated body is manufactured. As a result, the adhesion between the ceramic green sheets is reduced, and the conductive layer is often exposed to the outside. The exposed conductive layer is easily corroded by moisture in the air or the like.
【０００５】本発明の目的は、積層コンデンサの製造方
法に関し、導電層が外部に露出しにくくすることにあ
る。An object of the present invention is to provide a method for manufacturing a multilayer capacitor, which makes it difficult for a conductive layer to be exposed to the outside.
【０００６】[0006]
【課題を解決するための手段】本発明の製造方法は、絶
縁層と導電層とが交互に積層された積層コンデンサの製
造方法である。この製造方法は、次の工程を含んでい
る。 ◎周縁部を除いて導電ペーストを配置した第１セラミッ
クグリーンシートと、第１セラミックグリーンシートの
周縁部にセラミックペーストを配置した第２セラミック
グリーンシートとを用意する工程。 ◎第２セラミックグリーンシートを介在させながら、第
１セラミックグリーンシートの複数枚を積層して圧着
し、グリーンシート積層体を形成する工程。 ◎グリーンシート積層体を焼成する工程。The manufacturing method of the present invention is a method of manufacturing a multilayer capacitor in which insulating layers and conductive layers are alternately stacked. This manufacturing method includes the following steps. A step of preparing a first ceramic green sheet in which the conductive paste is arranged except for the peripheral portion and a second ceramic green sheet in which the ceramic paste is arranged on the peripheral portion of the first ceramic green sheet. A step of forming a green sheet laminated body by laminating and pressing a plurality of first ceramic green sheets while interposing a second ceramic green sheet. ◎ A step of firing the green sheet laminate.
【０００７】[0007]
【作用】本発明に係る積層コンデンサの製造方法では、
グリーンシート積層体を形成する工程において、第１セ
ラミックグリーンシート間に介在された第２セラミック
グリーンシートのセラミックペーストが塑性変形し、各
セラミックグリーンシート間の密着性を高める。このた
め、第１セラミックグリーンシート及び第２セラミック
グリーンシートの厚みを小さく設定した場合でも、グリ
ーンシート積層体において各セラミックグリーンシート
間の積層不良が発生しにくい。よって、この製造方法に
より製造された積層コンデンサは、導電層が外部に露出
しにくい。In the method of manufacturing the multilayer capacitor according to the present invention,
In the step of forming the green sheet laminated body, the ceramic paste of the second ceramic green sheet interposed between the first ceramic green sheets is plastically deformed to enhance the adhesion between the ceramic green sheets. Therefore, even when the thicknesses of the first ceramic green sheet and the second ceramic green sheet are set to be small, stacking defects between the ceramic green sheets are unlikely to occur in the green sheet stack. Therefore, in the multilayer capacitor manufactured by this manufacturing method, the conductive layer is not easily exposed to the outside.
【０００８】[0008]
【実施例】図１に、本発明の一実施例を採用することに
より製造された半導体素子収納用パッケージ１を示す。
図において、半導体素子収納用パッケージ１は、半導体
素子を収納するための収納部２と、収納部２と一体に設
けられた積層コンデンサ部３とから主に構成されてい
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a semiconductor element housing package 1 manufactured by adopting an embodiment of the present invention.
In the figure, a semiconductor element housing package 1 is mainly composed of a housing section 2 for housing a semiconductor element and a multilayer capacitor section 3 provided integrally with the housing section 2.
【０００９】収納部２は、アルミナセラミックス、ムラ
イトセラミックス、窒化アルミニウムセラミックス、炭
化ケイ素セラミックス等の電気絶縁材料からなる概ね正
方形の板状であり、上面の中央部に半導体素子を収納す
るための凹部４を有している。凹部４は、２段構造であ
り、階段状の段部４ａを有している。そして、底面が半
導体素子を固定するための固定面５となっている。The accommodating portion 2 is a substantially square plate-like member made of an electrically insulating material such as alumina ceramics, mullite ceramics, aluminum nitride ceramics, silicon carbide ceramics, etc. have. The concave portion 4 has a two-step structure and has a stepped step portion 4a. The bottom surface serves as a fixing surface 5 for fixing the semiconductor element.
【００１０】収納部２内には、内部配線パターン６が設
けられている。内部配線パターン６は、一端が段部４ａ
の上面に露出している。段部４ａ上に露出する内部配線
パターン６には、ニッケルや金等の耐蝕性及び導電性の
良好なメッキ層（図示せず）が形成されている。このメ
ッキ層は、内部配線パターン６の腐食を防止するととも
に半導体素子を接続するためのボンディングワイヤーの
接合強度を高めるためのものである。なお、このメッキ
層の厚さは、１〜２０μｍに設定するのが好ましい。An internal wiring pattern 6 is provided in the storage section 2. One end of the internal wiring pattern 6 has a step 4a
Exposed on the upper surface of. On the internal wiring pattern 6 exposed on the stepped portion 4a, a plating layer (not shown) having good corrosion resistance and conductivity such as nickel or gold is formed. This plating layer is for preventing corrosion of the internal wiring pattern 6 and for enhancing the bonding strength of the bonding wire for connecting the semiconductor element. The thickness of this plating layer is preferably set to 1 to 20 μm.
【００１１】内部配線パターン６は、収納部２内で分枝
しており、その一方が収納部２の図上面に、また他方が
積層コンデンサ部３方向に延びている。なお、内部配線
パターン６は、例えば、タングステン、モリブデン、マ
ンガン等の高融点金属製である。収納部２の図上面に延
びた内部配線パターン６は、電極６ａを形成している。
各電極６ａには、外部リード端子１０が固定されてい
る。外部リード端子１０は、Ｆｅ−Ｎｉ合金である４２
アロイやＦｅ−Ｎｉ−Ｃｏ合金であるコバール等の金属
からなるピン状であり、収納部２から突出している。外
部リード端子１０の表面には、ニッケルや金等の耐蝕性
及び導電性の良好なメッキ層が形成されている。このメ
ッキ層は、外部リード端子１０が腐食するのを防止する
とともに、外部リード端子１０と半導体素子収納用パッ
ケージ１を固定するための回路基板との接合強度を高め
るためのものである。なお、メッキ層の厚さは、１〜２
０μｍに設定するのが好ましい。The internal wiring pattern 6 is branched in the storage portion 2, one of which extends to the upper surface of the storage portion 2 in the drawing and the other of which extends in the direction of the multilayer capacitor portion 3. The internal wiring pattern 6 is made of a refractory metal such as tungsten, molybdenum, or manganese. The internal wiring pattern 6 extending to the upper surface of the housing portion 2 in the drawing forms an electrode 6a.
An external lead terminal 10 is fixed to each electrode 6a. The external lead terminal 10 is a Fe-Ni alloy 42.
It has a pin shape made of an alloy or a metal such as Kovar, which is an Fe—Ni—Co alloy, and projects from the housing portion 2. On the surface of the external lead terminal 10, a plated layer of nickel, gold or the like having good corrosion resistance and conductivity is formed. This plating layer is for preventing the external lead terminals 10 from corroding and for increasing the bonding strength between the external lead terminals 10 and the circuit board for fixing the semiconductor element housing package 1. The thickness of the plating layer is 1 to 2
It is preferably set to 0 μm.
【００１２】積層コンデンサ部３は、複数の絶縁層７と
複数の導電層８とが交互に積層されかつ一体化されてお
り、容量成分を発生し得る。各絶縁層７は、例えば収納
部２と同じアルミナセラミックス製であり、厚さが通常
２ＭｉＬ以下である。各導電層８は、内部配線パターン
６と同様の材料から構成されており、厚さが約１ＭｉＬ
に設定されている。In the multilayer capacitor section 3, a plurality of insulating layers 7 and a plurality of conductive layers 8 are alternately laminated and integrated to generate a capacitance component. Each insulating layer 7 is made of, for example, the same alumina ceramics as the storage portion 2, and the thickness thereof is usually 2 MiL or less. Each conductive layer 8 is made of the same material as the internal wiring pattern 6 and has a thickness of about 1 MiL.
Is set to.
【００１３】また、積層コンデンサ部３には、絶縁層７
と導電層８との積層方向に貫通する２本の導電性スルー
ホール９，９が形成されている。各導電性スルーホール
９は、収納部２側端部が内部配線パターン６に接続して
いる。各導電性スルーホール９は、同一の導電層８と接
続しないよう、１つ置きの導電層８と接続している。こ
れにより、各導電性スルーホール９は、積層コンデンサ
部３で生じた容量成分の入力部及び出力部となる。な
お、上述の導電性スルーホール９は、内部配線パターン
６と同様の高融点金属から構成されている。In addition, the laminated capacitor section 3 has an insulating layer 7
Two conductive through holes 9 are formed so as to penetrate in the stacking direction of the conductive layer 8 and the conductive layer 8. Each conductive through hole 9 is connected to the internal wiring pattern 6 at the end on the side of the storage section 2. Each conductive through hole 9 is connected to every other conductive layer 8 so as not to connect to the same conductive layer 8. As a result, each conductive through hole 9 serves as an input section and an output section of the capacitive component generated in the multilayer capacitor section 3. The conductive through hole 9 is made of the same high melting point metal as the internal wiring pattern 6.
【００１４】次に、本発明の一実施例が採用された、前
記半導体素子収納用パッケージ１の製造方法について説
明する。まず、積層コンデンサ部３を形成するための厚
みの小さなセラミックグリーンシートと、収納部２を形
成するための厚みの大きなセラミックグリーンシートと
を用意する。セラミックグリーンシートは、例えば、ア
ルミナ、シリカ、カルシア、マグネシア等の原料粉末に
適当なバインダー、有機溶剤及び溶媒を混合して泥漿状
とし、これをドクターブレード法やカレンダーロール法
等の周知の方法によりシート状に成形すると得られる。Next, a method of manufacturing the package 1 for housing a semiconductor element, which employs one embodiment of the present invention, will be described. First, a small ceramic green sheet for forming the laminated capacitor section 3 and a large ceramic green sheet for forming the storage section 2 are prepared. Ceramic green sheet, for example, alumina, silica, calcia, magnesia and the like raw material powder is mixed with a suitable binder, an organic solvent and a solvent to form a slurry, which is a well-known method such as a doctor blade method or a calendar roll method. Obtained by forming into a sheet.
【００１５】次に、導電性スルーホール９または内部配
線パターン６を形成するためのスルーホールを各セラミ
ックグリーンシートに設ける。スルーホールは、適当な
打ち抜き加工により形成できる。各セラミックグリーン
シートに設けたスルーホールには、導電性ペーストを充
填する。導電性ペーストは、例えば、タングステン、モ
リブデン、マンガン等の高融点金属粉末に適当なバイン
ダー、有機溶剤及び溶媒を加えて混合したものである。Next, a through hole for forming the conductive through hole 9 or the internal wiring pattern 6 is provided in each ceramic green sheet. The through hole can be formed by a suitable punching process. A conductive paste is filled in the through holes provided in each ceramic green sheet. The conductive paste is, for example, a mixture of high-melting-point metal powder such as tungsten, molybdenum, and manganese, to which a suitable binder, organic solvent and solvent are added.
【００１６】次に、図２に示すように、積層コンデンサ
部３を形成するための厚みの小さなセラミックグリーン
シート２０の表面に、その周縁部２０ａを除いて上述の
導電性ペースト２１を印刷する。印刷法としては、スク
リーン印刷等の周知の方法が採用され得る。次に、複数
枚用意された、導電性ペースト２１が積層された上述の
セラミックグリーンシート２０（第１セラミックグリー
ンシートの一例）のうちの数枚について、図３に示すよ
うに、周縁部２０ａ上にセラミックグリーンシート２０
を構成しているものと同様の材料からなるセラミックペ
ースト２２を配置する。これにより、図４に示すよう
な、導電性ペースト２１の外周部の厚みのみが大きなセ
ラミックグリーンシート２３（第２セラミックグリーン
シートの一例）が得られる。Next, as shown in FIG. 2, the above-mentioned conductive paste 21 is printed on the surface of the ceramic green sheet 20 having a small thickness for forming the laminated capacitor portion 3 except for the peripheral portion 20a. As a printing method, a known method such as screen printing can be adopted. Next, as shown in FIG. 3, some of the plurality of prepared ceramic green sheets 20 (one example of the first ceramic green sheet) on which the conductive paste 21 is laminated are provided on the peripheral edge portion 20a. Ceramic green sheet 20
The ceramic paste 22 made of the same material as that of the above is arranged. As a result, a ceramic green sheet 23 (an example of a second ceramic green sheet) in which only the thickness of the outer peripheral portion of the conductive paste 21 is large as shown in FIG. 4 is obtained.
【００１７】一方、収納部２を形成するための厚みの大
きなセラミックグリーンシートには、内部配線パターン
６に相当する形状に上述の導電性ペーストを印刷する。
この印刷法としても、スクリーン印刷等の周知の方法が
採用され得る。次に、導電性ペーストが印刷されたセラ
ミックグリーンシートを所定の順に積層する。ここで、
積層コンデンサ３を構成するためのセラミックグリーン
シート２０，２３は、図５に示すように、例えばセラミ
ックグリーンシート２０の２枚おきにセラミックグリー
ンシート２３が介在するように積層する。On the other hand, the above-mentioned conductive paste is printed in a shape corresponding to the internal wiring pattern 6 on a thick ceramic green sheet for forming the housing portion 2.
As this printing method, a well-known method such as screen printing can be adopted. Next, the ceramic green sheets printed with the conductive paste are laminated in a predetermined order. here,
As shown in FIG. 5, the ceramic green sheets 20 and 23 for forming the multilayer capacitor 3 are laminated such that, for example, every two ceramic green sheets 20 have the ceramic green sheet 23 interposed therebetween.
【００１８】このように積層されたセラミックグリーン
シートを圧着すると、図６に示すように、グリーンシー
ト積層体２４が得られる。なお、図６では、グリーンシ
ート積層体２４の一部のみを示している。このグリーン
シート積層体２４において、積層コンデンサ部３を構成
する部分では、セラミックグリーンシート２０，２３が
塑性変形し、導電性ペースト２１が隣接するセラミック
グリーンシート２０，２３内（セラミックグリーンシー
ト２３においては、それを構成しているセラミックグリ
ーンシート２０内）に埋没する。この際、セラミックグ
リーンシート２３のセラミックペースト２２も塑性変形
し、セラミックグリーンシート２０相互の密着性を高め
る。この結果、セラミックグリーンシート２０間には隙
間が生じにくい。When the ceramic green sheets thus laminated are pressure bonded, a green sheet laminate 24 is obtained as shown in FIG. Note that FIG. 6 shows only part of the green sheet laminate 24. In this green sheet laminated body 24, in the portion forming the laminated capacitor section 3, the ceramic green sheets 20 and 23 are plastically deformed, and the conductive paste 21 is adjacent to the inside of the ceramic green sheets 20 and 23 (in the ceramic green sheet 23, , Inside the ceramic green sheet 20 that constitutes it). At this time, the ceramic paste 22 of the ceramic green sheet 23 is also plastically deformed, and the adhesion between the ceramic green sheets 20 is enhanced. As a result, a gap is unlikely to occur between the ceramic green sheets 20.
【００１９】最後に、グリーンシート積層体２４を焼成
すると、収納部２と積層コンデンサ部３とが一体化した
半導体素子収納用パッケージ１が得られる。この半導体
素子収納用パッケージ１では、上述のように積層コンデ
ンサ部３を形成するためのセラミックグリーンシート２
０相互の密着性が高いため、絶縁層７間には隙間が発生
しにくい。このため、導電層８は、外部に露出しないの
で、空気中の水分等により腐食されにくい。なお、半導
体素子収納用パッケージ１には、外部リード端子１０が
銀ロウ等のロウ材により固定される。Finally, the green sheet laminate 24 is fired to obtain the semiconductor element housing package 1 in which the housing portion 2 and the laminated capacitor portion 3 are integrated. In this semiconductor element housing package 1, the ceramic green sheet 2 for forming the multilayer capacitor section 3 as described above.
Since there is a high degree of mutual adhesion, no gap is likely to occur between the insulating layers 7. Therefore, since the conductive layer 8 is not exposed to the outside, it is unlikely to be corroded by moisture in the air. The external lead terminals 10 are fixed to the semiconductor element housing package 1 with a brazing material such as silver brazing.
【００２０】次に、前記半導体素子収納用パッケージ１
の使用方法について説明する。収納部２に設けられた凹
部４の固定面５に、半導体素子３０を樹脂、ガラス又は
ロウ材等の接着剤を用いて固定する。そして、半導体素
子３０の各端子と段部４ａに露出する内部配線パターン
６とをボンディングワイヤー３１により接続する。この
際、半導体素子３０の電源端子及びグランド端子をそれ
ぞれ導電性スルーホール９に通じる内部配線パターン６
に接続する。半導体素子３０が収納された凹部４は、蓋
体３２を用いて封止する。蓋体３２は、金属やセラミッ
ク製であり、ガラス、樹脂、はんだ等の封止材により収
納部２に接着され、凹部４を気密に封止し得る。Next, the semiconductor element housing package 1
How to use is explained. The semiconductor element 30 is fixed to the fixing surface 5 of the concave portion 4 provided in the housing portion 2 with an adhesive such as resin, glass, or a brazing material. Then, each terminal of the semiconductor element 30 and the internal wiring pattern 6 exposed on the step portion 4 a are connected by the bonding wire 31. At this time, the internal wiring pattern 6 that connects the power supply terminal and the ground terminal of the semiconductor element 30 to the conductive through holes 9 respectively.
Connect to. The recess 4 in which the semiconductor element 30 is housed is sealed with a lid 32. The lid 32 is made of metal or ceramic, and is adhered to the housing 2 with a sealing material such as glass, resin, or solder, and can hermetically seal the recess 4.
【００２１】このように半導体素子３０が収納された電
子部品収納用パッケージ１は、外部リード端子１０によ
り所定の回路基板上に固定される。固定された半導体素
子収納用パッケージ１は、半導体素子３０の電源端子と
グランド端子との間に積層コンデンサ部３により生じる
容量が介在しているので、半導体素子３０を電源電圧の
変動に起因するノイズから保護できる。The electronic component housing package 1 housing the semiconductor element 30 in this manner is fixed on a predetermined circuit board by the external lead terminals 10. In the fixed semiconductor element housing package 1, since the capacitance generated by the multilayer capacitor section 3 is interposed between the power supply terminal and the ground terminal of the semiconductor element 30, the semiconductor element 30 is not affected by noise caused by fluctuations in the power supply voltage. Can be protected from
【００２２】〔他の実施例〕 （ａ） 前記実施例では、セラミックグリーンシート２
０の２枚おきにセラミックグリーンシート２３を積層し
たが、セラミックグリーンシート２０の３枚以上毎にセ
ラミックグリーンシート２３を積層した場合、またはセ
ラミックグリーンシート２０とセラミックグリーンシー
ト２３とを交互に積層した場合も本発明を同様に実施で
きる。 （ｂ） 前記実施例では、本発明を半導体素子収納用パ
ッケージ１の積層コンデンサ部３を形成するために採用
したが、本発明はチップ状の積層コンデンサを製造する
ために採用することもできる。[Other Embodiments] (a) In the above embodiment, the ceramic green sheet 2 is used.
The ceramic green sheets 23 were laminated every two sheets of 0, but when the ceramic green sheets 23 were laminated every 3 sheets or more of the ceramic green sheets 20, or the ceramic green sheets 20 and the ceramic green sheets 23 were alternately laminated. In this case, the present invention can be similarly implemented. (B) In the above-described embodiment, the present invention is adopted to form the laminated capacitor section 3 of the semiconductor element housing package 1, but the present invention can also be adopted to manufacture a chip-shaped laminated capacitor.
【００２３】[0023]
【発明の効果】本発明に係る積層コンデンサの製造方法
では、上述の第２セラミックグリーンシートを介在させ
ながら上述の第１セラミックグリーンシートの複数枚を
積層して圧着し、グリーンシート積層体を形成している
ので、導電層が外部に露出しにくい。In the method of manufacturing a multilayer capacitor according to the present invention, a plurality of the above-mentioned first ceramic green sheets are laminated and pressure-bonded with the above-mentioned second ceramic green sheet interposed therebetween to form a green sheet laminate. Therefore, the conductive layer is hard to be exposed to the outside.
【図１】本発明の一実施例により製造された半導体素子
収納用パッケージの縦断面図。FIG. 1 is a vertical cross-sectional view of a semiconductor device housing package manufactured according to an embodiment of the present invention.
【図２】前記実施例で用いられるセラミックグリーンシ
ートの斜視図。FIG. 2 is a perspective view of a ceramic green sheet used in the above embodiment.
【図３】前記実施例で用いられる他のセラミックグリー
ンシートの製造工程を示す斜視図。FIG. 3 is a perspective view showing a manufacturing process of another ceramic green sheet used in the embodiment.
【図４】前記実施例で用いられる他のセラミックグリー
ンシートの斜視図。FIG. 4 is a perspective view of another ceramic green sheet used in the above embodiment.
【図５】前記実施例の一工程の縦断面図。FIG. 5 is a vertical sectional view of a step of the embodiment.
【図６】前記実施例の他の一工程の縦断面図。FIG. 6 is a vertical sectional view showing another process of the embodiment.
３ 積層コンデンサ部 ７ 絶縁層 ８ 導電層 ２０ セラミックグリーンシート ２０ａ 周縁部 ２１ 導電性ペースト ２３ セラミックグリーンシート 3 Multilayer Capacitor Part 7 Insulating Layer 8 Conductive Layer 20 Ceramic Green Sheet 20a Peripheral Part 21 Conductive Paste 23 Ceramic Green Sheet
Claims (1)
コンデンサの製造方法であって、 周縁部を除いて導電ペーストを配置した第１セラミック
グリーンシートと、前記第１セラミックグリーンシート
の前記周縁部にセラミックペーストを配置した第２セラ
ミックグリーンシートとを用意する工程と、 前記第２セラミックグリーンシートを介在させながら、
前記第１セラミックグリーンシートの複数枚を積層して
圧着し、グリーンシート積層体を形成する工程と、 前記グリーンシート積層体を焼成する工程と、を含む積
層コンデンサの製造方法。1. A method of manufacturing a multilayer capacitor in which an insulating layer and a conductive layer are alternately stacked, comprising: a first ceramic green sheet in which a conductive paste is arranged except for a peripheral portion; and a first ceramic green sheet. A step of preparing a second ceramic green sheet in which a ceramic paste is arranged on the peripheral portion, and interposing the second ceramic green sheet,
A method of manufacturing a multilayer capacitor, comprising: stacking a plurality of the first ceramic green sheets and press-bonding them to form a green sheet laminate; and firing the green sheet laminate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230179A JP3025379B2 (en) | 1992-08-28 | 1992-08-28 | Manufacturing method of multilayer capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4230179A JP3025379B2 (en) | 1992-08-28 | 1992-08-28 | Manufacturing method of multilayer capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677087A true JPH0677087A (en) | 1994-03-18 |
| JP3025379B2 JP3025379B2 (en) | 2000-03-27 |
Family
ID=16903845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4230179A Expired - Fee Related JP3025379B2 (en) | 1992-08-28 | 1992-08-28 | Manufacturing method of multilayer capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3025379B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012060183A (en) * | 2005-11-22 | 2012-03-22 | Internatl Business Mach Corp <Ibm> | Apparatus for providing uniaxial load distribution for laminate layers of multilayer ceramic chip carriers |
| JP2017098524A (en) * | 2015-11-27 | 2017-06-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic electronic component and manufacturing method thereof |
-
1992
- 1992-08-28 JP JP4230179A patent/JP3025379B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012060183A (en) * | 2005-11-22 | 2012-03-22 | Internatl Business Mach Corp <Ibm> | Apparatus for providing uniaxial load distribution for laminate layers of multilayer ceramic chip carriers |
| JP2017098524A (en) * | 2015-11-27 | 2017-06-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic electronic component and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3025379B2 (en) | 2000-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6140834B2 (en) | Wiring board and electronic device | |
| WO2017188253A1 (en) | Substrate for mounting electronic component, electronic device and electronic module | |
| JP4439291B2 (en) | Piezoelectric vibrator storage package and piezoelectric device | |
| JP3025379B2 (en) | Manufacturing method of multilayer capacitor | |
| JPH03196664A (en) | Package for semiconductor device | |
| JP2005244146A (en) | Electronic-component housing package, electronic device, and mounting structure of electronic device | |
| JP5665797B2 (en) | PACKAGE FOR PRESSURE SENSOR, MANUFACTURING METHOD THEREOF, AND PRESSURE SENSOR | |
| JP2746813B2 (en) | Package for storing semiconductor elements | |
| JP4328197B2 (en) | Electronic component storage package and electronic device | |
| JP4986500B2 (en) | Laminated substrate, electronic device and manufacturing method thereof. | |
| JP4514597B2 (en) | Electronic component mounting board | |
| JP2006237274A (en) | Electronic part housing package and electronic device | |
| JP4167614B2 (en) | Electronic component storage package | |
| JP2783304B2 (en) | Electronic component storage package | |
| JP2912779B2 (en) | Manufacturing method of semiconductor device storage package | |
| JP3935833B2 (en) | Electronic equipment | |
| JP2878046B2 (en) | Electronic component storage package | |
| JP2763470B2 (en) | Wiring board | |
| JP2728593B2 (en) | Package for storing semiconductor elements | |
| JP5559588B2 (en) | Electronic component element storage package | |
| JP4331957B2 (en) | Piezoelectric vibrator storage package | |
| JP2002231836A (en) | Electronic part mounting board | |
| JP2002261179A (en) | Package for housing electronic components | |
| JP2003042876A (en) | Package for pressure detecting apparatus | |
| JP2001210738A (en) | Package for storing electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |