JPH0675014A - 半導体集積回路装置の検査方法 - Google Patents
半導体集積回路装置の検査方法Info
- Publication number
- JPH0675014A JPH0675014A JP4253786A JP25378692A JPH0675014A JP H0675014 A JPH0675014 A JP H0675014A JP 4253786 A JP4253786 A JP 4253786A JP 25378692 A JP25378692 A JP 25378692A JP H0675014 A JPH0675014 A JP H0675014A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- code
- integrated circuit
- semiconductor integrated
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は多種類の半導体集積回路を自
動的に検査することである。 【構成】 検査フローチャートのステップ１では、検査
装置がＬＳＩの内蔵記憶装置より検査コードを読み出
し、ステップ２で検査装置内の記憶装置にこの検査コー
ドが登録されているか否か照合確認し、この検査コード
に対応する標準化された検査プログラムを検査装置内に
記憶されているプログラムから選択し、編集する。そし
て、編集された検査プログラムが符号４（一点鎖線内）
で、検査する順序、内容は符号５の検査コードにしたが
って行われる。これにより、検査プログラムを作成する
時に符号４の様に標準化されたプログラムを単に組み合
わせるだけで済み、作成コストの低減及び信頼性の向上
が図れる。
動的に検査することである。 【構成】 検査フローチャートのステップ１では、検査
装置がＬＳＩの内蔵記憶装置より検査コードを読み出
し、ステップ２で検査装置内の記憶装置にこの検査コー
ドが登録されているか否か照合確認し、この検査コード
に対応する標準化された検査プログラムを検査装置内に
記憶されているプログラムから選択し、編集する。そし
て、編集された検査プログラムが符号４（一点鎖線内）
で、検査する順序、内容は符号５の検査コードにしたが
って行われる。これにより、検査プログラムを作成する
時に符号４の様に標準化されたプログラムを単に組み合
わせるだけで済み、作成コストの低減及び信頼性の向上
が図れる。
Description
【０００１】
【産業上の利用分野】本発明は集積回路の検査方法に関
し、特にＬＳＩ検査装置の検査プログラムの標準化及び
コード化を行うＬＳＩの検査方法に関する。
し、特にＬＳＩ検査装置の検査プログラムの標準化及び
コード化を行うＬＳＩの検査方法に関する。
【０００２】
【従来の技術】従来のＬＳＩは図５に示すような検査フ
ローチャートにしたがって検査されていた。次に、検査
フローチャートについて説明する。本従来技術はＰＲＯ
Ｍ，テストＲＯＭ内蔵１チップマイクロコンピュータの
例である。まず図５において、ステップ６でＰＲＯＭを
除く全ての検査パターンチェックを行い、検査ＯＫなら
ステップ７へ進み、検査不良なら不良デバイスと判断す
る。
ローチャートにしたがって検査されていた。次に、検査
フローチャートについて説明する。本従来技術はＰＲＯ
Ｍ，テストＲＯＭ内蔵１チップマイクロコンピュータの
例である。まず図５において、ステップ６でＰＲＯＭを
除く全ての検査パターンチェックを行い、検査ＯＫなら
ステップ７へ進み、検査不良なら不良デバイスと判断す
る。
【０００３】次に、ステップ７でＰＲＯＭのシリコンシ
グネチャ（ＰＲＯＭに内蔵されているＩＤコード）とテ
ストＲＯＭの読み出しチェックを行い、読み出しＯＫな
らステップ８へ、読み出し不良なら不良デバイスと判断
する。
グネチャ（ＰＲＯＭに内蔵されているＩＤコード）とテ
ストＲＯＭの読み出しチェックを行い、読み出しＯＫな
らステップ８へ、読み出し不良なら不良デバイスと判断
する。
【０００４】続いてステップ８でＰＲＯＭのユーザーが
使用するアドレス空間の書き込みを行う。更に、ステッ
プ９はＰＲＯＭのユーザーアドレス空間のベリファイモ
ードで書き込まれたデータが正しいかを検証する読み出
しモードである。正しく書き込まれていればステップ１
０へ、正しく書き込まれていなければステップ８からス
テップ９のループを２４回繰り返す（２５回未満）。そ
して２５回繰り返しても正しく書き込まれなければ不良
デバイスと判断する。
使用するアドレス空間の書き込みを行う。更に、ステッ
プ９はＰＲＯＭのユーザーアドレス空間のベリファイモ
ードで書き込まれたデータが正しいかを検証する読み出
しモードである。正しく書き込まれていればステップ１
０へ、正しく書き込まれていなければステップ８からス
テップ９のループを２４回繰り返す（２５回未満）。そ
して２５回繰り返しても正しく書き込まれなければ不良
デバイスと判断する。
【０００５】次に、ステップ１０はＰＲＯＭのユーザー
が使用するアドレス空間の書き込み後の全てのアドレス
の読み出しチェックを行い、読み出しＯＫならステップ
１１へ、読み出し不良なら不良デバイスと判断する。
が使用するアドレス空間の書き込み後の全てのアドレス
の読み出しチェックを行い、読み出しＯＫならステップ
１１へ、読み出し不良なら不良デバイスと判断する。
【０００６】続いて、ステップ１１ではその他のＣＰＵ
や周辺回路などの各種検査を行い、検査ＯＫなら良品、
検査不良なら不良デバイスと判断する。
や周辺回路などの各種検査を行い、検査ＯＫなら良品、
検査不良なら不良デバイスと判断する。
【０００７】
【発明が解決しようとする課題】従来の集積回路の検査
方法では、図５を参照して説明したように様々なチェッ
ク（ステップ６，７，９，１０，１１）を必要としてお
り、近年検査プログラムがますます複雑化してきてい
る。その結果、検査プログラムを作成するコストが増大
し、また信頼性が低下するという問題があった。
方法では、図５を参照して説明したように様々なチェッ
ク（ステップ６，７，９，１０，１１）を必要としてお
り、近年検査プログラムがますます複雑化してきてい
る。その結果、検査プログラムを作成するコストが増大
し、また信頼性が低下するという問題があった。
【０００８】更に、従来ＬＳＩからは検査プログラムの
履歴を直接知ることができないという欠点もあった。
履歴を直接知ることができないという欠点もあった。
【０００９】
【課題を解決するための手段】本発明の要旨は、半導体
集積回路に対して複数の検査項目を実施する半導体集積
回路装置の検査方法において、上記複数の検査項目を含
む複数の検査項目のサブルーチンプログラムを備えた検
査装置と、内蔵記憶ユニットに被検査項目を指定する検
査コードを書き込んだ半導体集積回路を準備する工程
と、検査装置が半導体集積回路から検査コードを読み出
し、読み出した検査コードに対応する検査項目のサブル
ーチンプログラムを編集する工程と、該編集されたサブ
ルーチンプログラムにしたがい検査装置が半導体集積回
路を検査する工程を含むことである。
集積回路に対して複数の検査項目を実施する半導体集積
回路装置の検査方法において、上記複数の検査項目を含
む複数の検査項目のサブルーチンプログラムを備えた検
査装置と、内蔵記憶ユニットに被検査項目を指定する検
査コードを書き込んだ半導体集積回路を準備する工程
と、検査装置が半導体集積回路から検査コードを読み出
し、読み出した検査コードに対応する検査項目のサブル
ーチンプログラムを編集する工程と、該編集されたサブ
ルーチンプログラムにしたがい検査装置が半導体集積回
路を検査する工程を含むことである。
【００１０】
【発明の作用】上記構成の検査方法では、検査装置が検
査コードに対応する検査項目のサブルーチンプログラム
を編集して、自動的に検査を実施する。
査コードに対応する検査項目のサブルーチンプログラム
を編集して、自動的に検査を実施する。
【００１１】
【実施例】次に本発明について図面を参照して説明をす
る。図１は本発明の第１実施例のＬＳＩ検査方法を示す
フローチャートである。この第１実施例はＰＲＯＭとテ
ストＲＯＭを内蔵した１チップマイクロコンピュータ
（以下ＬＳＩ１と呼ぶ）の検査に関する。まず図１にお
いてステップ１でテストＲＯＭ内の検査コードの読み出
しを行い、読み出しＯＫならステップ２へ進み、読み出
し不良なら不良デバイスと判断する。
る。図１は本発明の第１実施例のＬＳＩ検査方法を示す
フローチャートである。この第１実施例はＰＲＯＭとテ
ストＲＯＭを内蔵した１チップマイクロコンピュータ
（以下ＬＳＩ１と呼ぶ）の検査に関する。まず図１にお
いてステップ１でテストＲＯＭ内の検査コードの読み出
しを行い、読み出しＯＫならステップ２へ進み、読み出
し不良なら不良デバイスと判断する。
【００１２】次に、ステップ２でＬＳＩ検査装置内に登
録済みの検査コードとステップ１で読み出された検査コ
ードを照合して一致すればステップ３へ進み、不一致な
らばコード不一致エラーを出力し、検査を停止する。
録済みの検査コードとステップ１で読み出された検査コ
ードを照合して一致すればステップ３へ進み、不一致な
らばコード不一致エラーを出力し、検査を停止する。
【００１３】ステップ３では、ＬＳＩ検査装置におい
て、ステップ２で照合された検査コードに対応するプロ
グラムを選択し、編集して自動的に検査をはじめる。こ
こで符号４を付した一点鎖線内は編集された検査プログ
ラムの検査フローチャートに当り、符号５は各検査フロ
ーチャートに対応する検査コードである。
て、ステップ２で照合された検査コードに対応するプロ
グラムを選択し、編集して自動的に検査をはじめる。こ
こで符号４を付した一点鎖線内は編集された検査プログ
ラムの検査フローチャートに当り、符号５は各検査フロ
ーチャートに対応する検査コードである。
【００１４】ステップ６はＰＲＯＭを除くすべての検査
パターンチェックを行い、検査ＯＫならステップ７へ進
み、検査不良なら不良デバイスと判断する。続いて、ス
テップ７ではＰＲＯＭのシリコンシグネチャとテストＲ
ＯＭの読み出しチェックを行い、読み出しＯＫならステ
ップ８へ、読み出し不良なら不良デバイスと判断する。
更にステップ８でＰＲＯＭのユーザーが使用するアドレ
ス空間の書き込みを行う。次に、ステップ９はＰＲＯＭ
のユーザーアドレス空間のベリファイモードで書き込ま
れたデータが正しいかを検証する読み出しモードであ
る。正しく書き込まれていればステップ１０へ進み、正
しく書き込まれていなければステップ８からステップ９
のループを２４回繰り返す（２５回未満）。そして、２
５回繰り返しても正しく書き込まれなければ不良デバイ
スと判断する。続いてステップ１０はＰＲＯＭのユーザ
ーが使用するアドレス空間の書き込み後の全てのアドレ
スの読み出しチェックを行い、読み出しＯＫならステッ
プ１１へ進み、読み出し不良なら不良デバイスと判断す
る。更にステップ１１はその他のＣＰＵや周辺回路など
の各種検査を行い、検査ＯＫなら良品、検査不良なら不
良デバイスと判断する。
パターンチェックを行い、検査ＯＫならステップ７へ進
み、検査不良なら不良デバイスと判断する。続いて、ス
テップ７ではＰＲＯＭのシリコンシグネチャとテストＲ
ＯＭの読み出しチェックを行い、読み出しＯＫならステ
ップ８へ、読み出し不良なら不良デバイスと判断する。
更にステップ８でＰＲＯＭのユーザーが使用するアドレ
ス空間の書き込みを行う。次に、ステップ９はＰＲＯＭ
のユーザーアドレス空間のベリファイモードで書き込ま
れたデータが正しいかを検証する読み出しモードであ
る。正しく書き込まれていればステップ１０へ進み、正
しく書き込まれていなければステップ８からステップ９
のループを２４回繰り返す（２５回未満）。そして、２
５回繰り返しても正しく書き込まれなければ不良デバイ
スと判断する。続いてステップ１０はＰＲＯＭのユーザ
ーが使用するアドレス空間の書き込み後の全てのアドレ
スの読み出しチェックを行い、読み出しＯＫならステッ
プ１１へ進み、読み出し不良なら不良デバイスと判断す
る。更にステップ１１はその他のＣＰＵや周辺回路など
の各種検査を行い、検査ＯＫなら良品、検査不良なら不
良デバイスと判断する。
【００１５】ここで従来技術（図５）との違いについて
説明する。第１実施例においてはステップ６〜１１は従
来技術と全く同じフローチャートであるが、ステップ１
〜３が従来技術のフローに追加されている。すなわち、
符号４は一点鎖線で囲まれた部分で示される。この符号
４で囲まれた範囲外（符号１〜３）は検査コードを読み
取り、この検査コードに対応する標準検査プログラムを
選択し、編集して検査プログラムが自動的に作成される
が、この時の検査プログラムのフローチャートが符号４
に相当する。一方、標準検査プログラムは、図４の様に
ＬＳＩ検査装置の記憶装置のアドレス１６と標準検査プ
ログラム名１７と検査コード１８とを対応させてある。
したがって、標準検査プログラムはあらかじめＬＳＩ検
査装置の記憶装置に記憶され、かつ検査コードと対応付
けられる情報を持っている。次に、符号５は各検査フロ
ーチャートに対応する検査コードであり、本実施例では
図３に示すように、上位４ビットが版数を示す版数ビッ
ト、下位１２ビットがコードビットで構成される。
説明する。第１実施例においてはステップ６〜１１は従
来技術と全く同じフローチャートであるが、ステップ１
〜３が従来技術のフローに追加されている。すなわち、
符号４は一点鎖線で囲まれた部分で示される。この符号
４で囲まれた範囲外（符号１〜３）は検査コードを読み
取り、この検査コードに対応する標準検査プログラムを
選択し、編集して検査プログラムが自動的に作成される
が、この時の検査プログラムのフローチャートが符号４
に相当する。一方、標準検査プログラムは、図４の様に
ＬＳＩ検査装置の記憶装置のアドレス１６と標準検査プ
ログラム名１７と検査コード１８とを対応させてある。
したがって、標準検査プログラムはあらかじめＬＳＩ検
査装置の記憶装置に記憶され、かつ検査コードと対応付
けられる情報を持っている。次に、符号５は各検査フロ
ーチャートに対応する検査コードであり、本実施例では
図３に示すように、上位４ビットが版数を示す版数ビッ
ト、下位１２ビットがコードビットで構成される。
【００１６】この様に、ＬＳＩ検査装置内の記憶装置
に、あらかじめ記憶された標準検査プログラム（図４）
と対応する検査コードをＬＳＩ１のテストＲＯＭ内に記
憶しておき、検査時にこの検査コードを読み出し、ＬＳ
Ｉ検査装置でどの標準検査プログラムと対応するか判断
し、編集を行い自動的に検査をはじめることができる。
このことから検査プログラムの作成が簡略化でき（コス
ト低減）、かつ信頼性の向上が図れる。また、検査コー
ドに版数情報を合わせ持つことで対応する検査プログラ
ムの履歴の管理を行うことができる。
に、あらかじめ記憶された標準検査プログラム（図４）
と対応する検査コードをＬＳＩ１のテストＲＯＭ内に記
憶しておき、検査時にこの検査コードを読み出し、ＬＳ
Ｉ検査装置でどの標準検査プログラムと対応するか判断
し、編集を行い自動的に検査をはじめることができる。
このことから検査プログラムの作成が簡略化でき（コス
ト低減）、かつ信頼性の向上が図れる。また、検査コー
ドに版数情報を合わせ持つことで対応する検査プログラ
ムの履歴の管理を行うことができる。
【００１７】図２は本発明の第２実施例のＬＳＩ検査方
法を示すフローチャートである。この第２実施例はＰＲ
ＯＭを内蔵した１チップマイクロコンピュータ（以下、
ＬＳＩ２と呼ぶ）の例である。まず、図２においてステ
ップ１２でシリコンシグネチャ内の検査コードの読み出
しを行い、読み出しＯＫならステップ２へ進み、読み出
し不良なら不良デバイスと判断する。次に、ステップ２
はＬＳＩ検査装置内に登録済みの検査コードとステップ
１２で読み出された検査コードを照合して一致すればス
テップ３へ進み、不一致ならばコード不一致エラーを出
力し、検査を停止する。更に、ステップ３はＬＳＩ検査
装置において、ステップ２で照合された検査コードに対
応する標準検査プログラムを選択し、編集して自動的に
検査を始める。ここで符号４で示す一点鎖線内は、編集
された検査プログラムの検査フローチャートに当り、符
号５は各検査フローチャートに対応する検査コードであ
る。次に、ステップ６はＰＲＯＭを除く全ての検査パタ
ーンチェックを行い、検査ＯＫならステップ１３へ、検
査不良なら不良デバイスと判断する。続いて、ステップ
１３はＰＲＯＭのシリコンシグネチャの読み出しチェッ
クを行い、読み出しＯＫならステップ８へ、読み出し不
良なら不良デバイスと判断する。更にステップ８でＰＲ
ＯＭのユーザーが使用するアドレス空間の書き込みを行
う。次に、ステップ９はＰＲＯＭのユーザーアドレス空
間のベリファイモードで書き込まれたデータが正しいか
を検証する読み出しモードである。正しく書き込まれて
いればステップ１０へ、正しく書き込まれていなければ
ステップ８からステップ９を２４回繰り返す（２５回未
満）。そして２５回繰り返しても正しく書き込まれなけ
れば不良デバイスと判断する。続いて、ステップ１０は
ＰＲＯＭのユーザーが使用するアドレス空間の書き込み
後の全てのアドレスの読み出しチェックを行い、読み出
しＯＫならステップ１１へ、読み出し不良なら不良デバ
イスと判断する。更に、ステップ１１はその他のＣＰＵ
や周辺回路などの各種検査を行い、検査ＯＫなら良品、
検査不良なら不良デバイスと判断する。
法を示すフローチャートである。この第２実施例はＰＲ
ＯＭを内蔵した１チップマイクロコンピュータ（以下、
ＬＳＩ２と呼ぶ）の例である。まず、図２においてステ
ップ１２でシリコンシグネチャ内の検査コードの読み出
しを行い、読み出しＯＫならステップ２へ進み、読み出
し不良なら不良デバイスと判断する。次に、ステップ２
はＬＳＩ検査装置内に登録済みの検査コードとステップ
１２で読み出された検査コードを照合して一致すればス
テップ３へ進み、不一致ならばコード不一致エラーを出
力し、検査を停止する。更に、ステップ３はＬＳＩ検査
装置において、ステップ２で照合された検査コードに対
応する標準検査プログラムを選択し、編集して自動的に
検査を始める。ここで符号４で示す一点鎖線内は、編集
された検査プログラムの検査フローチャートに当り、符
号５は各検査フローチャートに対応する検査コードであ
る。次に、ステップ６はＰＲＯＭを除く全ての検査パタ
ーンチェックを行い、検査ＯＫならステップ１３へ、検
査不良なら不良デバイスと判断する。続いて、ステップ
１３はＰＲＯＭのシリコンシグネチャの読み出しチェッ
クを行い、読み出しＯＫならステップ８へ、読み出し不
良なら不良デバイスと判断する。更にステップ８でＰＲ
ＯＭのユーザーが使用するアドレス空間の書き込みを行
う。次に、ステップ９はＰＲＯＭのユーザーアドレス空
間のベリファイモードで書き込まれたデータが正しいか
を検証する読み出しモードである。正しく書き込まれて
いればステップ１０へ、正しく書き込まれていなければ
ステップ８からステップ９を２４回繰り返す（２５回未
満）。そして２５回繰り返しても正しく書き込まれなけ
れば不良デバイスと判断する。続いて、ステップ１０は
ＰＲＯＭのユーザーが使用するアドレス空間の書き込み
後の全てのアドレスの読み出しチェックを行い、読み出
しＯＫならステップ１１へ、読み出し不良なら不良デバ
イスと判断する。更に、ステップ１１はその他のＣＰＵ
や周辺回路などの各種検査を行い、検査ＯＫなら良品、
検査不良なら不良デバイスと判断する。
【００１８】ここで、第１実施例との違いについて説明
する。第２実施例において、符号１２，１３以外は第１
実施例のフローと全く同じである。図２中のステップ１
２，１３はそれぞれ第１実施例のステップ１，７に相当
するので更に詳しく説明する。第２実施例はＰＲＯＭを
内蔵した１チップマイクロコンピュータの例である。ス
テップ１２は「シリコンシグネチャ内検査コード読み出
し」、ステップ１３は「シリコンシグネチャ読み出しチ
ェック」であり、それぞれＰＲＯＭのシリコンシグネチ
ャに関する検査である。一方、第１実施例は、ＰＲＯＭ
とテストＲＯＭを内蔵した１チップマイクロコンピュー
タの例である。図１中、ステップ１は「テストＲＯＭ内
検査コード読み出し」、ステップ７は「シリコンシグネ
チャ、テストＲＯＭ読み出しチェック」であり、それぞ
れテストＲＯＭに関する検査が含まれている。
する。第２実施例において、符号１２，１３以外は第１
実施例のフローと全く同じである。図２中のステップ１
２，１３はそれぞれ第１実施例のステップ１，７に相当
するので更に詳しく説明する。第２実施例はＰＲＯＭを
内蔵した１チップマイクロコンピュータの例である。ス
テップ１２は「シリコンシグネチャ内検査コード読み出
し」、ステップ１３は「シリコンシグネチャ読み出しチ
ェック」であり、それぞれＰＲＯＭのシリコンシグネチ
ャに関する検査である。一方、第１実施例は、ＰＲＯＭ
とテストＲＯＭを内蔵した１チップマイクロコンピュー
タの例である。図１中、ステップ１は「テストＲＯＭ内
検査コード読み出し」、ステップ７は「シリコンシグネ
チャ、テストＲＯＭ読み出しチェック」であり、それぞ
れテストＲＯＭに関する検査が含まれている。
【００１９】すなわち、どういう内蔵記憶装置を持って
いるかで検査項目が異なることになる。この様に、ＬＳ
Ｉ検査装置内の記憶装置にあらかじめ記憶された図４に
示された標準検査プログラムと対応する検査コードをＬ
ＳＩ２のシリコンシグネチャ内に記憶しておき、検査時
にこの検査コードを読み出し、ＬＳＩ検査装置でどの標
準検査プログラムと対応するか判断し、編集を行い自動
的に検査を始めることができる。このことから検査プロ
グラムの作成が簡略化を図れ（コスト低減）、かつ信頼
性の向上が図れる。また、検査コードに版数情報を合わ
せ持つことで対応する検査プログラムの履歴の管理を行
うことができる。
いるかで検査項目が異なることになる。この様に、ＬＳ
Ｉ検査装置内の記憶装置にあらかじめ記憶された図４に
示された標準検査プログラムと対応する検査コードをＬ
ＳＩ２のシリコンシグネチャ内に記憶しておき、検査時
にこの検査コードを読み出し、ＬＳＩ検査装置でどの標
準検査プログラムと対応するか判断し、編集を行い自動
的に検査を始めることができる。このことから検査プロ
グラムの作成が簡略化を図れ（コスト低減）、かつ信頼
性の向上が図れる。また、検査コードに版数情報を合わ
せ持つことで対応する検査プログラムの履歴の管理を行
うことができる。
【００２０】以上の説明においては例としてＬＳＩの内
装記憶装置にテストＲＯＭ、ＰＲＯＭシリコンシグネチ
ャを使用したものとしたが、これに限られることなく、
マスクＲＯＭなどでも第１，第２実施例と同様の効果が
得られることも明かである。
装記憶装置にテストＲＯＭ、ＰＲＯＭシリコンシグネチ
ャを使用したものとしたが、これに限られることなく、
マスクＲＯＭなどでも第１，第２実施例と同様の効果が
得られることも明かである。
【００２１】
【発明の効果】以上説明したように、本発明はＬＳＩ検
査装置内の記憶装置に、あらかじめ記憶された標準検査
プログラムと対応する検査コードをＬＳＩの内蔵記憶装
置に記憶しておき、検査時にこの検査コードを読み出
し、ＬＳＩ検査装置でどの標準検査プログラムと対応す
るか判断し、編集を行い自動的に検査をはじめることが
できる。検査プログラムの作成が簡略化でき（コスト低
減）、かつ信頼性の向上が図れる。また、検査コードに
版数情報を合わせ持つことで対応する検査プログラムの
履歴の管理を行うことができるとという効果がある。
査装置内の記憶装置に、あらかじめ記憶された標準検査
プログラムと対応する検査コードをＬＳＩの内蔵記憶装
置に記憶しておき、検査時にこの検査コードを読み出
し、ＬＳＩ検査装置でどの標準検査プログラムと対応す
るか判断し、編集を行い自動的に検査をはじめることが
できる。検査プログラムの作成が簡略化でき（コスト低
減）、かつ信頼性の向上が図れる。また、検査コードに
版数情報を合わせ持つことで対応する検査プログラムの
履歴の管理を行うことができるとという効果がある。
【図１】本発明の第１実施例の検査工程を示すフローチ
ャート。
ャート。
【図２】本発明の第２実施例の検査工程を示すフローチ
ャート。
ャート。
【図３】検査コード図の各フィールドを示すブロック
図。
図。
【図４】標準検査プログラム概要を示すブロック図。
【図５】従来の検査を示すフローチャート。
１ テストＲＯＭ内検査コード読み出し ２ 検査コード照合 ３ 標準検査プログラム選択、編集 ４ 編集後検査プログラム ５ 検査コード ６ 全検査パターンチェック ７ ＰＲＯＭシリコンシグネチャ、テストＲＯＭ読み出
しチェック ８ ＰＲＯＭユーザアドレス空間の書き込み ９ ＰＲＯＭユーザアドレス空間ベリファイモード １０ ＰＲＯＭユーザアドレス空間の全アドレス読み出
しチェック １１ その他のＣＰＵや周辺回路などの各種検査 １２ ＰＲＯＭシリコンシグネチャ内の検査コード読み
出し １３ ＰＲＯＭシリコンシグネチャ読み出しチェック １４ 検査コードの版数ビット １５ 検査コードのコードビット １６ ＬＳＩ検査装置の記憶装置のアドレス １７ 標準検査プログラム名 １８ 符号１７に対応する検査コード
しチェック ８ ＰＲＯＭユーザアドレス空間の書き込み ９ ＰＲＯＭユーザアドレス空間ベリファイモード １０ ＰＲＯＭユーザアドレス空間の全アドレス読み出
しチェック １１ その他のＣＰＵや周辺回路などの各種検査 １２ ＰＲＯＭシリコンシグネチャ内の検査コード読み
出し １３ ＰＲＯＭシリコンシグネチャ読み出しチェック １４ 検査コードの版数ビット １５ 検査コードのコードビット １６ ＬＳＩ検査装置の記憶装置のアドレス １７ 標準検査プログラム名 １８ 符号１７に対応する検査コード
Claims (1)
- 【請求項１】 半導体集積回路に対して複数の検査項目
を実施する半導体集積回路装置の検査方法において、上
記複数の検査項目を含む複数の検査項目のサブルーチン
プログラムを備えた検査装置と、内蔵記憶ユニットに被
検査項目を指定する検査コードを書き込んだ半導体集積
回路を準備する工程と、検査装置が半導体集積回路から
検査コードを読み出し、読み出した検査コードに対応す
る検査項目のサブルーチンプログラムを編集する工程
と、該編集されたサブルーチンプログラムにしたがい検
査装置が半導体集積回路を検査する工程を含むことを特
徴とする半導体集積回路装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253786A JPH0675014A (ja) | 1992-08-28 | 1992-08-28 | 半導体集積回路装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253786A JPH0675014A (ja) | 1992-08-28 | 1992-08-28 | 半導体集積回路装置の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675014A true JPH0675014A (ja) | 1994-03-18 |
Family
ID=17256134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4253786A Pending JPH0675014A (ja) | 1992-08-28 | 1992-08-28 | 半導体集積回路装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675014A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0843053A (ja) * | 1994-07-26 | 1996-02-16 | Matsushita Electric Works Ltd | 外観検査装置 |
| KR100650840B1 (ko) * | 2003-08-28 | 2006-11-27 | 미츠비시덴키 가부시키가이샤 | 검사 장치 및 프로그래밍 툴 |
-
1992
- 1992-08-28 JP JP4253786A patent/JPH0675014A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0843053A (ja) * | 1994-07-26 | 1996-02-16 | Matsushita Electric Works Ltd | 外観検査装置 |
| KR100650840B1 (ko) * | 2003-08-28 | 2006-11-27 | 미츠비시덴키 가부시키가이샤 | 검사 장치 및 프로그래밍 툴 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963566A (en) | Application specific integrated circuit chip and method of testing same | |
| US5511162A (en) | Automatic LSI testing apparatus using expert system | |
| JP2003141206A (ja) | Ｌｓｉテスト・データのタイミング検証方法およびｌｓｉテスト・データのタイミング検証プログラム | |
| JPH0675014A (ja) | 半導体集積回路装置の検査方法 | |
| JPH1048300A (ja) | 個別テストプログラム作成方式 | |
| JPH09159726A (ja) | スキャンテスト装置 | |
| WO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
| CN114218032A (zh) | 一种硬件设计验证方法、装置及电子设备和存储介质 | |
| JP3180721B2 (ja) | ユーザプログラムのテスト方法 | |
| US6785852B2 (en) | Memory device redundant repair analysis method, recording medium and apparatus | |
| CN116127886B (zh) | 一种存储器电路的验证方法和装置 | |
| CN116932412B (zh) | 可生成不同格式测试激励文件的共享平台和方法 | |
| US6708323B2 (en) | Method and apparatus for verifying mask pattern data according to given rules | |
| JPS5856291A (ja) | ランダムアクセスメモリの検査方法 | |
| JP2001505685A (ja) | 電子素子のマッピングを検査し発生する方法 | |
| JP2932987B2 (ja) | 計算機システムの自動試験装置 | |
| JP2625361B2 (ja) | 論理回路分割結果照合装置 | |
| JPH07200357A (ja) | 計算機プログラムロジック自動試験装置 | |
| JPS6364176A (ja) | 印刷配線板のパタ−ン設計検証装置 | |
| JP2002025296A (ja) | 半導体集積回路の冗長解析プログラム検証方法及びシステム | |
| CN111427731A (zh) | 一种自动化拆分码流及验证码流的测试方法和系统 | |
| JP2001092873A (ja) | 故障シミュレーション装置、故障シミュレーション方法、及び故障シミュレーションプログラムを格納したコンピュータ読み取り可能な記録媒体 | |
| JP2003194890A (ja) | 故障解析方法、故障解析支援装置および故障解析支援プログラム | |
| CN116450585A (zh) | 一种gauge文件自动生成方法、装置、终端和存储介质 | |
| CN115408981A (zh) | 一种版图自检方法及存储设备 |