CN114218032A - 一种硬件设计验证方法、装置及电子设备和存储介质 - Google Patents

Abstract

本申请公开了一种硬件设计验证方法、装置及一种电子设备和计算机可读存储介质，该方法包括：确定目标硬件设计，并获取所述目标硬件设计的寄存器规范和测试序列规范；基于所述寄存器规范生成所述目标硬件设计的寄存器模型，基于所述测试序列规范生成所述目标硬件设计的测试序列；利用所述测试序列控制所述寄存器模型，以对所述目标硬件设计进行验证。本申请提供的硬件设计验证方法，对传统的验证平台进行改进，增加寄存器规范和测试序列规范，实现自动生成寄存器模型和测试序列，自动实现寄存器的约束和寄存器模型的随机化设置，提高了硬件设计验证效率。

Description

一种硬件设计验证方法、装置及电子设备和存储介质

技术领域

本申请涉及计算机技术领域，更具体地说，涉及一种硬件设计验证方法、装置及一种电子设备和一种计算机可读存储介质。

背景技术

通用验证方法(Universal Verification Methodology，UVM)被广泛用于验证硬件设计，硬件行为通常通过寄存器控制，在UVM中通常使用寄存器模型(Register Model)对被测设计(Design Under Test，DUT)中的寄存器建模，测试序列(sequence)产生寄存器读、写等操作的激励。若实现DUT的某一功能，往往需要配置多个寄存器，且需要特定的配置顺序。因此，通过手动定义测试UVM序列的方式完成DUT全部功能的测试非常麻烦，而且很难维护。

因此，如何提高硬件设计验证效率是本领域技术人员需要解决的技术问题。

发明内容

本申请的目的在于提供一种硬件设计验证方法、装置及一种电子设备和一种计算机可读存储介质，提高了硬件设计验证效率。

为实现上述目的，本申请提供了一种硬件设计验证方法，包括：

确定目标硬件设计，并获取所述目标硬件设计的寄存器规范和测试序列规范；

基于所述寄存器规范生成所述目标硬件设计的寄存器模型，基于所述测试序列规范生成所述目标硬件设计的测试序列；

利用所述测试序列控制所述寄存器模型，以对所述目标硬件设计进行验证。

其中，所述寄存器规范包括寄存器名称、寄存器位宽、寄存器合法字段值、字段存取方式、复位值、是否支持随机化中任一项或任几项的组合。

其中，基于状态机表示所述测试序列规范，所述状态机中的每个状态表示所述目标硬件设计中的功能块，所述状态中包含相关寄存器变成序列。

其中，通过有向无环图实现所述状态机。

其中，所述利用所述测试序列控制所述寄存器模型，包括：

在测试层建立所述测试序列与所述寄存器模型的链接，以利用所述测试序列控制所述寄存器模型中寄存器的读写操作和顺序。

其中，所述基于所述测试序列规范生成所述目标硬件设计的测试序列之后，还包括：

确定所述目标硬件设计的验证环境对应的验证等级；

基于所述验证等级选择对应层次的测试序列。

其中，所述利用所述测试序列控制所述寄存器模型之前，还包括：

在配置数据库中配置所述目标硬件设计对应的配置对象，以配置所述寄存器模型中不同寄存器之间的约束。

为实现上述目的，本申请提供了一种硬件设计验证装置，包括：

获取模块，用于确定目标硬件设计，并获取所述目标硬件设计的寄存器规范和测试序列规范；

生成模块，用于基于所述寄存器规范生成所述目标硬件设计的寄存器模型，基于所述测试序列规范生成所述目标硬件设计的测试序列；

控制模块，用于利用所述测试序列控制所述寄存器模型，以对所述目标硬件设计进行验证。

为实现上述目的，本申请提供了一种电子设备，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如上述硬件设计验证方法的步骤。

为实现上述目的，本申请提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述硬件设计验证方法的步骤。

通过以上方案可知，本申请提供的一种硬件设计验证方法，包括：确定目标硬件设计，并获取所述目标硬件设计的寄存器规范和测试序列规范；基于所述寄存器规范生成所述目标硬件设计的寄存器模型，基于所述测试序列规范生成所述目标硬件设计的测试序列；利用所述测试序列控制所述寄存器模型，以对所述目标硬件设计进行验证。

本申请提供的硬件设计验证方法，对传统的验证平台进行改进，增加寄存器规范和测试序列规范，实现自动生成寄存器模型和测试序列，自动实现寄存器的约束和寄存器模型的随机化设置，提高了硬件设计验证效率。本申请还公开了一种硬件设计验证装置及一种电子设备和一种计算机可读存储介质，同样能实现上述技术效果。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1为根据一示例性实施例示出的一种硬件设计验证方法的流程图；

图2为根据一示例性实施例示出的一种验证平台的结构图；

图3为根据一示例性实施例示出的一种硬件设计验证装置的结构图；

图4为根据一示例性实施例示出的一种电子设备的结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。另外，在本申请实施例中，“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

本申请实施例公开了一种硬件设计验证方法，提高了硬件设计验证效率。

参见图1和图2，图1为根据一示例性实施例示出的一种硬件设计验证方法的流程图，图2为根据一示例性实施例示出的一种验证平台的结构图。如图1所示，包括：

S101：确定目标硬件设计，并获取所述目标硬件设计的寄存器规范和测试序列规范；

本实施例的执行主体为验证平台，在具体实施中，确定需要验证的目标硬件设计，即DUT，定义主规范，包括寄存器规范和测试序列规范。寄存器规范包括寄存器名、寄存器位宽、寄存器合法的字段值、字段存取方式、复位值、是否支持随机化等。测试序列规范需要以机器可读的格式提供，后续步骤中可以自动生成目标硬件设计的测试序列。优选的，基于状态机表示所述测试序列规范，所述状态机中的每个状态表示所述目标硬件设计中的功能块，所述状态中包含相关寄存器变成序列。在具体实施中，在测试序列规范使用状态机，每个状态表示最小可编程硬件的功能块，在状态中包含相关寄存器编程序列。状态机可以通过有向无环图(Directed Acyclic Graphs)实现，可简化解析和自动生成过程，同时实现时分支最少。

S102：基于所述寄存器规范生成所述目标硬件设计的寄存器模型，基于所述测试序列规范生成所述目标硬件设计的测试序列；

在本步骤中，调用解析脚本以根据寄存器规范自动生成符合要求的寄存器模型，调用解析脚本解析状态机，根据测试序列规范自动生成符合要求的测试序列，也即寄存器规范和测试序列规范必须满足相应的条件，才能保证自动化生成。

优选的，本步骤之后还包括：确定所述目标硬件设计的验证环境对应的验证等级；基于所述验证等级选择对应层次的测试序列。在具体实施中，不同的验证环境对应不同的验证等级，不同的验证等级对应不同层次的测试序列，可以通过分层次的状态机的连接实现，区分不同验证级别，根据验证环境选择对应的层次的测试序列。

作为一种优选实施方式，本步骤之后还包括：在配置数据库中配置所述目标硬件设计对应的配置对象，以配置所述寄存器模型中不同寄存器之间的约束。可以理解的是，测试平台如果要实现完全随机化，对寄存器模型随机值的约束会因为多个寄存器间的依赖关系变得复杂，这样的约束很难在该模型自身实现，手动约束也费时费力。测试平台如果只针对特定功能进行验证，需要避免整个寄存器模型的随机化，完成局部寄存器随机化的控制。因此，在配置数据库存在一个对应目标硬件设计的配置对象，配置对象包含各层次的寄存器模型，并通过配置对象实现寄存器模型中难以自动生成的复杂约束，也可通过配置对象控制寄存器模型的随机化程度，也即通过该配置对象可以配置寄存器模型中不同寄存器之间的复杂约束。

S103：利用所述测试序列控制所述寄存器模型，以对所述目标硬件设计进行验证。

在本步骤中，在测试层建立所述测试序列与所述寄存器模型的链接，以利用所述测试序列控制所述寄存器模型中寄存器的读写操作和顺序，通过验证环境控制目标硬件设计，对其进行验证。

本申请实施例中的验证平台基于UVM寄存器模型，对传统的验证平台进行改进，通过增加了主设计规范、自动解析脚本以及配置数据库，完成测试序列和寄存器模型间的链接。利用此平台可自动生成测试序列，并完成复杂约束的定义和寄存器模型的随机化配置。

本申请实施例提供的硬件设计验证方法，对传统的验证平台进行改进，增加寄存器规范和测试序列规范，实现自动生成寄存器模型和测试序列，自动实现寄存器的约束和寄存器模型的随机化设置，提高了硬件设计验证效率。

下面对本申请实施例提供的一种硬件设计验证装置进行介绍，下文描述的一种硬件设计验证装置与上文描述的一种硬件设计验证方法可以相互参照。

参见图3，根据一示例性实施例示出的一种硬件设计验证装置的结构图，如图3所示，包括：

获取模块301，用于确定目标硬件设计，并获取所述目标硬件设计的寄存器规范和测试序列规范；

生成模块302，用于基于所述寄存器规范生成所述目标硬件设计的寄存器模型，基于所述测试序列规范生成所述目标硬件设计的测试序列；

控制模块303，用于利用所述测试序列控制所述寄存器模型，以对所述目标硬件设计进行验证。

本申请实施例提供的硬件设计验证装置，对传统的验证平台进行改进，增加寄存器规范和测试序列规范，实现自动生成寄存器模型和测试序列，自动实现寄存器的约束和寄存器模型的随机化设置，提高了硬件设计验证效率。

在上述实施例的基础上，作为一种优选实施方式，所述寄存器规范包括寄存器名称、寄存器位宽、寄存器合法字段值、字段存取方式、复位值、是否支持随机化中任一项或任几项的组合。

在上述实施例的基础上，作为一种优选实施方式，基于状态机表示所述测试序列规范，所述状态机中的每个状态表示所述目标硬件设计中的功能块，所述状态中包含相关寄存器变成序列。

在上述实施例的基础上，作为一种优选实施方式，通过有向无环图实现所述状态机。

在上述实施例的基础上，作为一种优选实施方式，所述控制模块303具体为在测试层建立所述测试序列与所述寄存器模型的链接，以利用所述测试序列控制所述寄存器模型中寄存器的读写操作和顺序，以对所述目标硬件设计进行验证的模块。

在上述实施例的基础上，作为一种优选实施方式，还包括：

确定模块，用于确定所述目标硬件设计的验证环境对应的验证等级；

选择模块，用于基于所述验证等级选择对应层次的测试序列。

在上述实施例的基础上，作为一种优选实施方式，还包括：

配置模块，用于在配置数据库中配置所述目标硬件设计对应的配置对象，以配置所述寄存器模型中不同寄存器之间的约束。

关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。

基于上述程序模块的硬件实现，且为了实现本申请实施例的方法，本申请实施例还提供了一种电子设备，图4为根据一示例性实施例示出的一种电子设备的结构图，如图4所示，电子设备包括：

通信接口1，能够与其它设备比如网络设备等进行信息交互；

处理器2，与通信接口1连接，以实现与其它设备进行信息交互，用于运行计算机程序时，执行上述一个或多个技术方案提供的硬件设计验证方法。而所述计算机程序存储在存储器3上。

当然，实际应用时，电子设备中的各个组件通过总线系统4耦合在一起。可理解，总线系统4用于实现这些组件之间的连接通信。总线系统4除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图4中将各种总线都标为总线系统4。

本申请实施例中的存储器3用于存储各种类型的数据以支持电子设备的操作。这些数据的示例包括：用于在电子设备上操作的任何计算机程序。

可以理解，存储器3可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，Programmable Read-Only Memory)、可擦除可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only Memory)、磁性随机存取存储器(FRAM，ferromagnetic random access memory)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(RAM，Random AccessMemory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(SRAM，Static Random Access Memory)、同步静态随机存取存储器(SSRAM，Synchronous Static Random Access Memory)、动态随机存取存储器(DRAM，Dynamic Random Access Memory)、同步动态随机存取存储器(SDRAM，SynchronousDynamic Random Access Memory)、双倍数据速率同步动态随机存取存储器(DDRSDRAM，Double Data Rate Synchronous Dynamic Random Access Memory)、增强型同步动态随机存取存储器(ESDRAM，Enhanced Synchronous Dynamic Random Access Memory)、同步连接动态随机存取存储器(SLDRAM，SyncLink Dynamic Random Access Memory)、直接内存总线随机存取存储器(DRRAM，Direct Rambus Random Access Memory)。本申请实施例描述的存储器3旨在包括但不限于这些和任意其它适合类型的存储器。

上述本申请实施例揭示的方法可以应用于处理器2中，或者由处理器2实现。处理器2可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器2中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器2可以是通用处理器、DSP，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器2可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器3，处理器2读取存储器3中的程序，结合其硬件完成前述方法的步骤。

处理器2执行所述程序时实现本申请实施例的各个方法中的相应流程，为了简洁，在此不再赘述。

在示例性实施例中，本申请实施例还提供了一种存储介质，即计算机存储介质，具体为计算机可读存储介质，例如包括存储计算机程序的存储器3，上述计算机程序可由处理器2执行，以完成前述方法所述步骤。计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、Flash Memory、磁表面存储器、光盘、或CD-ROM等存储器。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台电子设备(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种硬件设计验证方法，其特征在于，包括：

确定目标硬件设计，并获取所述目标硬件设计的寄存器规范和测试序列规范；

基于所述寄存器规范生成所述目标硬件设计的寄存器模型，基于所述测试序列规范生成所述目标硬件设计的测试序列；

利用所述测试序列控制所述寄存器模型，以对所述目标硬件设计进行验证。

2.根据权利要求1所述硬件设计验证方法，其特征在于，所述寄存器规范包括寄存器名称、寄存器位宽、寄存器合法字段值、字段存取方式、复位值、是否支持随机化中任一项或任几项的组合。

3.根据权利要求1所述硬件设计验证方法，其特征在于，基于状态机表示所述测试序列规范，所述状态机中的每个状态表示所述目标硬件设计中的功能块，所述状态中包含相关寄存器变成序列。

4.根据权利要求3所述硬件设计验证方法，

其特征在于，通过有向无环图实现所述状态机。

5.根据权利要求1所述硬件设计验证方法，其特征在于，所述利用所述测试序列控制所述寄存器模型，包括：

在测试层建立所述测试序列与所述寄存器模型的链接，以利用所述测试序列控制所述寄存器模型中寄存器的读写操作和顺序。

6.根据权利要求1所述硬件设计验证方法，其特征在于，所述基于所述测试序列规范生成所述目标硬件设计的测试序列之后，还包括：

确定所述目标硬件设计的验证环境对应的验证等级；

基于所述验证等级选择对应层次的测试序列。

7.根据权利要求1至6中任一项所述硬件设计验证方法，其特征在于，所述利用所述测试序列控制所述寄存器模型之前，还包括：

在配置数据库中配置所述目标硬件设计对应的配置对象，以配置所述寄存器模型中不同寄存器之间的约束。

8.一种硬件设计验证装置，其特征在于，包括：

获取模块，用于确定目标硬件设计，并获取所述目标硬件设计的寄存器规范和测试序列规范；

生成模块，用于基于所述寄存器规范生成所述目标硬件设计的寄存器模型，基于所述测试序列规范生成所述目标硬件设计的测试序列；

控制模块，用于利用所述测试序列控制所述寄存器模型，以对所述目标硬件设计进行验证。

9.一种电子设备，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求1至7任一项所述硬件设计验证方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述硬件设计验证方法的步骤。

Images