JPH067259U - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH067259U
JPH067259U JP4502192U JP4502192U JPH067259U JP H067259 U JPH067259 U JP H067259U JP 4502192 U JP4502192 U JP 4502192U JP 4502192 U JP4502192 U JP 4502192U JP H067259 U JPH067259 U JP H067259U
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
lead
tab
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4502192U
Other languages
Japanese (ja)
Inventor
進 沖川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP4502192U priority Critical patent/JPH067259U/en
Publication of JPH067259U publication Critical patent/JPH067259U/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本考案は、半導体装置の構造を改良すること
により、多ピン構造の小型化及び薄形化にし、しかもリ
フロー時にくラックの発生しない半導体装置を提供す
る。 【構成】 裏面に無機被膜を有する中央部のダイパッド
を、これと連結するダイパッドリードの先端部分を屈曲
せしめて下降に位置せしめたリードフレームにおいて、
インナーリードを短寸に形成し、該インナーリードとT
AB或いはFPCのアウターリードを接合すると共に、
中央部に穴の開いたTAB或いはFPCのインナーリー
ドと前記ダイパッドに固定した半導体素子の電極とをボ
ンディングワイヤで連結せしめ、この様にして構成した
構造体を樹脂モールドしてなる半導体装置を要旨とす
る。
(57) [Summary] [Object] The present invention provides a semiconductor device in which a multi-pin structure is miniaturized and thinned by improving the structure of the semiconductor device, and further, a rack is not generated during reflow. [Structure] In a lead frame in which a central die pad having an inorganic coating on the back surface is bent and the tip end portions of the die pad leads connected thereto are positioned in a descending position,
The inner lead is formed in a short size, and the inner lead and the T
While joining the outer leads of AB or FPC,
A gist of a semiconductor device is one in which an inner lead of a TAB or FPC having a hole in the central portion and an electrode of a semiconductor element fixed to the die pad are connected by a bonding wire, and the structure thus constructed is resin-molded. To do.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、実装作業性に優れた複合リードフレームを用いた半導体装置に関す るものである。 The present invention relates to a semiconductor device using a composite lead frame having excellent mounting workability.

【0002】[0002]

【従来の技術】[Prior art]

一般に樹脂封止半導体装置は、図5に断面で示すように、リードフレーム1の 中央部に半導体チップ2を搭載するためのダイパッド3を有し、Agペーストな どの接合材4で半導体チップ2をダイボンディングした後、該チップ上の電極パ ッド5とリードフレーム1のインナーリード1aとをAu線などのボンディング ワイヤ6で接合して形成された構成体を、パッケージ内に装入し樹脂封止7され て作製される。 この半導体装置はリードフレーム1のアウターリード1bによって基盤9と強 固に接合されるが、その際、アウターリード1bに塗布したはんだ8を熱照射や 加熱して融解するリフロー処理がなされる。 Generally, a resin-sealed semiconductor device has a die pad 3 for mounting a semiconductor chip 2 in a central portion of a lead frame 1 as shown in a cross section in FIG. 5, and the semiconductor chip 2 is bonded with a bonding material 4 such as Ag paste. After die-bonding, the electrode pad 5 on the chip and the inner lead 1a of the lead frame 1 are joined by a bonding wire 6 such as an Au wire. It is stopped and produced. This semiconductor device is firmly bonded to the substrate 9 by the outer leads 1b of the lead frame 1, and at this time, the solder 8 applied to the outer leads 1b is subjected to heat irradiation or reflow treatment for melting by melting.

【0003】 一般に半導体装置の封止樹脂は吸湿性を有するため経時的に水分を吸収し、ま た構成部品に付着している水分もある。この様な含有水分は主に樹脂との界面を 破壊し、その隙間に溜った水分はリフロー加熱によって急激な気化を起こして膨 脹し、樹脂破壊10を生じさせる。一方、潜在的に常温時においては、樹脂と構 成部品、特にダイパッド間でそれぞれの熱膨張差に起因する歪みが発生して界面 に剪断剥離が起きることが分っており、リフロー加熱時にこの剥離した間隙部分 に発生する水蒸気が剥離を助長する。特に応力集中が起きやすいダイパッドの端 部では剥離が大きく、蒸気圧の作用と相俟って図に示すようなクラック10が発 生する。Generally, the sealing resin of a semiconductor device has a hygroscopic property, so that it absorbs moisture over time, and some of the moisture adheres to the constituent parts. Such water content mainly destroys the interface with the resin, and the water accumulated in the gap causes rapid vaporization and expansion due to reflow heating, and causes resin destruction 10. On the other hand, potentially at room temperature, it has been known that strain due to the difference in thermal expansion between the resin and component parts, especially the die pad, causes shear peeling at the interface, and this occurs during reflow heating. Water vapor generated in the separated gap promotes separation. In particular, peeling is large at the end of the die pad where stress concentration is likely to occur, and in combination with the action of vapor pressure, cracks 10 as shown in the figure occur.

【0004】 そのため半導体装置の封止性能を低下して信頼性を損なうことになるので、半 導体装置の出荷に際して防湿のための特別梱包を行ったり、基盤実装時間を短時 間にすることを要請したり、更には基盤実装前に吸湿品の空焼きを実施するなど の対策がとられるが、これらの方法には極めて手数が掛ると共に需要先での対応 が必要となって好ましくない。As a result, the sealing performance of the semiconductor device is deteriorated and the reliability is impaired. Therefore, it is necessary to specially package the semiconductor device for moisture prevention at the time of shipment or to shorten the board mounting time. Countermeasures may be taken, such as making a request, or baking the hygroscopic product before mounting it on the board. However, these methods are extremely troublesome and need to be dealt with by the customer.

【0005】 近年、半導体デバイスの高集積、高機能化に伴って、リードは益々多ピン化し より高精度のファインピッチ化が求められている。従来、ボンディングワイヤを 用いて半導体チップと接続するリードフレームは、その加工法や材質等からファ インピッチ化には限界があったが、TAB(Tape Automated Bonding)テープやF PC(Flex Printed Curcuit)テープは多ピンに対する有効技術として最近多用さ れるようになっており、特にリードフレームと一体に接続している複合リードフ レームはPCB(Printed Curcuit Board) 実装作業の容易さから次第に注目され ている。例えば図4に示したように、リードフレーム1のインナーリード1aに TABテープ11のアウターリード11bを接合し、デバイスホール部分に接合 した半導体チップ2の電極パッド5とTABテープ11のインナーリード11a とをボンディングワイヤ6で連結した構成で樹脂封止した半導体装置が知られて いるが、TABテープの使用により多ピン構造に成し得るものの、落差のある半 導体チップ2とTABのインナーリード11aとを接続する場合、或いは樹脂封 止時に、ボンディングワイヤ6が弛みを生じ、或いはスプリングバックに起因し て変形し、半導体チップ2のエッジ部に接触9することがある。その結果ショー トを起しトラブルの原因となる。このことは最近のパッケージ動向に見られる多 ピン化を狙う程発生チャンスは多くなる。In recent years, with the high integration and high functionality of semiconductor devices, the number of leads in the leads is increasing more and more, and higher precision and fine pitch are required. Conventionally, lead frames that are connected to semiconductor chips using bonding wires have been limited in fine pitch due to the processing method and materials used. However, TAB (Tape Automated Bonding) tape and FPC (Flex Printed Curcuit) tape are available. Recently, it has been widely used as an effective technique for a large number of pins, and in particular, a composite lead frame integrally connected to a lead frame is gradually attracting attention due to the ease of work for mounting a PCB (Printed Curcuit Board). For example, as shown in FIG. 4, the outer lead 11b of the TAB tape 11 is joined to the inner lead 1a of the lead frame 1, and the electrode pad 5 of the semiconductor chip 2 and the inner lead 11a of the TAB tape 11 are joined to the device holes. There is known a semiconductor device in which a resin is sealed with a bonding wire 6 connected to each other. However, although a multi-pin structure can be formed by using a TAB tape, a semiconductor chip 2 with a drop and an inner lead 11a of the TAB are formed. There is a case where the bonding wire 6 is loosened or is deformed due to springback when connecting with each other or when the resin is sealed, and the edge 9 of the semiconductor chip 2 contacts 9. As a result, it causes a short and causes trouble. This is more likely to occur as we aim to increase the number of pins seen in recent package trends.

【0006】 一方、半導体素子も一層の高機能化が図られており、これに伴って半導体装置 もますます小型化及び薄形化の方向に移行している。しかし、特に多ピン構造の ものを小形化するには、従来のようなリードフレームを使用するのでは極めて困 難である。また、薄形化を追及すれば封止樹脂の厚さを縮小することになり、前 記したようなリフロー・クラックが起こり易くなるという問題がある。[0006] On the other hand, semiconductor elements have been further enhanced in functionality, and along with this, semiconductor devices have been moving toward further miniaturization and thinning. However, it is extremely difficult to use a conventional lead frame in order to miniaturize a multi-pin structure. In addition, if the reduction in thickness is pursued, the thickness of the sealing resin will be reduced, and there is a problem that the reflow crack as described above easily occurs.

【0007】[0007]

【考案が解決しようとする課題】 本考案は、この様な現状の推移に対する問題点を解消すべく、半導体装置の構 造を改良することにより、多ピン構造の小型化及び薄形化にし、しかもリフロー 時にくラックの発生しない半導体装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention improves the structure of a semiconductor device in order to solve the above problems of the current transition, thereby making the multi-pin structure smaller and thinner. Moreover, it is an object of the present invention to provide a semiconductor device in which a rack is not generated during reflow.

【0008】[0008]

【課題を解決するための手段】[Means for Solving the Problems]

上記目的を達成するために本考案は、裏面に無機被膜を有する中央部のダイパ ッドを、これと連結するダイパッドリードの先端部分を屈曲せしめて下降に位置 せしめたリードフレームにおいて、インナーリードを短寸に形成し、該インナー リードとTAB或いはFPCのアウターリードを接合すると共に、TAB或いは FPCのインナーリードと前記ダイパッドに固定した半導体素子の電極とをボン ディングワイヤで連結せしめ、この様にして構成した構造体を樹脂モールドして なる半導体装置を要旨とする。 In order to achieve the above-mentioned object, according to the present invention, in a lead frame in which a central die pad having an inorganic coating on the back surface is bent and the tip portions of the die pad leads connected to the central die pad are positioned in the descending position, It is formed in a short size, and the inner lead and the outer lead of the TAB or FPC are joined together, and the inner lead of the TAB or FPC and the electrode of the semiconductor element fixed to the die pad are connected by a bonding wire. The gist is a semiconductor device obtained by resin-molding the constructed structure.

【0009】 以下に本考案を図に示す実施例に基づいて詳細に説明する。 図1は、本考案に使用するリードフレーム12の一例を示すものであって、中 央部にダイパッドリード13で連結支持されたダイパッド14を有すると共に、 ダム部材15で連結されているアウターリード12bおよびインナーリード12 aとで構成されるているが、このインナーリード12aは、ダム部材15より僅 かに延長させた短寸に形成する。半導体チップ近傍までインナーリードを延長さ せる構成にすることは、多ピン化になるに従いその先端部分がより密集化される ため微細リードとなり、これを正確に加工するのが難しくなる。従って本考案で はインナーリードの先端部分を切欠いて短寸とし、点線で示した位置にTABテ ープ或いはFPCテープ11(以下この両方をTABテープと略称する。)を配 置して、この短寸インナーリード12aとTABテープ11のアウターリード1 1bとを接合した複合リードフレームとする。TABテープのリードは、絶縁フ ィルム上にレジストパターンに従ってメッキする方法(2層TAB)や、Cu箔 を絶縁フィルム上に貼着テープで貼り合わせた後エッチングする方法(3層TA B)により形成されるため、所望ピン数にファインピッチ化されたリードとする ことが可能となる。The present invention will be described in detail below based on the embodiments shown in the drawings. FIG. 1 shows an example of a lead frame 12 used in the present invention, which has a die pad 14 connected and supported by a die pad lead 13 at a central portion thereof and an outer lead 12b connected by a dam member 15. And the inner lead 12a, the inner lead 12a is formed in a short length slightly extending from the dam member 15. When the inner leads are extended to the vicinity of the semiconductor chip, the tips become more densely packed as the number of pins increases, which results in fine leads, which makes it difficult to accurately process the leads. Therefore, in the present invention, the inner lead ends are cut out to be short, and the TAB tape or the FPC tape 11 (both abbreviated as TAB tapes hereinafter) is arranged at the position shown by the dotted line. A composite lead frame is formed by joining the short inner lead 12a and the outer lead 11b of the TAB tape 11. The lead of the TAB tape is formed by a method of plating the insulating film according to the resist pattern (two-layer TAB) or a method of bonding the Cu foil on the insulating film with an adhesive tape and then etching (three-layer TAB). As a result, it is possible to obtain leads having a fine pitch with a desired number of pins.

【0010】 また本考案においては、図2の半導体装置を示すように、ダイパッド14の位 置を、これと連設しているダイパドリード13の先端部分を屈曲することによっ て降下させて、低位置に調整する。このような低位置にしたダイパッド14には 半導体チップ2が接合固定されるが、半導体チップ2の表面位置も所望の低位に 維持することがでる。従って、リードフレームの短寸各インナーリード12aと 接合し、且つ支持されるTABテープ11も、半導体チップ2の表面位置と大き なレベル差がなく、例えばほぼ同レベルにすることができるためTABテープ1 1のインナーリード11aと半導体チップ2の電極パッド5とを殆ど落差なくボ ンディングワイヤ6で連結することができる。なお、上記TABテープ11はそ の中央部の樹脂を除去した穴開き形とし、封止樹脂の流動バランスをとりやすく している。 このように構成することにより、ボンディングワイヤ6を接続する場合、或い は樹脂封止時における半導体チップ2エッジ部へのボンディングワイヤ6の接触 を防ぐことと共に樹脂封止7後の構成を薄形にできる。Further, according to the present invention, as shown in the semiconductor device of FIG. 2, the position of the die pad 14 is lowered by bending the tip portion of the die pad lead 13 connected to the die pad 14 to lower the position. Adjust to position. The semiconductor chip 2 is bonded and fixed to the die pad 14 in such a low position, but the surface position of the semiconductor chip 2 can be maintained at a desired low position. Therefore, the TAB tape 11 joined to and supported by the short inner leads 12a of the lead frame does not have a large level difference from the surface position of the semiconductor chip 2, and can be made to have substantially the same level, for example. The inner lead 11a of 11 and the electrode pad 5 of the semiconductor chip 2 can be connected by the bonding wire 6 with almost no drop. The TAB tape 11 is of a perforated type in which the resin in the central portion is removed to facilitate the flow balance of the sealing resin. With this configuration, when the bonding wire 6 is connected or when the resin is sealed, the bonding wire 6 is prevented from coming into contact with the edge portion of the semiconductor chip 2 and the structure after the resin sealing 7 is thin. You can

【0011】 図3は本考案の他の例を示すものであって、リードフレームの短寸インナーリ ード12aの下側にTABテープ11のインナーリード11aを接合支持した構 造であり(その他の部分は図2の装置と同様であるため説明を省略する。)、特 にFPCテープを用いる場合に制作しやすい構造となっている。FIG. 3 shows another example of the present invention, which has a structure in which the inner lead 11a of the TAB tape 11 is joined and supported below the short inner lead 12a of the lead frame (other The description is omitted because the part is the same as the device of FIG. 2). Especially, the structure is easy to produce when using the FPC tape.

【0012】 さらに、本考案ではダイパッド14の裏面に無機被膜16を被覆する。この無 機被膜は封止樹脂7との密着性が極めて良好であるため、両者が強固に接合し、 接着強度の大きい界面とすることができて、水分を吸着しても接着界面の剥離や リフロークラックの発生を防ぐことができる。また、この様な作用は封止樹脂の 薄形及び小型化に役立つ。 無機物としては、Al、Al酸化物(Alx y )、Si酸化物(Six y )、Si窒化物(Six y )、Ti或いはTi酸化物(Tix y )、Cr酸 化物(Crx y )等であり、これらを溶射、イオンプレーティング、プラズマ CVD、スパッタリング等のドライコーティング法により一層或いは複数層に被 覆する。Al,Si,Ti,Cr等の酸化物(一部窒化物)を用いるのは耐蝕性 および耐熱性に優れ、しかも、封止樹脂との密着性が極めて良好であるからであ る。また、AlやTiは被覆後大気中に露されると酸化(Al2 3 ,TiO2 )し、上記と同様の効果を奏する。上記酸化物の他にCr2 3 ,ZrO,Ce O2 ,ThO2 ,MgO,BeO等を用いてもよく、また窒化物としてZrN, HfN,VN,CrN,AlN,BN等の皮膜も適用可能とする。尚、ダイパッ ドには、無機被覆する前の工程で予めこれらの表面をダル加工しておくことが好 ましい。すなわち表面を粗面にすることにより、封止樹脂との接着性或いは無機 被膜の接合力を向上させることができる。この粗面形成は、例えば粗面にする必 要のない部分をマスキングし、必要部分をエッチング等の手段で部分的に行うこ とも可能である。Further, in the present invention, the back surface of the die pad 14 is coated with the inorganic coating 16. Since this inorganic coating has extremely good adhesion to the sealing resin 7, both can be firmly bonded to form an interface with high adhesive strength, and even if moisture is adsorbed, the adhesive interface can be peeled off or peeled off. The occurrence of reflow cracks can be prevented. Further, such an action is useful for thinning and miniaturizing the sealing resin. The inorganic material, Al, Al oxide (Al x O y), Si oxide (Si x O y), Si nitride (Si x N y), Ti or Ti oxides (Ti x O y), Cr acid Compounds (Cr x O y ) and the like, which are covered in a single layer or a plurality of layers by a dry coating method such as thermal spraying, ion plating, plasma CVD, and sputtering. The reason for using an oxide (partially a nitride) of Al, Si, Ti, Cr or the like is that it has excellent corrosion resistance and heat resistance, and that it has extremely good adhesion to the sealing resin. Further, Al and Ti are oxidized (Al 2 O 3 , TiO 2 ) when exposed to the air after coating, and the same effect as described above is obtained. In addition to the above oxides, Cr 2 O 3 , ZrO, CeO 2 , ThO 2 , MgO, BeO, etc. may be used, and a film of ZrN, HfN, VN, CrN, AlN, BN, etc. as a nitride is also applied. It is possible. In addition, it is preferable that the surface of the die pad is dull-processed in advance in a step before the inorganic coating. That is, by roughening the surface, the adhesiveness with the sealing resin or the bonding force of the inorganic coating can be improved. This rough surface formation can be performed, for example, by masking a portion that does not need to be roughened and partially performing a necessary portion by etching or the like.

【0013】 このように本考案によれば、現状で例えば20×20mmのボディサイズの場合 に144ピン、また40×40mmの場合で132ピン程度が最大とされているの に対し、それぞれ265、520ピン程度までピン数を著しく増大することが可 能となり、従って、装置の構造と相俟って従来製品に比して極めて薄形化、小型 化が達成できる。As described above, according to the present invention, 144 pins are currently the maximum in the case of a body size of 20 × 20 mm, and 132 pins are the maximum in the case of 40 × 40 mm, while 265 and 265, respectively. It is possible to significantly increase the number of pins up to about 520 pins. Therefore, in combination with the structure of the device, it is possible to achieve extremely thin and small size compared to the conventional products.

【0014】[0014]

【考案の効果】[Effect of device]

以上のように本考案は、短寸インナーリードを有するリードフレームとTAB 或いはFPCテープとを組み合わせた高集積多ピン化に適する複合リードフレー ムを用い、しかも、裏面に無機被膜を被覆たダイパッドを低位置に支持する構成 としたため、ボンディングワイヤーが半導体チップのエッジ部分と接触するのを 防止し、且つ薄形化、小形化するのに極めて有効な構造とし、封止樹脂との接合 強度を向上し耐リフロー化を達成し得る信頼性の高い半導体装置を安定して提供 できる。 As described above, the present invention uses the composite lead frame that is suitable for high integration and multi-pinization by combining the lead frame having the short inner leads and the TAB or FPC tape, and further, the die pad whose back surface is covered with the inorganic film is used. Since the structure is supported at a low position, the bonding wire is prevented from contacting the edge of the semiconductor chip, and the structure is extremely effective for thinning and downsizing, improving the bonding strength with the sealing resin. Therefore, it is possible to stably provide a highly reliable semiconductor device that can achieve resistance to reflow.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案に使用するリードフレームの一例を示す
平面説明図。
FIG. 1 is an explanatory plan view showing an example of a lead frame used in the present invention.

【図2】本考案の半導体装置を示す断面説明図。FIG. 2 is an explanatory sectional view showing a semiconductor device of the present invention.

【図3】本考案の他の半導体装置を示す断面説明図。FIG. 3 is an explanatory sectional view showing another semiconductor device of the present invention.

【図4】従来の半導体装置を示す断面説明図。FIG. 4 is an explanatory cross-sectional view showing a conventional semiconductor device.

【図5】従来の他の例の半導体装置を示す断面説明図。FIG. 5 is an explanatory cross-sectional view showing another conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1,12:リードフレーム 1a,12a:インナーリード 1b,12b:アウターリード 2:半導体チップ 3,14:ダイパッド 7:樹脂封止 10:クラック 11:TABテープ 11a:インナーリード(TAB) 11b:アウターリード(TAB) 13:ダイパッドリード 15:ダム部材 16:無機被膜 1, 12: Lead frame 1a, 12a: Inner lead 1b, 12b: Outer lead 2: Semiconductor chip 3, 14: Die pad 7: Resin sealing 10: Crack 11: TAB tape 11a: Inner lead (TAB) 11b: Outer lead (TAB) 13: Die pad lead 15: Dam member 16: Inorganic coating

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 裏面に無機被膜を有する中央部のダイパ
ッドを、これと連結するダイパッドリードの先端部分を
屈曲せしめて下降に位置せしめたリードフレームにおい
て、インナーリードを短寸に形成し、該インナーリード
とTAB或いはFPCのアウターリードを接合すると共
に、TAB或いはFPCのインナーリードと前記ダイパ
ッドに固定した半導体素子の電極とをボンディングワイ
ヤで連結せしめ、このようにして構成した構造体を樹脂
モールドしてなることを特徴とする半導体装置。
1. A lead frame in which a central die pad having an inorganic coating on the back surface is bent and the tip end portion of a die pad lead connected to the central die pad is bent to be positioned downward. The leads are joined to the outer leads of the TAB or FPC, and the inner leads of the TAB or FPC are connected to the electrodes of the semiconductor element fixed to the die pad by bonding wires, and the structure thus constructed is resin-molded. A semiconductor device comprising:
JP4502192U 1992-06-29 1992-06-29 Semiconductor device Withdrawn JPH067259U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4502192U JPH067259U (en) 1992-06-29 1992-06-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4502192U JPH067259U (en) 1992-06-29 1992-06-29 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH067259U true JPH067259U (en) 1994-01-28

Family

ID=12707689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4502192U Withdrawn JPH067259U (en) 1992-06-29 1992-06-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH067259U (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722676U (en) * 1993-10-05 1995-04-25 大日本除虫菊株式会社 Mosquito coil incense stick
JP2012074511A (en) * 2010-09-28 2012-04-12 Shindengen Electric Mfg Co Ltd Resin sealing type semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722676U (en) * 1993-10-05 1995-04-25 大日本除虫菊株式会社 Mosquito coil incense stick
JP2012074511A (en) * 2010-09-28 2012-04-12 Shindengen Electric Mfg Co Ltd Resin sealing type semiconductor device

Similar Documents

Publication Publication Date Title
US7473584B1 (en) Method for fabricating a fan-in leadframe semiconductor package
JPS6231819B2 (en)
EP1440470B1 (en) Method of wire bonding a microelectronic die
JPH09307050A (en) Lead frame and semiconductor device using it
JPH0158864B2 (en)
JPS6050343B2 (en) Lead frame for semiconductor device manufacturing
JPH07211852A (en) Lead frame, semiconductor device using lead frame and its manufacture
JPH067259U (en) Semiconductor device
JPH02246359A (en) Semiconductor device
JPH05275598A (en) Semiconductor device
JPH0590465A (en) Semiconductor device
JPH0613516A (en) Manufacture of leadframe
JPH053280A (en) Semiconductor device
JPS611042A (en) Semiconductor device
JP2001077266A (en) Manufacture of resin sealed semiconductor device
JPH0758273A (en) Lead frame and semiconductor device using same
JPH1116939A (en) Semiconductor device and manufacture thereof
JPH02144946A (en) Semiconductor device
JP3304447B2 (en) Substrate for mounting electronic components
JP2927066B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP3262245B2 (en) High voltage semiconductor rectifier
JP2596387B2 (en) Resin-sealed semiconductor device
JPS6242549A (en) Package for electronic part and manufacture thereof
JPH0817997A (en) Manufacture of semiconductor device wiring board
JP2883065B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19961003