JPH0669743A - 増幅器の利得制御回路 - Google Patents

Abstract

(57)【要約】 【目的】本発明はコンプレッサ回路あるいはエキスパン
ダ回路等に使用される利得制御回路において、電源電圧
の低電圧化を図りながら、充分なダイナミックレンジを
確保することを目的とする。 【構成】利得制御回路６はＰＮＰトランジスタＴr13 ，
Ｔr14 から構成されて定電流源４ｈで活性化される差動
回路７ａと、ＰＮＰトランジスタＴr17 ，Ｔr18から構
成されて整流回路２の出力信号に基づく活性化電流Ｉre
ctで活性化される差動回路７ｂと、ＮＰＮトランジスタ
Ｔr20 ，Ｔr21 で構成されて活性化電流Ｉrectで活性化
されるカレントミラー回路８とで構成され、オペアンプ
回路１ａの出力信号Ｖout 若しくは入力信号Ｖinが入力
信号Ｖa として差動回路７ａに入力され、差動回路７ａ
の反転出力信号が差動回路７ｂに入力され、差動回路７
ｂの非反転出力信号がカレントミラー回路８を介して出
力電圧ＶG として出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は携帯用電子機器で使用
される増幅器の利得を制御する利得制御回路に関するも
のである。

【０００２】コードレス電話等の携帯用電子機器では小
型軽量化とともに電源電圧の低電圧化が進んでいる。そ
のため、このような携帯用電子機器で使用される増幅器
の利得制御回路でも低電源電圧で確実に動作することが
要求されるようになっている。

【０００３】

【従来の技術】親機と子機とから構成されるコードレス
電話では、送信信号を圧縮して出力するためのコンプレ
ッサ回路と、受信信号を伸長するエキスパンダ回路とが
親機と子機にそれぞれ備えられている。

【０００４】前記コンプレッサ回路の一例を図６に従っ
て説明すると、オペアンプ回路１ａの出力信号Ｖout は
整流回路２で全波整流されてその出力電流Ｉrectは利得
制御回路３に入力される。

【０００５】前記利得制御回路３は前記オペアンプ回路
１ａの出力信号Ｖout が入力信号Ｖa として入力され、
同入力信号Ｖa と前記整流回路２の出力電流Ｉrectとに
基づいて出力電流ＩG を前記オペアンプ回路１ａに帰還
電流として出力する。

【０００６】また、エキスパンダ回路（図示しない）で
は入力信号Ｖinを整流回路２及び利得制御回路３に入力
され、同利得制御回路３は整流回路２と入力信号Ｖinと
に基づく出力電流Ｉrectとに基づいて出力電流ＩG を前
記オペアンプ回路１ａに入力電流として出力する。

【０００７】そして、前記コンプレッサ回路ではオペア
ンプ回路１ａに入力される基準レベルと入力信号Ｖinと
のレベル差を圧縮するように動作する。また、前記エキ
スパンダ回路はオペアンプ回路に入力される基準レベル
と入力信号のレベル差を伸長して出力する。

【０００８】従って、利得制御回路３の出力電流ＩG を
増加あるいは減少させることにより、オペアンプ回路１
ａの利得が増減される。前記利得制御回路３の第一の従
来例を図７に従って説明すると、前記入力信号Ｖa は抵
抗Ｒ１を介してＮＰＮトランジスタＴr1のベースに入力
され、同トランジスタＴr1のベースは同トランジスタＴ
r1のコレクタに接続されている。

【０００９】前記トランジスタＴr1のコレクタには電流
源４ａからコレクタ電流ＩB が供給され、同トランジス
タＴr1のコレクタはオペアンプ回路１ｂのマイナス側入
力端子に接続されている。

【００１０】前記オペアンプ回路１ｂのプラス側入力端
子にはバイアス電圧として１／２Ｖccが供給されてい
る。前記オペアンプ回路１ｂの出力信号Ｖ１は前記トラ
ンジスタＴr1とともに差動回路を構成するＮＰＮトラン
ジスタＴr2のベースに入力され、前記トランジスタＴr2
のコレクタは電源Ｖccに接続されている。

【００１１】そして、前記トランジスタＴr1，Ｔr2のエ
ミッタは電流源４ｂを介してグランドＧＮＤに接続さ
れ、同電流源４ｂは前記電流源４ａに流れる電流ＩB の
２倍の電流２ＩB を流し得るように設定されている。

【００１２】上記のように、差動回路を構成するトラン
ジスタＴr1，Ｔr2及びオペアンプ回路１ｂから出力信号
Ｖ１を出力する第一のアンプ５ａが構成される。そし
て、図８に示すように前記入力信号Ｖa がＶcc／２より
低いレベルにある状態ではトランジスタＴr1がオフされ
るとともに、トランジスタＴr2がオンされて出力信号Ｖ
１が電源Ｖccレベルとなる。また、前記入力信号Ｖa が
Ｖcc／２より高いレベルにある状態ではトランジスタＴ
r1がオンされるとともに、トランジスタＴr2がオフされ
て出力信号Ｖ１がグランドＧＮＤレベルとなる。

【００１３】前記第一のアンプ５ａの出力信号Ｖ１はカ
レントミラー回路による第二のアンプ５ｂのＮＰＮトラ
ンジスタＴr3のベースに入力される。前記トランジスタ
Ｔr3のコレクタは出力端子Ｔo が接続されるとともに、
ＰＮＰトランジスタＴr5のコレクタに接続され、同トラ
ンジスタＴr5のエミッタは電源Ｖccに接続されている。

【００１４】前記トランジスタＴr5のベースはＰＮＰト
ランジスタＴr6のベースに接続され、同トランジスタＴ
r6のエミッタは電源Ｖccに接続されている。前記トラン
ジスタＴr6のコレクタは同トランジスタＴr6のベース及
びＮＰＮトランジスタＴr4のコレクタに接続され、同ト
ランジスタＴr4のベースにはＶcc／２のバイアス電圧が
供給されている。

【００１５】前記トランジスタＴr3，Ｔr4のエミッタは
電流源４ｃを介してグランドＧＮＤに接続されている。
そして、前記電流源４ｃはカレントミラー回路で構成さ
れて前記整流回路２の出力電流に基づく活性化電流Ｉre
ctを流し得るように構成されている。

【００１６】このように構成された第二のアンプ５ｂで
は、図９に示すように入力信号Ｖ１がＶcc／２より低い
レベルにある状態ではトランジスタＴr3がオフされると
ともにトランジスタＴr4がオンされる。従って、出力端
子Ｔo から出力される出力電圧ＶG は電源Ｖccレベルと
なる。

【００１７】また、入力信号Ｖ１がＶcc／２となると、
出力電圧ＶG は前記バイアス電圧Ｖcc／２からトランジ
スタＴr3のベース・エミッタ間電圧降下分低下した電位
まで低下する。

【００１８】そして、入力信号Ｖ１がＶcc／２より上昇
するにつれて出力電圧ＶG が上昇する。従って、第一及
び第二のアンプ５ａ，５ｂを総合した入出力特性は、図
１０に示すように入力信号Ｖa がグランドＧＮＤレベル
からＶcc／２レベルまでの間では、前記第二のアンプ５
ｂの入力電圧Ｖ１がＶccレベルであるときの出力電圧Ｖ
G となる。

【００１９】また、入力信号Ｖa がＶcc／２レベルを越
えると、出力電圧ＶG はＶccレベルとなる。この結果、
出力電圧ＶG のダイナミックレンジは比較的狭いという
問題点がある。

【００２０】そこで、ダイナミックレンジを拡大するた
めに図１１に示す利得制御回路３が提案されている。す
なわち、この利得制御回路３はオペアンプ回路１ｂ及び
トランジスタＴr4に入力するバイアス電圧を前記トラン
ジスタＴr3のベース・エミッタ間電圧降下ＶBEの２倍、
つまり２ＶBEに設定した点を除いて前記第一の従来例と
同様な第一及び第二のアンプ５ｃ，５ｄで構成されてい
る。

【００２１】このような構成では第一のアンプ５ｃの入
出力特性は、図１２に示すように前記第一の従来例の第
一のアンプ５ａと同様である。第二のアンプ５ｄの入出
力特性は、図１３に示すように入力信号Ｖ１がＶcc／２
より低いレベルにある状態ではトランジスタＴr3がオフ
されるとともにトランジスタＴr4がオンされる。従っ
て、出力端子Ｔo から出力される出力電圧ＶG は電源Ｖ
ccレベルとなる。

【００２２】また、入力信号Ｖ１がＶcc／２となると、
出力電圧ＶG は前記バイアス電圧２ＶBEからトランジス
タＴr3のベース・エミッタ間電圧降下ＶBEだけ低下した
電位まで低下する。

【００２３】そして、入力信号Ｖ１がＶcc／２より上昇
するにつれて出力電圧ＶG が上昇する。従って、第一及
び第二のアンプ５ｃ，５ｄを総合した入出力特性は、図
１４に示すように入力信号Ｖa がグランドＧＮＤレベル
からＶcc／２レベルまでの間では、前記第二のアンプ５
ｄの入力電圧Ｖ１がＶccレベルであるときの出力電圧Ｖ
G となる。

【００２４】また、入力信号Ｖa がＶcc／２レベルを越
えると、出力電圧ＶG はＶccレベルとなる。以上のよう
に、上記第一及び第二の従来例では第一のアンプ５ａ，
５ｃ及び第二のアンプ５ｂ，５ｄの入力段トランジスタ
がＮＰＮトランジスタで構成される。

【００２５】従って、出力信号ＶG のダイナミックレン
ジの上限は電源Ｖccで規定され、下限はバイアス電圧に
規定されて電源ＶccとグランドＧＮＤレベルとの中間レ
ベル付近となる。

【００２６】この結果、充分なダイナミックレンジを確
保するためには電源Ｖccを充分に高くする必要があり、
電源Ｖccを低電圧化するとダイナミックレンジが狭くな
る。次に、図１５に従って第三の従来例を説明すると、
この従来例は前記第一の従来例のＮＰＮトランジスタと
ＰＮＰトランジスタとを入れ換えて電源Ｖccの低電圧化
を図り得るように構成したものである。

【００２７】すなわち、入力信号Ｖa は抵抗Ｒ２を介し
てＰＮＰトランジスタＴr7のベースに入力され、同トラ
ンジスタＴr7のコレクタはベースに接続されるととも
に、コレクタ電流ＩB を流す電流源４ｅを介してグラン
ドＧＮＤに接続されている。

【００２８】前記トランジスタＴr7のエミッタと、同ト
ランジスタＴr7とともに差動回路を構成するＰＮＰトラ
ンジスタＴr8のエミッタには電源Ｖccから電流源４ｄを
介してコレクタ電流２ＩB が供給されている。

【００２９】前記トランジスタＴr7のコレクタはオペア
ンプ回路１ｃのマイナス側入力端子に接続され、同オペ
アンプ回路１ｃのプラス側入力端子にはバイアス電圧と
してＶcc／２が入力されている。

【００３０】前記トランジスタＴr8のコレクタはグラン
ドＧＮＤに接続され、ベースは前記オペアンプ回路１ｃ
の出力端子に接続されている。そして、差動回路を構成
するトランジスタＴr7，Ｔr8とオペアンプ回路１ｃとで
第一のアンプ５ｅが構成される。

【００３１】前記オペアンプ回路１ｃの出力端子はＰＮ
ＰトランジスタＴr9のベースに接続され、同トランジス
タＴr9のコレクタは出力端子Ｔo 及びＮＰＮトランジス
タＴr11 のコレクタに接続されている。

【００３２】前記トランジスタＴr11 のベースはＮＰＮ
トランジスタＴr12 のベースに接続され、エミッタはグ
ランドＧＮＤに接続されている。前記トランジスタＴr1
2 のエミッタはグランドＧＮＤに接続され、コレクタは
ベースに接続されるとともに、ＰＮＰトランジスタＴr1
0 のコレクタに接続されている。

【００３３】前記トランジスタＴr10 のベースにはバイ
アス電圧としてＶcc／２が供給され、エミッタは前記ト
ランジスタＴr9のエミッタとともに電流源４ｆに接続さ
れ、前記整流回路２の出力電流に基づく活性化電流Ｉre
ctが供給される。

【００３４】そして、前記トランジスタＴr9〜Ｔr12 で
構成されるカレントミラー回路で第二のアンプ５ｆが構
成されている。上記のように構成された利得制御回路３
の第一のアンプ５ｅでは、図１６に示すように前記入力
信号Ｖa が１／２Ｖccより低いレベルにある状態ではト
ランジスタＴr7がオンされるとともに、トランジスタＴ
r8がオフされて出力信号Ｖ１が電源Ｖccレベルとなる。

【００３５】また、前記入力信号Ｖa がＶcc／２より高
いレベルにある状態ではトランジスタＴr7がオフされる
とともに、トランジスタＴr8がオンされて出力信号Ｖ１
がグランドＧＮＤレベルとなる。

【００３６】また、第二のアンプ５ｆでは、図１７に示
すように入力信号Ｖ１がグランドＧＮＤレベルであれ
ば、出力電圧ＶG はグランドＧＮＤからトランジスタＴ
r9のベース・エミッタ間電圧降下ＶBE分上昇した電位と
なる。

【００３７】そして、入力信号Ｖ１がグランドＧＮＤレ
ベルから上昇するにつれて出力電圧ＶG が上昇し、入力
信号Ｖ１がＶcc／２となると、出力電圧ＶG はＶcc／２
よりトランジスタＴr9のベース・エミッタ間電圧降下Ｖ
BE分高いレベルまで上昇する。

【００３８】また、入力信号Ｖ１がＶcc／２を越える
と、トランジスタＴr9がオフされ、出力電圧ＶG はグラ
ンドＧＮＤレベルとなる。このような第一及び第二のア
ンプ５ｅ，５ｆを総合した入出力特性は、図１８に示す
ように入力信号Ｖa がグランドＧＮＤレベルからＶcc／
２レベルまでの間では、出力電圧ＶG はグランドＧＮＤ
レベルとなる。

【００３９】また、入力信号Ｖa がＶcc／２レベルを越
えると、出力電圧ＶG は前記第二のアンプ５ｂの入力電
圧Ｖ１がグランドＧＮＤレベルであるときの出力電圧Ｖ
G となる。

【００４０】

【発明が解決しようとする課題】上記のような第三の従
来例では、出力信号ＶG のダイナミックレンジの上限は
電源Ｖccで規定されることはないため、電源Ｖccの低電
圧化を図るには有利である。

【００４１】ところが、第三の従来例においてもダイナ
ミックレンジが狭く、前記コンプレッサ回路を効率よく
動作させることはできない。従って、上記従来例ではい
ずれの利得制御回路においても電源Ｖccの低電圧化を図
りながら充分なダイナミックレンジを確保することがで
きないという問題点がある。

【００４２】この発明の目的は、信号レベル差を圧縮す
るコンプレッサ回路あるいは信号レベル差を伸長するエ
キスパンダ回路等に使用される利得制御回路において、
電源電圧の低電圧化を図りながら、充分なダイナミック
レンジを確保することにある。

【００４３】

【課題を解決するための手段】図１（ａ），（ｂ）は本
発明の原理説明図である。すなわち、図１（ａ）ではオ
ペアンプ回路１ａの出力信号Ｖout を整流して出力する
整流回路２の出力信号が利得制御回路６に入力され、前
記整流回路２の出力信号と前記オペアンプ回路１ａの出
力信号Ｖout に基づいて前記利得制御回路６で前記オペ
アンプ回路１ａの帰還電流を調整することにより該オペ
アンプ回路１ａの利得が制御される増幅器で、前記利得
制御回路６は一対のＰＮＰトランジスタＴr13 ，Ｔr14
から構成されて定電流源４ｈで活性化される第一の差動
回路７ａと、同じく一対のＰＮＰトランジスタＴr17 ，
Ｔr18 から構成されて前記整流回路２の出力信号に基づ
く活性化電流Ｉrectで活性化される第二の差動回路７ｂ
と、一対のＮＰＮトランジスタＴr20 ，Ｔr21 で構成さ
れて前記整流回路２の出力信号に基づく活性化電流Ｉre
ctで活性化されるカレントミラー回路８とで構成され、
前記オペアンプ回路１ａの出力信号Ｖout が入力信号Ｖ
a として前記第一の差動回路７ａに入力され、前記第一
の差動回路７ａの反転出力信号が前記第二の差動回路７
ｂに入力され、前記第二の差動回路７ｂの非反転出力信
号が前記カレントミラー回路８を介して出力電圧ＶG と
して出力される。

【００４４】図１（ｂ）では入力信号Ｖinを整流して出
力する整流回路２の出力信号が利得制御回路６に入力さ
れ、整流回路２の出力信号と前記入力信号Ｖinに基づい
て前記利得制御回路６でオペアンプ回路１ａの帰還電流
を調整することにより該オペアンプ回路１ａの利得を制
御する増幅器で、利得制御回路６は一対のＰＮＰトラン
ジスタＴr13 ，Ｔr14 から構成されて定電流源４ｈで活
性化される第一の差動回路７ａと、同じく一対のＰＮＰ
トランジスタＴr17 ，Ｔr18 から構成されて前記整流回
路２の出力信号に基づく活性化電流Ｉrectで活性化され
る第二の差動回路７ｂと、一対のＮＰＮトランジスタＴ
r20 ，Ｔr21 で構成されて整流回路２の出力信号に基づ
く活性化電流Ｉrectで活性化されるカレントミラー回路
８とで構成され、入力信号Ｖinが入力信号Ｖa として前
記第一の差動回路７ａに入力され、第一の差動回路７ａ
の反転出力信号が前記第二の差動回路７ｂに入力され、
第二の差動回路７ｂの非反転出力信号がカレントミラー
回路８を介して出力電圧ＶG として出力される。

【００４５】

【作用】入力信号Ｖa に基づいて第一の差動回路７ａの
出力信号は高電位側電源と低電位側電源との間でフルス
イングし、第一の差動回路７ａの出力信号に基づいて第
二の差動回路７ｂを介してカレントミラー回路８から出
力される出力電圧ＶG も高電位側電源と低電位側電源と
の間でフルスイングする。

【００４６】

【実施例】以下、この発明を具体化した一実施例を図２
〜図５に従って説明する。なお、前記実施例と同一構成
部分は同一符号を付して説明する。

【００４７】図２に示すコンプレッサ回路のオペアンプ
回路１ａ、整流回路２の構成は前記従来例と同様であ
る。利得制御回路６は前記オペアンプ回路１ａの出力信
号Ｖout がコンデンサＣを介して入力信号Ｖａとして入
力され、同入力信号Ｖａが抵抗Ｒ３を介してＰＮＰトラ
ンジスタＴr13 のベースに入力されている。

【００４８】前記トランジスタＴr13 のコレクタは同ト
ランジスタＴr13 のベースに接続されるとともに、ＮＰ
ＮトランジスタＴr15 のコレクタに接続され、同トラン
ジスタＴr15 のエミッタはグランドＧＮＤに接続されて
いる。

【００４９】前記トランジスタＴr15 のベースは同トラ
ンジスタＴr15 とともにカレントミラー回路を構成する
ＮＰＮトランジスタＴr16 のベースに接続されている。
前記トランジスタＴr16 のエミッタはグランドＧＮＤに
接続され、コレクタはベースに接続されるとともに、電
源Ｖccから電流源４ｇを介して定電流２ＩB が供給され
る。

【００５０】なお、前記トランジスタＴr16 のサイズは
前記トランジスタＴr15 の２倍のサイズで形成され、同
トランジスタＴr16 にコレクタ電流２ＩB が流れると、
トランジスタＴr15 にはその１／２の定電流ＩB が流れ
る。

【００５１】従って、トランジスタＴr15 は前記トラン
ジスタＴr13 に対する定電流源として動作する。前記ト
ランジスタＴr13 のエミッタは同トランジスタＴr13 と
ともに差動回路を構成するＰＮＰトランジスタＴr14 の
エミッタに接続され、両トランジスタＴr13 ，Ｔr14 の
エミッタには電源Ｖccから電流源４ｈを介してコレクタ
電流２ＩB が供給される。

【００５２】前記トランジスタＴr13 のコレクタはオペ
アンプ回路１ｄのマイナス側入力端子に接続され、同オ
ペアンプ回路１ｄのプラス側入力端子はＶcc／２のバイ
アス電圧が供給されている。

【００５３】前記オペアンプ回路１ｄの出力端子は前記
トランジスタＴr14 のベースに接続されている。そし
て、前記トランジスタＴr13 〜Ｔr16 からなる差動回路
及びカレントミラー回路とオペアンプ回路１ｄとから第
一のアンプ５ｇが構成されている。

【００５４】前記トランジスタＴr14 のベースにはＰＮ
ＰトランジスタＴr17 のベースが接続され、同トランジ
スタＴr17 のコレクタはグランドＧＮＤに接続されてい
る。前記トランジスタＴr17 とともに差動回路を構成す
るＰＮＰトランジスタＴr18 のエミッタは同トランジス
タＴr17 のエミッタに接続され、両トランジスタＴr17
，Ｔr18 のエミッタはＰＮＰトランジスタＴr19 のコ
レクタに接続されている。

【００５５】前記トランジスタＴr19 のエミッタは電源
Ｖccに接続され、ベースには前記整流回路２の出力電流
が供給されている。従って、前記トランジスタＴr19 は
電流源として整流回路２の出力電流に基づく活性化電流
Ｉrectを前記トランジスタＴr17 ，Ｔr18 に供給してい
る。

【００５６】前記トランジスタＴr18 のベースにはバイ
アス電圧としてＶcc／２が供給され、コレクタはＮＰＮ
トランジスタＴr20 のコレクタに接続されている。前記
トランジスタＴr20 のエミッタはグランドＧＮＤに接続
され、ベースは同トランジスタＴr20 のコレクタに接続
されるとともに、同トランジスタＴr20 とともにカレン
トミラー回路を構成するＮＰＮトランジスタＴr21 のベ
ースに接続されている。

【００５７】前記トランジスタＴr21 のエミッタはグラ
ンドＧＮＤに接続され、コレクタはＰＮＰトランジスタ
Ｔr22 のコレクタに接続されている。前記トランジスタ
Ｔr22 のエミッタは電源Ｖccに接続され、ベースには前
記整流回路２の出力電流が供給されている。

【００５８】従って、前記トランジスタＴr22 は電流源
として整流回路２の出力電流に基づく活性化電流Ｉrect
を前記トランジスタＴr21 に供給している。また、前記
トランジスタＴr21 のコレクタから出力信号ＶG が出力
され、前記トランジスタＴr17 〜Ｔr22 からなる差動回
路及びカレントミラー回路により、第二のアンプ５ｈが
構成される。

【００５９】なお、トランジスタＴr21 はトランジスタ
Ｔr20 の２倍のサイズで形成されている。次に、上記の
ように構成された利得制御回路６の作用を図３〜図５に
従って説明する。

【００６０】さて、第一のアンプ５ｇはその入力信号Ｖ
a がグランドＧＮＤレベルからＶcc／２までの間では、
トランジスタＴr13 がオンされるとともにトランジスタ
Ｔr14 がオフされる。

【００６１】すると、トランジスタＴr13 のコレクタ電
位はほぼ電源Ｖccレベルまで上昇し、図３に示すように
オペアンプ回路１ｄの出力信号Ｖ２は電源Ｖccレベルと
なる。

【００６２】一方、第一のアンプ５ｇの入力信号Ｖa が
１／２Ｖccを越えると、トランジスタＴr13 がオフされ
るすると、トランジスタＴr13 のコレクタ電位はほぼグ
ランドＧＮＤレベルまで低下し、オペアンプ回路１ｄの
出力信号Ｖ２はグランドＧＮＤレベルとなり、トランジ
スタＴr14 がオンされる。

【００６３】前記第二のアンプ５ｈはその入力信号Ｖ２
がグランドＧＮＤレベルからＶcc／２までの間では、ト
ランジスタＴr17 がオンされるとともにトランジスタＴ
r18がオフされる。

【００６４】すると、トランジスタＴr20 ，Ｔr21 がオ
フされて、図４に示すように出力電圧ＶG は電源Ｖccレ
ベルとなる。一方、第二のアンプ５ｈの入力信号Ｖ２が
Ｖcc／２を越えると、トランジスタＴr17 がオフされ、
トランジスタＴr18 がオンされる。

【００６５】すると、トランジスタＴr18 のコレクタ電
位はほぼ電源Ｖccレベルまで上昇し、トランジスタＴr2
0 ，Ｔr21 がオンされて、図４に示すように出力電圧Ｖ
G はグランドＧＮＤレベルとなる。

【００６６】従って、このような第一及び第二のアンプ
５ｇ，５ｈの総合入出力特性は、図５に示すようにその
入力信号Ｖa がグランドＧＮＤレベルからＶcc／２まで
の間では、出力信号ＶG がグランドＧＮＤレベルとな
る。

【００６７】また、入力信号Ｖa がＶcc／２を越える
と、出力信号ＶG が電源Ｖccレベルとなる。従って、出
力電圧ＶG は電源ＶccとグランドＧＮＤとの間でフルス
イングするため、充分なダイナミックレンジを確保する
ことができる。

【００６８】また、出力電流ＩG は入力電圧Ｖa と抵抗
Ｒ３及び前記電流ＩB ，Ｉrectに基づいて、

【００６９】

【数１】

【００７０】となる。以上のようにこの利得制御回路６
では、入力信号Ｖa の変化に基づいて出力信号ＶG を電
源ＶccとグランドＧＮＤとの間でフルスイングさせて、
同出力信号ＶG のダイナミックレンジを拡大することが
できるので、電源Ｖccを低電圧化しても必要なダイナミ
ックレンジを確保することは容易である。

【００７１】そして、出力電流ＩG によりオペアンプ回
路１ａへの帰還電流が増減されてこのコンプレッサ回路
の利得が調整される。また、この利得制御回路６をエキ
スパンダ回路に使用しても同様な作用効果を得ることが
できる。

【００７２】

【発明の効果】以上詳述したように、この発明は信号レ
ベル差を圧縮するコンプレッサ回路あるいは信号レベル
差を伸長するエキスパンダ回路等に使用される利得制御
回路において、電源電圧の低電圧化を図りながら、充分
なダイナミックレンジを確保することができる優れた効
果を発揮する。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の一実施例を示す回路図である。

【図３】一実施例の利得制御回路の動作を示す波形図で
ある。

【図４】一実施例の利得制御回路の動作を示す波形図で
ある。

【図５】一実施例の利得制御回路の動作を示す波形図で
ある。

【図６】コンプレッサ回路を示すブロック図である。

【図７】利得制御回路の第一の従来例を示す回路図であ
る。

【図８】利得制御回路の第一の従来例の動作を示す波形
図である。

【図９】利得制御回路の第一の従来例の動作を示す波形
図である。

【図１０】利得制御回路の第一の従来例の動作を示す波
形図である。

【図１１】利得制御回路の第二の従来例を示す回路図で
ある。

【図１２】利得制御回路の第二の従来例の動作を示す波
形図である。

【図１３】利得制御回路の第二の従来例の動作を示す波
形図である。

【図１４】利得制御回路の第二の従来例の動作を示す波
形図である。

【図１５】利得制御回路の第三の従来例を示す回路図で
ある。

【図１６】利得制御回路の第三の従来例の動作を示す波
形図である。

【図１７】利得制御回路の第三の従来例の動作を示す波
形図である。

【図１８】利得制御回路の第三の従来例の動作を示す波
形図である。

【符号の説明】

１ａ オペアンプ回路 ２ 整流回路 ４ｈ 定電流源 ６ 利得制御回路 ７ａ 第一の差動回路 ７ｂ 第二の差動回路 ８ カレントミラー回路 Ｖin 入力信号 Ｖout 出力信号 Ｔr13 ，Ｔr14 ＰＮＰトランジスタ Ｔr20 ，Ｔr21 ＮＰＮトランジスタ Ｉrect 活性化電流 ＶG 出力電圧

Claims (2)

【特許請求の範囲】
1. 【請求項１】 オペアンプ回路（１ａ）の出力信号（Ｖ
   out ）を整流して出力する整流回路（２）の出力信号を
   利得制御回路（６）に入力し、前記整流回路（２）の出
   力信号と前記オペアンプ回路（１ａ）の出力信号（Ｖou
   t ）に基づいて前記利得制御回路（６）で前記オペアン
   プ回路（１ａ）の帰還電流を調整することにより該オペ
   アンプ回路（１ａ）の利得を制御する増幅器であって、 前記利得制御回路（６）は一対のＰＮＰトランジスタ
   （Ｔr13 ，Ｔr14 ）から構成されて定電流源（４ｈ）で
   活性化される第一の差動回路（７ａ）と、 同じく一対のＰＮＰトランジスタ（Ｔr17 ，Ｔr18 ）か
   ら構成されて前記整流回路（２）の出力信号に基づく活
   性化電流（Ｉrect）で活性化される第二の差動回路（７
   ｂ）と、 一対のＮＰＮトランジスタ（Ｔr20 ，Ｔr21 ）で構成さ
   れて前記整流回路（２）の出力信号に基づく活性化電流
   （Ｉrect）で活性化されるカレントミラー回路（８）と
   で構成し、 前記オペアンプ回路（１ａ）の出力信号（Ｖout ）を入
   力信号（Ｖa ）として前記第一の差動回路（７ａ）に入
   力し、前記第一の差動回路（７ａ）の反転出力信号を前
   記第二の差動回路（７ｂ）に入力し、前記第二の差動回
   路（７ｂ）の非反転出力信号を前記カレントミラー回路
   （８）を介して出力電圧（ＶG ）として出力することを
   特徴とする増幅器の利得制御回路。
2. 【請求項２】 入力信号（Ｖin）を整流して出力する整
   流回路（２）の出力信号を利得制御回路（６）に入力
   し、前記整流回路（２）の出力信号と前記入力信号（Ｖ
   in）に基づいて前記利得制御回路（６）でオペアンプ回
   路（１ａ）の帰還電流を調整することにより該オペアン
   プ回路（１ａ）の利得を制御する増幅器であって、 前記利得制御回路（６）は一対のＰＮＰトランジスタ
   （Ｔr13 ，Ｔr14 ）から構成されて定電流源（４ｈ）で
   活性化される第一の差動回路（７ａ）と、 同じく一対のＰＮＰトランジスタ（Ｔr17 ，Ｔr18 ）か
   ら構成されて前記整流回路（２）の出力信号に基づく活
   性化電流（Ｉrect）で活性化される第二の差動回路（７
   ｂ）と、 一対のＮＰＮトランジスタ（Ｔr20 ，Ｔr21 ）で構成さ
   れて前記整流回路（２）の出力信号に基づく活性化電流
   （Ｉrect）で活性化されるカレントミラー回路（８）と
   で構成し、 前記入力信号（Ｖin）を入力信号（Ｖa ）として前記第
   一の差動回路（７ａ）に入力し、前記第一の差動回路
   （７ａ）の反転出力信号を前記第二の差動回路（７ｂ）
   に入力し、前記第二の差動回路（７ｂ）の非反転出力信
   号を前記カレントミラー回路（８）を介して出力電圧
   （ＶG ）として出力することを特徴とする増幅器の利得
   制御回路。