JPH0669511A - 接合絶縁型ｍｏｓ集積装置 - Google Patents

接合絶縁型ｍｏｓ集積装置

Info

Publication number
JPH0669511A
JPH0669511A JP5090055A JP9005593A JPH0669511A JP H0669511 A JPH0669511 A JP H0669511A JP 5090055 A JP5090055 A JP 5090055A JP 9005593 A JP9005593 A JP 9005593A JP H0669511 A JPH0669511 A JP H0669511A
Authority
JP
Japan
Prior art keywords
junction
integrated device
region
chain
mos integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5090055A
Other languages
English (en)
Inventor
Enrico M A Ravanelli
エンリコ・マリア・アルフォンソ・ラヴァネッリ
Flavio Villa
フラヴィオ・ヴィッラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of JPH0669511A publication Critical patent/JPH0669511A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 現在利用できるものより高く、好ましくは６
５０Ｖ以上のブレークダウン電圧を確保するように設計
された絶縁型ＭＯＳ集積装置を得る。 【構成】 第１の導電型の絶縁領域１８を備え、これは
各々第２の導電型のエピタキシャルポケット８を取り囲
み、このエピタキシャルポケット８はドレイン領域６お
よびソース領域５を収納し、そしてゲート領域を収納し
かつその上にソース接続部３１、ドレイン接続部２３お
よびゲート接続部３３が延在する酸化物層２２ａ，２２
ｂで覆われる。エピタキシャルポケット８ー絶縁領域１
８のソース接続部に近い接合の電位分布を線形にするた
め、これらの領域は酸化物層２２ａ，２２ｂに埋め込ま
れた二重チェーンのコンデンサ１１，１２を備え、その
端末要素１２ａ，１１ａおよび中間要素１１ｂは所定電
位（ＶG，グランド，ＶD）でバイアスされる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、接合絶縁型ＭＯＳ集
積装置に関し、特に高電圧の接合絶縁型ＭＯＳ集積装置
に関するものである。
【０００２】
【従来の技術】上記接合絶縁型の集積回路で、特にＬＤ
ＭＯＳ（横方向拡散金属酸化物半導体）トランジスタを
備えたものでは、隣接の集積装置から電気的にそれを絶
縁するために各装置を収納する各エピタキシャルポケッ
トは、集積回路の表面から基板に延在する絶縁領域によ
って取り込まれている。絶縁領域はエピタキシャルポケ
ットと比較して反対の導電型を呈し、エピタキシャルポ
ケットと共に逆バイアス接合を形成するようにバイアス
される。
【０００３】
【発明が解決しようとする課題】この種の回路では、ゲ
ート、ソースおよびドレイン接続部は、２つの回路構成
即ちソース領域が接地され、ゲート領域が数ボルトの電
位を呈し、かつドレイン領域がグランドに対して高い電
位を呈するソース接地型、およびソース、ゲートおよび
ドレイン領域がグランド（基板）に対して高い電位を呈
するソースーホロワにおいて、エピタキシャルポケット
ー絶縁領域接合の早期ブレークダウンを生じることな
く、絶縁領域を介してエピタキシャルポケットから通る
ことが出来なけなければならない。
【０００４】現在の技術は２５０ー３００Ｖの最大ブレ
ークダウン電圧を提供し、従ってこれは回路で使用でき
る最大電圧を表す。導電領域からなるコンデンサチェー
ンは既に提案されている（例えば、シャープ株式会社に
よって出願された英国特許GB-A-2.077.493）。しかしな
がら、これら周知の構造はドリフト領域と回路の基板と
の間を区別しない自己絶縁型NMOS-PMOS工程に適用され
る。他方、ここで扱われる接合絶縁型工程では、各装置
はそれ自身のエピタキシャルポケット内に集積され、拡
散によって外部的にまたは任意の隣接装置から絶縁され
る。
【０００５】更に、周知のコンデンサチェーンは高電圧
装置の一部を形成し、どの点においても下側の層を保護
するために提供されていない。最後に、周知のコンデン
サチェーンの中間要素は全体に浮遊しており、そのた
め、線形の電位分布は端末要素間で成就できるだけであ
る。従って、周知のチェーンは専ら上向きまたは下向き
のいずれかで動作し、所要の電位分布を提供することが
できない。
【０００６】この発明の目的は、現在利用できるものよ
り高く、好ましくは６５０Ｖ以上のブレークダウン電圧
を確保するように設計された接合絶縁型ＭＯＳ集積装置
を提供することである。
【０００７】
【課題を解決するための手段】この発明によれば、第２
の導電型の少なくとも１つのエピタキシャルポケットを
取り囲み、このエピタキシャルポケットを電気的に絶縁
する第１の導電型の少なくとも１つの絶縁領域を備え、
上記エピタキシャルポケットは上記絶縁領域と共に第１
の接合を規定し、ドレイン領域およびソース領域を収納
し、かつゲート領域を収納する電気的の絶縁材料の少な
くとも１つの層で覆われており、更に上記絶縁層の上に
延在する電気的に導電性の接続部を備えた接合絶縁型Ｍ
ＯＳ集積装置において、上記第１の接合の上の上記絶縁
層に埋め込まれ、上記接続部の少なくとも下にありかつ
所定の電位でバイアスされる端末要素を有する第１のチ
ェーンのコンデンサを備えた接合絶縁型ＭＯＳ集積装置
が提供される。
【０００８】
【作用】この発明の好適実施例は絶縁層に埋め込まれか
つエピタキシャルポケットー絶縁領域接合の上に置かれ
た導電領域を備えた二重コンデンサチェーンを特徴とす
る。二重コンデンサチェーンの端末要素および中間要素
は保護領域で均一な電位分布を確保するようにバイアス
され、それで早期ブレークダウンを防止する。
【０００９】
【実施例】以下、この発明の一実施例を図について説明
する。図１はエピタキシャルポケットに収納され、絶縁
領域１８（図２および図３に明確に示されている）によ
って周知の方法で外部的に接合絶縁された接合絶縁型Ｌ
ＤＭＯＳ集積装置２を示す。
【００１０】図１に示すように、簡略のため、（図２お
よび図３に関連して後で詳細に説明されるように）頂部
コンデンサおよび接続層の部分図のみを示し、ＬＤＭＯ
Ｓ集積装置２は多数の指状突起（fingers）からなるソ
ース領域５、ソース領域５の指状突起と交互する多数の
指状突起からなるドレイン領域６、ソース領域５の廻り
をループ状に延在するゲート領域７、およびソース領域
５ーゲート領域７を取り囲みかつソース領域５およびド
レイン領域６の指状突起間に延在する厚膜酸化物層９を
有する。
【００１１】絶縁領域１８内の多結晶シリコン素子１
１、１２は（図２および図３に示すように）一部を除い
て、厚膜酸化物層９上に延在する。特に、多結晶シリコ
ン素子１１、１２はエピタキシャルポケットー絶縁領域
接合上に延在し、２つの異なるレベルで延在する多結晶
シリコン素子１１となる多数のリングと、これらのリン
グと調和した２つの異なるレベルでまた延在する多結晶
シリコン素子１２となる直線部とを備える。特に、直線
部１２はソースコンタクトパッド１３およびゲートコン
タクトパッド１４の近くに設けられる。また、図１はド
レインコンタクトパッド１５、および多結晶シリコン素
子１１、１２上のドレイン接続部２３、ゲート接続部３
３およびソース接続部３１の部分（破線）を示す。
【００１２】多結晶シリコン素子１１、１２の設計およ
び構成は、次の説明で参照する断面図の図２および図３
でより明確に示される。金属ドレイン接続部がエピタキ
シャルポケットー絶縁領域接合上で交差する点のＬＤＭ
ＯＳ集積装置２の横断面を示す図２は、Ｎ型エピタキシ
ャルポケット８がその上に延在するＰ型基板１７を示
す。エピタキシャルポケット８の右に、Ｐ+型絶縁領域
１８の部分が基板１７から厚膜酸化物層９まで延在す
る。厚膜酸化物層１８の側にあるＰ導電型保護リング１
９は厚膜酸化物層９の下にドレイン領域６の方向へ延在
し、このドレイン領域６は、図２に示すように内部にエ
ピタキシャルポケット８に延在するＮ+層２０を有し、
このＮ+層２０はこれより多量に不純物を添加されてい
ないＮ--導電型領域２１で厚膜酸化物層９の方へ包囲さ
れている。
【００１３】図２はまた多結晶シリコン素子としての多
結晶シリコン（ポリシリコン）保護リング１１を示す。
以後底部リングと称する第１組のリング１１′、１１ａ
は厚膜酸化物層９の上にこれと直接接触して延在し、一
方１１ｂは突出部（beak）上に延在し、それ故リング１
１′と共にあるレベルの頂部水平部、傾斜部、および領
域２１上にありこれから薄膜酸化物層３４で絶縁された
底部水平部を提供する。リング１１′、１１ａおよび１
１ｂは全て同じ材料で、ゲート領域として、同じ段階
で、かつ同じマスクを使用して作られる。
【００１４】第２組のリング１１″は第１組のリング１
１′、１１ａ上に延在し、ＬＤＭＯＳ集積装置２の全面
を覆いかつリング１１′が埋め込まれた熱成長シリコン
酸化物層２２ａによって電気的に絶縁されている。図か
ら分かるように、リング１１″はリング１１′に対して
オフセットされており、そのため、各頂部リング１１″
は２つの底部リング１１′、１１ａ、１１ｂ間のギャッ
プの上に配置される。頂部リング１１″はリング１
１′、１１ａ、１１ｂより大きな抵抗率の高抵抗率ポリ
シリコンで作られる。
【００１５】リング１１′および１１″は同じ幅ｌを呈
し、両方のレベルのリングは同じ距離ｄだけ分離され
る。他方、リング１１ｂは幅Ｌ＞ｌを呈し、各リング１
１′は（1ーd）／２に等しい部分だけ２つの下層にある
リング１１′、１１ａ、１１ｂと重複する。
【００１６】熱成長シリコン酸化物層２２ａの上に、被
着された酸化物層２２ｂ、そしてこの上にドレイン領域
６およびドレインコンタクトパッド１５（図１）間のド
レイン接続部２３を構成する金属層が延在する。図に示
すように、ドレイン電源ＶDに接続された金属層２３は
コンタクト２４によってドレイン領域６に電気的に接続
され、また符号２５で示す部分でリング１１ｂに接続さ
れ、従って同じ電圧に設定される。絶縁領域１８上の最
も外部のリング１１ａはグランドを規定する基板１７に
接続され、エピタキシャルポケット８はドレイン電源Ｖ
Dに接続される。
【００１７】図３は図２のそれと対抗し、ソースおよび
ゲート接続部に延在するＬＤＭＯＳ集積装置２の部分の
横断面図を示す。基板１７、エピタキシャルポケット
８、保護リング１９を有する絶縁領域１８、厚膜酸化物
層９、酸化物層２２ａ、２２ｂおよびリング１１に加え
て、図３はまた多結晶シリコン素子である直線部１２、
ソース接続部３１、ソース領域５およびゲート領域７を
示す。特に、この領域では、厚膜酸化物層９は図２の領
域と比較して装置（図３の左）の内側に更に延在し、そ
のため、図２で厚膜酸化物層９の突出部の上に配置され
たリング１１ｂは、この場合にはフラットストリップを
形成する。
【００１８】最も内部のリング１１ｂの左に、直線部１
２はリング１１の場合と同様２つのレベルで延在し、厚
膜酸化物層９と直接接触する底部１２′と、この底部１
２′の上に配置され、これと熱成長シリコン酸化物層２
２ａで絶縁されかつその上および間に被着された酸化物
層２２ｂに延在する頂部１２″とを備える。リング１
１″の場合と同様、頂部１２″は底部１２′に対してオ
フセットされており、そのため、各頂部１２″は隣接す
る底部１２′、１２ａ、１１ｂ間のギャップの上に配置
される。
【００１９】底部１２′、頂部１２″は全てリング１
１′、１１″と同じ幅ｌを呈し、リング１１と同じ距離
ｄだけ分離されている。頂部１２″は（1ーd）／２に等
しい量だけ下層にある底１部２′、１２ａ、１１ｂと重
複する。一番内部の直線部１２ａは厚膜酸化物層９の突
出部の上に配置され、そのため、図２のリング１１ａの
場合と同様、直線部１２ａは厚膜酸化物層９と接触する
第１の水平部、厚膜酸化物層９の突出部と対応する傾斜
部、およびソース領域５の指状突起の薄膜酸化物層３４
の上にある第２の水平部を呈する。
【００２０】絶縁領域と面するＰ型のソース領域５の指
状突起の部分は、本体２７、シンカー２８、および保護
リンク１９の方へ向いて厚膜酸化物層９の下方に延在す
るリング２９からなる。実際のソース領域を規定するＮ
+層３２を収納するソース領域５の指状突起の部分は、
基板１７（集積回路グランド）に対する電源ＶSに接続
されかつソースコンタクトパッド１３（図１）までリン
グ１１および直線部１２の上を延在する金属ソース接続
部３１にコンタクト３４によって接続される。図３に示
すように、最も内部のリング１１ｂはドレイン電源ＶD
に接続され、最も外部のリング１１ａは接地される。
【００２１】直線部の底部１２′、１２ａ、はゲート領
域形成時底部リング１１′、１１ａ、１１ｂと共に形成
される。つまり、図３に示すように、最も内部の直線部
１２ａはゲート領域自身によって規定される。直線部の
頂部１２″は頂部リング１１′と同時に、これと同じ高
抵抗率多結晶材料を使用して形成される。
【００２２】概略直列のコンデンサの第１のチェーンを
規定するリング１１は絶縁領域１８ーエピタキシャルポ
ケット８の接合領域に線形の電位分布を提供し、また次
第にからにすることによって保護リンク１９は絶縁領域
１８に近い線形分布を維持するようになり、そのため
に、絶縁領域１８の上を通る接続部により生じる過大な
電界によって起きる装置の早期ブレークダウンが防止さ
れる。
【００２３】リング１１′、１１″、１１ａ、１１ｂの
最小の数は、一般に酸化物層２２が作られるシリコン酸
化物の最大のブレークダウン電圧に依存する。リングの
幅ｌおよび間隔ｄはポリシリコンリング間の電位分布の
直線性に影響を及ぼし、一方、絶縁領域１８の回りの保
護リンク１９の長さおよび面密度は装置の最大ブレーク
ダウン電圧を決定する。構成要素のサイズを適当に決め
ることにより、図に示すような保護は、６５０Ｖ以上
（ＶD＞６５０Ｖ）のドレインーグランド電圧降下の場
合でさえエピタキシャルポケットー絶縁領域接合のブレ
ークダウンを防止することが可能である。
【００２４】次に概略直列のコンデンサの第２のチェー
ンを規定する直線部１２はソース領域５およびエピタキ
シャルポケット８間のＬＤＭＯＳ集積装置２の線形の電
位分布を提供する。この場合、また電位分布の直線性は
直線部１２の幅、間隔および数によって決定され、これ
らはまた熱成長酸化物層の最大ブレークダウン電圧によ
って決定される。
【００２５】リング１１および直線部１２の二重チェー
ンを呈する図３の領域において、最も内部のリング１１
ｂは両チェーンに共通でかつその連続性を確実にする中
間要素を構成する。（絶縁領域１８およびソース領域５
のそれぞれに近接する）２つの半チェーンにより与えら
れる線形電位分布および中間要素１１ｂおよび端末要素
１１ａ、１２ａを適当にバイアスする可能性に基づい
て、チェーンは全体として上方向および下方向の両方を
機能することが可能である。
【００２６】ソースーホロワ装置の場合には、ソース領
域５、ゲート領域７、ドレイン領域６およびエピタキシ
ャルポケット８は高電圧を呈し、直線部１２を構成する
コンデンサチェーンにたいした電圧降下は存在せず、従
って、これは不活性である。他方、リング１１からなる
コンデンサチェーンは活性であり、６５０Ｖ以上のブレ
ークダウン電圧を確保することにより、ドレイン接続部
２３（図２）、ソース接続部３１（図３）およびゲート
接続部３３（図１）の交差点におけるエピタキシャルポ
ケット８ー絶縁領域１８の接合の保護が得られ、かくし
てソースーホロワ装置が保護される。
【００２７】ソース接地型装置の場合には、ソース領域
は接地され、ゲート領域は低電圧を呈し、ドレイン領域
およびエピタキシャルポケットは高電圧を呈し、絶縁領
域は接地され、両方のチェーンは活性である。つまり、
最も内部のリング１１ｂ（二重チェーンにおける中間要
素）および最も外部のリング１１ａ間に高い電圧降下が
存在し、このためチェーンとしての多結晶シリコン要素
１１は上述のように動作する。更に、最も内部のリング
１１ｂおよび最も内部の直線部の底部１２ａ間に更に高
い電圧降下が存在し、その分布は直線部１２からなるコ
ンデンサチェーンによって線形化され、かくして絶縁領
域１８およびソース領域５間の電位分布は線形化され
る。ソースリング２９は構造のブレークダウン電圧を増
大する方向に寄与し、これはまた代わりに直線部１２の
数を増大することにより達成してもよい。従って、コン
デンサチェーンとしての直線部１２はソース領域の方向
における保護を提供し、二重チェーンとしての保護リン
グ１１、直線部１２は全体としてソース接地型の装置を
保護する。
【００２８】図４および図５のグラフは図１〜図３の解
決法を使用して得られた結果を示す。図４はソースおよ
びゲート接続部の交差点における単一のコンデンサチェ
ーン（即ち、直線部１２によるチェーンのないリング１
１によるチェーン）を特徴とするソース接地型装置の印
加電圧の関数として漏洩電流の動きを示す。この場合に
は、装置のブレークダウンはＢＶ＝４５０Ｖで起き、試
験中の破壊点はチェーン１１のソース端に（即ち、最も
内部のリング１１ｂに）置かれる。
【００２９】図５は図１〜図３に示すような二重コンデ
ンサチェーンを特徴とするソース接地型装置の印加電圧
の関数として漏洩電流の動きを示す。この場合には、ブ
レークダウン電圧は６５０Ｖ以上まで上昇し、試験中の
破壊点は、ソース、ゲートおよびドレイン接続部の交差
点には置かれないが、ソース領域５（図１）の端におけ
るソース本体ーエピタキシャルポケット接合に置かれ
る。この種のブレークダウンは装置固有であり、コンデ
ンサチェーンといかなる点でも接続されず、従って、よ
り高い電圧でも耐えることができる。
【００３０】当業者には、この発明の要旨を逸脱するこ
となくここで説明しかつ例示した解決法を変更しうるこ
とが明らかであろう。特に、完全な解決法は二重コンデ
ンサチェーンを特徴とするけれども、高い電圧を必要と
しないか、または異なる領域間に高い電位降下を含まな
い場合には、単一のチェーンを用いてもよい。更に、あ
る場合には、リング１１は閉回路をなすストリップに対
抗するものとして開回路をなすストリップで置き換えて
もよく、直線部１２の設計および長さは上述したもの以
外のものでもよい。最後に、また同じ解決法を多数の接
合ー絶縁型電力装置を集積した回路に適用してもよい。
【００３１】
【発明の効果】以上のようにこの発明によれば、現在利
用できるものより高く、好ましくは６５０Ｖ以上のブレ
ークダウン電圧を確保するように設計された接合絶縁型
ＭＯＳ集積装置が得られる。
【図面の簡単な説明】
【図１】この発明に係る接合絶縁型ＭＯＳ集積装置の一
部を簡易化して示す上面図である。
【図２】図１の線IIーIIに沿った接合絶縁型ＭＯＳ集積
装置を示す部分的断面図である。
【図３】図１の線IIIーIIIに沿った接合絶縁型ＭＯＳ集
積装置を示す部分的断面図である。
【図４】単一のコンデンサチェーンを特徴とする接合絶
縁型ＭＯＳ集積装置に関する電流対電圧の関係を示す図
である。
【図５】二重のコンデンサチェーンを特徴とする接合絶
縁型ＭＯＳ集積装置に関する電流対電圧の関係を示す図
である。
【符号の説明】
２ 絶縁型ＬＤＭＯＳ集積装置 ５ ソース領域 ６ ドレイン領域 ７ ゲート領域 ８ エピタキシャルポケット ９ 厚膜酸化物層 １１ 多結晶シリコン素子（リング） １２ 多結晶シリコン素子（直線部） １３ ソースコンタクトパッド １４ ゲートコンタクトパッド １５ ドレインコンタクトパッド １８ 絶縁領域 ２３ ドレイン接続部 ３１ ソース接続部 ３３ ゲート接続部
フロントページの続き (72)発明者 フラヴィオ・ヴィッラ イタリア国、20159 ミラノ、ヴィア・ ピ・ランベルテンギ 23

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第２の導電型の少なくとも１つのエピタ
    キシャルポケットを取り囲み、このエピタキシャルポケ
    ットを電気的に絶縁する第１の導電型の少なくとも１つ
    の絶縁領域を備え、上記エピタキシャルポケットは上記
    絶縁領域と共に第１の接合を規定し、ドレイン領域およ
    びソース領域を収納し、かつゲート領域を収納する電気
    的の絶縁材料の少なくとも１つの層で覆われており、更
    に上記絶縁層の上に延在する電気的に導電性の接続部を
    備えた接合絶縁型ＭＯＳ集積装置において、上記第１の
    接合の上の上記絶縁層に埋め込まれ、上記接続部の少な
    くとも下にありかつ所定の電位でバイアスされる端末要
    素を有する第１のチェーンのコンデンサを備えたことを
    特徴とする接合絶縁型ＭＯＳ集積装置。
  2. 【請求項２】 ソース領域およびエピタキシャルポケッ
    トは第２の接合を規定し、第１のチェーンのコンデンサ
    と直列でかつ上記第２の接合の上の絶縁層に埋め込まれ
    た第２のチェーンのコンデンサを備え、この第２のチェ
    ーンのコンデンサは所定の電位にバイアスされた端末要
    素を呈することを特徴とする請求項１記載の接合絶縁型
    ＭＯＳ集積装置。
  3. 【請求項３】 第１および第２のチェーンのコンデンサ
    に共通の中間要素を備えたことを特徴とする請求項２記
    載の接合絶縁型ＭＯＳ集積装置。
  4. 【請求項４】 第１のチェーンのコンデンサはエピタキ
    シャルポケットを取り囲んだ多数の環状ストリップを備
    えたことを特徴とする請求項１〜３のいずれかに記載の
    接合絶縁型ＭＯＳ集積装置。
  5. 【請求項５】 第２のチェーンのコンデンサはソース接
    続部およびゲート接続部の下に延在する多数の直線スト
    リップを備えたことを特徴とする請求項１〜３のいずれ
    かに記載の接合絶縁型ＭＯＳ集積装置。
  6. 【請求項６】 第１および第２のチェーンのコンデンサ
    の各々は２つの異なるレベルで第１番および第２番の多
    結晶シリコンストリップを備えたことを特徴とする請求
    項２〜５のいずれかに記載の接合絶縁型ＭＯＳ集積装
    置。
  7. 【請求項７】 第１番のストリップは第２番のストリッ
    プに関連してオフセットされていることを特徴とする請
    求項６記載の接合絶縁型ＭＯＳ集積装置。
  8. 【請求項８】 第１番および第２番のストリップは端末
    のストリップを除き同じ幅、厚さおよび間隔を呈する請
    求項６または７記載の接合絶縁型ＭＯＳ集積装置。
  9. 【請求項９】 第１番のストリップは厚膜酸化物層と直
    接接触して置かれたことを特徴とする請求項６〜８のい
    ずれかに記載の接合絶縁型ＭＯＳ集積装置。
  10. 【請求項１０】 絶縁領域上の第１のチェーンの端末要
    素は接地され、中間要素はドレイン電源に接続され、上
    記絶縁領域上の第２のチェーンの端末要素はゲート電源
    接続されことを特徴とする請求項３〜９のいずれかに記
    載の接合絶縁型ＭＯＳ集積装置。
JP5090055A 1992-04-17 1993-04-16 接合絶縁型ｍｏｓ集積装置 Pending JPH0669511A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT92830190.2 1992-04-17
EP92830190A EP0565808B1 (en) 1992-04-17 1992-04-17 Junction-isolated high voltage MOS integrated device

Publications (1)

Publication Number Publication Date
JPH0669511A true JPH0669511A (ja) 1994-03-11

Family

ID=8212092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5090055A Pending JPH0669511A (ja) 1992-04-17 1993-04-16 接合絶縁型ｍｏｓ集積装置

Country Status (4)

Country Link
US (2) US5434445A (ja)
EP (1) EP0565808B1 (ja)
JP (1) JPH0669511A (ja)
DE (1) DE69215858T2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629552A (en) * 1995-01-17 1997-05-13 Ixys Corporation Stable high voltage semiconductor device structure
DE69415987T2 (de) * 1994-11-08 1999-06-24 St Microelectronics Srl Integrierte Anordnung mit einer Struktur zum Schutz gegen hohe elektrische Felder
FR2784801B1 (fr) * 1998-10-19 2000-12-22 St Microelectronics Sa Composant de puissance portant des interconnexions
FR2785090B1 (fr) 1998-10-23 2001-01-19 St Microelectronics Sa Composant de puissance portant des interconnexions
JP4587192B2 (ja) * 1999-09-20 2010-11-24 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP3846796B2 (ja) * 2002-11-28 2006-11-15 三菱電機株式会社 半導体装置
KR20060132808A (ko) * 2003-09-22 2006-12-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전계 효과 장치 및 초음파 장치
JP4368704B2 (ja) * 2004-03-12 2009-11-18 三井金属鉱業株式会社 電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体
US8558349B2 (en) * 2006-08-11 2013-10-15 System General Corp. Integrated circuit for a high-side transistor driver
US8866191B2 (en) * 2007-02-22 2014-10-21 Forschungsverbund Berlin E.V. HEMT semiconductor component with field plates
US7709908B2 (en) * 2007-08-10 2010-05-04 United Microelectronics Corp. High-voltage MOS transistor device
US7719076B2 (en) * 2007-08-10 2010-05-18 United Microelectronics Corp. High-voltage MOS transistor device
US8159029B2 (en) * 2008-10-22 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device having reduced on-state resistance
US9236449B2 (en) * 2013-07-11 2016-01-12 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
US9911845B2 (en) 2015-12-10 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage LDMOS transistor and methods for manufacturing the same
CN107887427B (zh) * 2017-10-30 2020-05-29 济南大学 一种带有可调型场板的高压二极管
CN111383922B (zh) * 2020-03-05 2023-10-20 上海华虹宏力半导体制造有限公司 Jfet器件的制备方法、jfet器件及其版图结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958210A (en) * 1976-07-06 1990-09-18 General Electric Company High voltage integrated circuits
US4358890A (en) * 1978-08-31 1982-11-16 Ibm Corporation Process for making a dual implanted drain extension for bucket brigade device tetrode structure
US4947232A (en) * 1980-03-22 1990-08-07 Sharp Kabushiki Kaisha High voltage MOS transistor
JPS56169368A (en) * 1980-05-30 1981-12-26 Sharp Corp High withstand voltage mos field effect semiconductor device
US4419812A (en) * 1982-08-23 1983-12-13 Ncr Corporation Method of fabricating an integrated circuit voltage multiplier containing a parallel plate capacitor
FR2593630B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active a resistance de drain et procedes de fabrication de cet ecran
DE3740302A1 (de) * 1987-11-27 1989-06-08 Telefunken Electronic Gmbh Integrierte schaltungsanordnung
US5204545A (en) * 1989-11-22 1993-04-20 Mitsubishi Denki Kabushiki Kaisha Structure for preventing field concentration in semiconductor device and method of forming the same
JP2556175B2 (ja) * 1990-06-12 1996-11-20 三菱電機株式会社 半導体装置における電界集中防止構造

Also Published As

Publication number Publication date
US5434445A (en) 1995-07-18
EP0565808B1 (en) 1996-12-11
EP0565808A1 (en) 1993-10-20
DE69215858D1 (de) 1997-01-23
DE69215858T2 (de) 1997-05-15
US5496761A (en) 1996-03-05

Similar Documents

Publication Publication Date Title
JPH0669511A (ja) 接合絶縁型ｍｏｓ集積装置
JP3602751B2 (ja) 高耐圧半導体装置
JP3214818B2 (ja) レベルシフト操作を有し、金属クロスオーバを有しない高電圧電力用集積回路
US7825431B2 (en) Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
CN1738059B (zh) 半导体器件及其制造方法
JPH0770729B2 (ja) 半導体装置
KR101371517B1 (ko) 전계집중 감소용 플로팅영역을 구비한 고전압 반도체 소자
US4686551A (en) MOS transistor
US8110888B2 (en) Edge termination for high voltage semiconductor device
US7598585B2 (en) Structure for preventing leakage of a semiconductor device
US5498899A (en) Spiral resistor integrated on a semiconductor substrate
US11430781B2 (en) Semiconductor die
US6249023B1 (en) Gated semiconductor device
US6037633A (en) Semiconductor device
KR19990087140A (ko) 반도체 소자
JPS63311766A (ja) Ｍｉｓパワートランジスタ
US4903095A (en) Integrated circuit comprising a device for protection against electrostatic discharge
JPH1168092A (ja) 溝型半導体装置
JP2020127023A (ja) 半導体装置
JPS6239547B2 (ja)
US5554878A (en) Intergrated high-voltage resistor including field-plate layers
JP2554234B2 (ja) 半導体デバイス
KR100694327B1 (ko) 반도체 디바이스
JP2018085531A (ja) 半導体装置
WO2022092035A1 (ja) 半導体装置