JPH0669410A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0669410A JPH0669410A JP21758092A JP21758092A JPH0669410A JP H0669410 A JPH0669410 A JP H0669410A JP 21758092 A JP21758092 A JP 21758092A JP 21758092 A JP21758092 A JP 21758092A JP H0669410 A JPH0669410 A JP H0669410A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- terminals
- terminal
- external terminal
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体装置の製造装置及び治工具類の標準化，
共用化及びそれに伴なう製造コストの低減と新規半導体
装置の開発工期短縮並びに外部端子の平坦度，位置精度
等の品質向上を図る。 【構成】本発明の半導体装置の製造方法は、外部端子３
の先端に外部端子３のピッチと異なりかつ標準化された
ピッチと標準化された端子幅と外部端子支持テープ７に
よって補強された構造を備えた電気的特性検査用端子４
により、電気的特性検査とバーンイン等の電気的スクリ
ーニングを行なう工程と、電気的特性検査用端子４を切
断し、外部端子３をプリント基板実装用に成形する工程
とを有する。
共用化及びそれに伴なう製造コストの低減と新規半導体
装置の開発工期短縮並びに外部端子の平坦度，位置精度
等の品質向上を図る。 【構成】本発明の半導体装置の製造方法は、外部端子３
の先端に外部端子３のピッチと異なりかつ標準化された
ピッチと標準化された端子幅と外部端子支持テープ７に
よって補強された構造を備えた電気的特性検査用端子４
により、電気的特性検査とバーンイン等の電気的スクリ
ーニングを行なう工程と、電気的特性検査用端子４を切
断し、外部端子３をプリント基板実装用に成形する工程
とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
に関する。
【０００２】
【従来の技術】従来の半導体装置用リードフレームは、
図４に示す様に、半導体チップを搭載するダイパット部
１と半導体チップと外部端子３を接続する内部端子２及
び封止後外部端子３となる外部リードを有している。
図４に示す様に、半導体チップを搭載するダイパット部
１と半導体チップと外部端子３を接続する内部端子２及
び封止後外部端子３となる外部リードを有している。
【０００３】このリードフレームを用いて半導体装置を
製造する場合には、まず、ダイパット部１に半導体チッ
プを搭載し、半導体チップと内部端子２をボンディング
ワイヤにて接続する。
製造する場合には、まず、ダイパット部１に半導体チッ
プを搭載し、半導体チップと内部端子２をボンディング
ワイヤにて接続する。
【０００４】次に、内部端子２及びダイパット部１に搭
載された半導体チップを封止樹脂または気密封止パッケ
ージにより封止する。
載された半導体チップを封止樹脂または気密封止パッケ
ージにより封止する。
【０００５】次に、封止済みのリードフレームの切断，
曲げ等の加工を行ない出荷用の形態とする。
曲げ等の加工を行ない出荷用の形態とする。
【０００６】次に、半導体装置の外形に適合するソケッ
トにより、電気的特性検査及びバーンイン等電気的スク
リーニングを実施していた。
トにより、電気的特性検査及びバーンイン等電気的スク
リーニングを実施していた。
【０００７】
【発明が解決しようとする課題】外部リードピッチが狭
い半導体装置（標準で２．５４ｍｍに対し０．３ｍｍま
たは、それ以下のピッチ）の製造工程において従来の半
導体装置用リードフレームを使用した場合、外部端子の
強度が不充分なため外部端子切断以降の製造工程、特
に、電気的特性検査及びバーンイン工程において、外部
端子の平坦化の悪化，外部端子の変形による電気的特性
検査不良の増加という問題点があった。
い半導体装置（標準で２．５４ｍｍに対し０．３ｍｍま
たは、それ以下のピッチ）の製造工程において従来の半
導体装置用リードフレームを使用した場合、外部端子の
強度が不充分なため外部端子切断以降の製造工程、特
に、電気的特性検査及びバーンイン工程において、外部
端子の平坦化の悪化，外部端子の変形による電気的特性
検査不良の増加という問題点があった。
【０００８】また、半導体装置の種類が多くそれぞれに
適合するソケット，治具，測定装置が異なるため、装置
の共用化を阻害し、装置の稼働率が悪いという問題点が
あった。
適合するソケット，治具，測定装置が異なるため、装置
の共用化を阻害し、装置の稼働率が悪いという問題点が
あった。
【０００９】本発明の目的は、外部端子の平坦化の悪化
や変形による電気的特性検査不良がなく、ソケット，治
具，測定装置の共用化が可能で稼働率の高い半導体装置
の製造方法を提供することにある。
や変形による電気的特性検査不良がなく、ソケット，治
具，測定装置の共用化が可能で稼働率の高い半導体装置
の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、プリント基板
実装に使用する外部端子と該外部端子の先端に該外部端
子のピッチと異なりかつ標準化されたリードピッチと標
準化されたリード幅とを有する電気的特性検査用端子を
備え該電気的特性検査用端子を補強する構造を備える半
導体装置の前記電気的特性検査用端子により電気的特性
検査とバーンインを含む電気的スクリーニングを行なう
工程と、前記電気的特性検査用端子を切断し前記プリン
ト基板実装用の前記外部端子成形を行なう工程とを有す
る。
実装に使用する外部端子と該外部端子の先端に該外部端
子のピッチと異なりかつ標準化されたリードピッチと標
準化されたリード幅とを有する電気的特性検査用端子を
備え該電気的特性検査用端子を補強する構造を備える半
導体装置の前記電気的特性検査用端子により電気的特性
検査とバーンインを含む電気的スクリーニングを行なう
工程と、前記電気的特性検査用端子を切断し前記プリン
ト基板実装用の前記外部端子成形を行なう工程とを有す
る。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】図１（ａ），（ｂ）は本発明の一実施例を
説明する樹脂封止前のリードフレームの平面図及び側面
図、図２は図１のリードフレームの樹脂封止後の平面
図、図３は図２の電気的特性検査用端子成形後の平面図
である。図１（ａ），（ｂ）では外部端子３が０．３ｍ
ｍピッチに対し、電気的特性検査用端子４は、リードピ
ッチ１．２７ｍｍ，リード幅０．４ｍｍとＳＯＰ，ＱＦ
Ｐの標準的な端子形状に変換している。
説明する樹脂封止前のリードフレームの平面図及び側面
図、図２は図１のリードフレームの樹脂封止後の平面
図、図３は図２の電気的特性検査用端子成形後の平面図
である。図１（ａ），（ｂ）では外部端子３が０．３ｍ
ｍピッチに対し、電気的特性検査用端子４は、リードピ
ッチ１．２７ｍｍ，リード幅０．４ｍｍとＳＯＰ，ＱＦ
Ｐの標準的な端子形状に変換している。
【００１３】まず、図１（ａ），（ｂ）に示すリードフ
レームのダイパット部１に半導体チップを搭載し、半導
体チップと内部端子２をボンディングワイヤにて接続す
る。
レームのダイパット部１に半導体チップを搭載し、半導
体チップと内部端子２をボンディングワイヤにて接続す
る。
【００１４】次に、図２に示す様に、内部端子２とボン
ディングワイヤと半導体チップを封止樹脂８にて樹脂封
止する。
ディングワイヤと半導体チップを封止樹脂８にて樹脂封
止する。
【００１５】次に、図３に示す様に、図２に示すタイバ
ー部５と電気的特性検査用端子支持部６と半導体装置接
続部９を切断する。
ー部５と電気的特性検査用端子支持部６と半導体装置接
続部９を切断する。
【００１６】次に、この状態で標準化されたピッチと幅
を持つ電気的特性検査用端子４が形成されかつ電気的特
性検査用端子４はポリイミド等の耐熱性粘着テープにて
作られた外部端子支持テープ７により支持されている。
この状態で電気的特性検査及びバーンイン等電気的スク
リーニングを行なう。
を持つ電気的特性検査用端子４が形成されかつ電気的特
性検査用端子４はポリイミド等の耐熱性粘着テープにて
作られた外部端子支持テープ７により支持されている。
この状態で電気的特性検査及びバーンイン等電気的スク
リーニングを行なう。
【００１７】次に、外部端子３だけを残し、残りのリー
ドフレームと、電気的特性検査用端子４を切断し、外部
端子３をプリント基板実装が可能な形状に成形し半導体
装置を得る。
ドフレームと、電気的特性検査用端子４を切断し、外部
端子３をプリント基板実装が可能な形状に成形し半導体
装置を得る。
【００１８】この様にして得られた半導体装置は、電気
的特性検査及びバーンイン等電気的スクリーニングにお
いて測定の容易なリードピッチとリード幅及び振動変形
の影響を受けにくい構造であり、外部端子３整形後は、
狭ピッチの外部端子３を成形直前まで外部端子支持テー
プ７により保持しているため平坦度位置精度の高い外部
端子３が得られる。
的特性検査及びバーンイン等電気的スクリーニングにお
いて測定の容易なリードピッチとリード幅及び振動変形
の影響を受けにくい構造であり、外部端子３整形後は、
狭ピッチの外部端子３を成形直前まで外部端子支持テー
プ７により保持しているため平坦度位置精度の高い外部
端子３が得られる。
【００１９】なお、上記実施例においては、外部端子支
持テープ７にポリイミド等を使用しリードフレームに貼
り付けていたが、電気的特性検査用端子支持部６切断直
前に貼り付けても同じ効果が得られる。
持テープ７にポリイミド等を使用しリードフレームに貼
り付けていたが、電気的特性検査用端子支持部６切断直
前に貼り付けても同じ効果が得られる。
【００２０】また、この場合、外部端子支持テープ７
は、バーンイン等電気的スクリーニングの温度に耐えれ
ば良いので、プラスチック系の粘着テープの使用が可能
であり、電気的スクリーニングを実施しない場合は、外
部端子支持テープ７は耐熱性の要求はなくなり、常温で
粘着性を有すれば良いので紙性粘着テープの使用が可能
となる。
は、バーンイン等電気的スクリーニングの温度に耐えれ
ば良いので、プラスチック系の粘着テープの使用が可能
であり、電気的スクリーニングを実施しない場合は、外
部端子支持テープ７は耐熱性の要求はなくなり、常温で
粘着性を有すれば良いので紙性粘着テープの使用が可能
となる。
【００２１】以上、本実施例では樹脂封止の半導体装置
について説明したがセラミック封止の半導体装置でも同
様の効果が得られる。
について説明したがセラミック封止の半導体装置でも同
様の効果が得られる。
【００２２】
【発明の効果】以上説明した様に本発明は、外部端子の
成形を電気的特性検査及びバーンイン等電気的スクリー
ニング実施後に行なうことと、外部端子成形直前まで外
部端子支持テープにより保持されていることから、平坦
度，位置精度が高品質な外部端子が得られ、電気的特性
検査不良を低減できる効果がある。
成形を電気的特性検査及びバーンイン等電気的スクリー
ニング実施後に行なうことと、外部端子成形直前まで外
部端子支持テープにより保持されていることから、平坦
度，位置精度が高品質な外部端子が得られ、電気的特性
検査不良を低減できる効果がある。
【００２３】また、狭リードピッチ高密度実装に対応す
る半導体装置を製造するにあたり、電気的特性検査及び
バーンイン等電気的スクリーニングは標準化されたリー
ドピッチとリード幅を持つ電気的特性検査用端子により
行なうため、既存の測定治具，ソケットを利用できるの
で測定治具，ソケット，バンドラ，バーンイン装置の標
準化と共用化が可能となり、製造コストの低減効果があ
る。
る半導体装置を製造するにあたり、電気的特性検査及び
バーンイン等電気的スクリーニングは標準化されたリー
ドピッチとリード幅を持つ電気的特性検査用端子により
行なうため、既存の測定治具，ソケットを利用できるの
で測定治具，ソケット，バンドラ，バーンイン装置の標
準化と共用化が可能となり、製造コストの低減効果があ
る。
【００２４】さらに、それらソケット，バーンイン装置
の開発期間が不要になるため、新規半導体装置の開発期
間が短縮できるという効果を有する。
の開発期間が不要になるため、新規半導体装置の開発期
間が短縮できるという効果を有する。
【図１】本発明の一実施例を説明する樹脂封止前のリー
ドフレームの平面図及び側面図である。
ドフレームの平面図及び側面図である。
【図２】図１のリードフレームの樹脂封止後の平面図で
ある。
ある。
【図３】図２の電気的特性検査用端子成形後の平面図で
ある。
ある。
【図４】従来の半導体装置の製造方法を説明するリード
フレームの一例の平面図である。
フレームの一例の平面図である。
１ ダイパッド部 ２ 内部端子 ３ 外部端子 ４ 電気的特性検査用端子 ５ タイバー部 ６ 電気的特性検査用端子支持部 ７ 外部端子支持テープ ８ 封止樹脂 ９ 半導体装置接続部
Claims (1)
- 【請求項１】 プリント基板実装に使用する外部端子と
該外部端子の先端に該外部端子のピッチと異なりかつ標
準化されたリードピッチと標準化されたリード幅とを有
する電気的特性検査用端子を備え該電気的特性検査用端
子を補強する構造を備える半導体装置の前記電気的特性
検査用端子により電気的特性検査とバーンインを含む電
気的スクリーニングを行なう工程と、前記電気的特性検
査用端子を切断し前記プリント基板実装用の前記外部端
子成形を行なう工程とを有することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21758092A JPH0669410A (ja) | 1992-08-17 | 1992-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21758092A JPH0669410A (ja) | 1992-08-17 | 1992-08-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669410A true JPH0669410A (ja) | 1994-03-11 |
Family
ID=16706512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21758092A Pending JPH0669410A (ja) | 1992-08-17 | 1992-08-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669410A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07169902A (ja) * | 1993-12-16 | 1995-07-04 | Nec Corp | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60165748A (ja) * | 1984-02-08 | 1985-08-28 | Toshiba Corp | リ−ドフレ−ム |
| JPH04127450A (ja) * | 1990-09-18 | 1992-04-28 | Fujitsu Miyagi Electron:Kk | リードフレームと半導体装置の製造方法 |
-
1992
- 1992-08-17 JP JP21758092A patent/JPH0669410A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60165748A (ja) * | 1984-02-08 | 1985-08-28 | Toshiba Corp | リ−ドフレ−ム |
| JPH04127450A (ja) * | 1990-09-18 | 1992-04-28 | Fujitsu Miyagi Electron:Kk | リードフレームと半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07169902A (ja) * | 1993-12-16 | 1995-07-04 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229202B1 (en) | Semiconductor package having downset leadframe for reducing package bow | |
| USRE37413E1 (en) | Semiconductor package for a semiconductor chip having centrally located bottom bond pads | |
| KR0128251Y1 (ko) | 리드 노출형 반도체 조립장치 | |
| US7554179B2 (en) | Multi-leadframe semiconductor package and method of manufacture | |
| US8008132B2 (en) | Etched surface mount islands in a leadframe package | |
| JPH0722567A (ja) | モールド樹脂封止型半導体装置とその製造方法 | |
| JPH0669410A (ja) | 半導体装置の製造方法 | |
| KR20040010075A (ko) | 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및소형소자의 전기특성 검사방법 | |
| JPH05243455A (ja) | 半導体装置及びその製造方法 | |
| JP2933105B2 (ja) | 半導体装置 | |
| US20040128830A1 (en) | Mapable tape apply for LOC and BOC packages | |
| JPH06132449A (ja) | 半導体装置 | |
| KR100258876B1 (ko) | 반도체 시험용 패키지의 제조방법 | |
| JP2014165425A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2504194B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JP2002196035A (ja) | 半導体装置の製造方法およびキャリア | |
| JPH04263459A (ja) | 半導体装置の製造方法 | |
| JPH06302660A (ja) | 半導体装置の製造方法 | |
| KR200151986Y1 (ko) | 칩의 실장장치 | |
| JPH10115659A (ja) | ベアチップテスト用治具 | |
| JPH02303056A (ja) | 半導体集積回路の製造方法 | |
| CN114649216A (zh) | 制造半导体器件的方法、使用的组件和相应的半导体器件 | |
| JPS60200537A (ja) | テスト専用端子付半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980818 |