JPH0667974A - メモリアクセス回路 - Google Patents

メモリアクセス回路

Info

Publication number
JPH0667974A
JPH0667974A JP21810192A JP21810192A JPH0667974A JP H0667974 A JPH0667974 A JP H0667974A JP 21810192 A JP21810192 A JP 21810192A JP 21810192 A JP21810192 A JP 21810192A JP H0667974 A JPH0667974 A JP H0667974A
Authority
JP
Japan
Prior art keywords
address
clock
signal
circuit
significant bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21810192A
Other languages
English (en)
Other versions
JP3168717B2 (ja
Inventor
Yukihisa Oya
幸久 大家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21810192A priority Critical patent/JP3168717B2/ja
Publication of JPH0667974A publication Critical patent/JPH0667974A/ja
Application granted granted Critical
Publication of JP3168717B2 publication Critical patent/JP3168717B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 メモリアクセス回路に関し、2個のモジュー
ルを使用して4連続アドレスをアクセスするインタリー
ブ手段を提供することを目的とする。 【構成】 偶数モジュール31と奇数モジュール32とを
有するメモリをアクセスする回路であって、アドレスの
最下位のビットと最下位の次のビットとの排他的論理和
を前記偶数モジュール31に送るアドレスの最下位のビッ
トとし、アドレスの最下位の次のビットを前記奇数モジ
ュール32に送るアドレスの最下位のビットとするアドレ
ス変換30を行い、残りのアドレスビットは同一として双
方のモジュールに与えるように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はメモリアクセス回路に関
する。
【0002】
【従来の技術】近来、RISCチップ等の演算速度が早
いCPUを使用することにより、よりメモリアクセスタ
イムの早いプログラム用メモリ(例えばROM)又はよ
り早いメモリアクセスの可能なハードウェアの要求が高
くなった。
【0003】従来メモリアクセスを早くするためには
より早いメモリを使用する、キャッシュを使用する、
RAMの特殊機能(ページモード、ニブルモード等)
を使用する、インタリーブ回路を使用する、のような
ものがあるが、いずれも通常のメモリに比較してコスト
がかかる、又は余計な回路を必要とし、基板上の素子の
数が増えてしまうという問題がある。
【0004】本発明は上記インタリーブ回路をより発展
させ、インタリーブ回路と同等のスピード、インタリー
ブ回路より少ない素子数でメモリアクセスが可能になる
ようにするものである。
【0005】インタリーブ制御ではメモリをN個のモジ
ュールに分割し、アドレスのi番地がモードNのi番目
のメモリのモジュールに属するようにアドレス付けをし
て各モジュールが並列に動作可能にする。同時に動作さ
せる場合は連続して複数のアドレスをアクセスしてお
き、出てきたデータをアドレスの順番に取り出して使用
する。
【0006】図4は従来のインタリーブ制御によるメモ
リアクセス回路の構成図である。図のようにインタリー
ブ回路は、複数のROMに同時にアクセスすることによ
り、連続したアドレスのデータ(プログラム)を読み出
すスピードを上げる。図において、11〜14はROM
であって、プログラムを記憶するものである。ここで、
ROMは*CS信号(チッブセレクト信号)及びアドレ
ス信号からのアクセスタイムは150nSであるが、*
OE信号(アウトプットイネーブル信号)からのアクセ
スタイムは75nSである。
【0007】また15はデコーダであって、アドレスの
A20及びA21ビット(アドレスの最上位ビットであ
って、ROMと他のメモリとを識別するために用いられ
る)を符号化してROMを識別する信号(*CS信号)
を生成するものである。
【0008】16はデコーダであって、アドレスのA0
及びA1ビット(アドレスの最下位ビットであって、R
OMのインタリーブのモジュールを識別するために用い
られる)を符号化してROMの4つの素子を識別する*
OE0〜*OE3信号を生成するものである。
【0009】又、図5は図4の従来のインタリーブ制御
によるメモリアクセス回路のタイムチャートである。以
下図を使用して動作を説明する。タイムチャート上のク
ロック間隔(Ti )は100nSである。
【0010】先ずCPU8 (後で説明する)は、クロッ
クt0で各ROM素子にアドレスカウンタで作成したア
ドレスと*CS信号を与えてデータアクセスを開始す
る。ここでアドレスは連続してアクセスされるものとす
る。
【0011】各ROM素子へのアドレス信号はA2〜A
19までの18ビットが与えられる。又、各ROM素子
への*CS信号及び*OE信号はデコーダ15,16 から与
えられる。
【0012】アドレスは最初のアドレスのA0及びA1
ビットが”0”のときは2クロックの間変化しないが、
その後4クロック(t2,t3,t4,t5)の間はクロック毎に変
化して1づつ増加したアドレスが発生される。このよう
なアドレス発生は図6のメモリ制御回路の構成図に示す
回路によって実現することが出来る。
【0013】図において、8は中央処理装置(以下CP
Uと略する)であって、メモリにアクセス要求を出すも
のである。又CPU8 は*CS信号及び*OET信号を
発生する。20はアドレスカウンタであって、クロック
(CLK)をアンド回路18でゲートしてアドレス歩進を
行うものである。19は双安定回路であって、アドレス
の下位の2ビットA0とA1とが”0”であるとき1ク
ロックだけアドレスカウンタ20のアドレス歩進を抑止す
る。
【0014】アンド回路17はアドレスの下位の2ビット
A0とA1とが”1”であるとき双安定回路19を”1”
にセットすることによってアドレスの下位の2ビットA
0とA1とが”0”であるとき1クロックだけアドレス
カウンタ20のアドレス歩進を抑止する。
【0015】このようなアドレスを発生してメモリに与
えると、アドレスと*CS信号がクロックt0で与えら
れるので、アクセスタイムが150nSだからクロック
t2のときすべてのROM(11〜14) でデータが読み出
される。
【0016】しかし、*OE信号はアドレスのA0及び
A1ビット及びCPU8 が生成した*OET信号とを、
デコーダ16でデコードして*OE0〜*OE3信号を生
成してROMの4つの素子に与える(図5の(E)〜(H)
)。*OET信号は4つの連続したアドレスをアクセ
スできるように4クロック連続した信号となって供給さ
れる(図5の(D))。
【0017】そこで、ROMの実際のアクセスは*OE
0〜*OE3信号で決定されて、図6に示すように、R
OM11に対してクロックt1で*OE0が与えられてか
ら75nS後ROM11のデータが出力され、クロックt
2で出力を得ることが出来る。
【0018】同様にROM12はクロックt2で*OE1
が与えられてから75nS後クロックt3で、データが
出力される。このように1クロックで擬似的に高速にメ
モリの読出データを得ることができる。各ROMの出力
は論理和をとって出力される( 図5の(I))。
【0019】図4のように構成することによって、も
し、現在XXXX01番地をアクセスしており、次のア
ドレスがXXXX10番地であったならば、XXXX1
0番地へのアクセスは1クロック分(100nS)だけ
XXXX01番地へのアクセスよりスピードが上がる。
【0020】即ち、アドレスと*CS信号がクロックt
0で与えられるので、アクセスタイムが150nSだか
らクロックt2のときすべてのROM11〜14でデータが
読み出される。しかし、ROMの実際のアクセスは*O
E信号で決定されて、ROM11に対してクロックt1で
*OE0が与えられてから75nS後クロックt2でR
OM11でデータが出力される。そこであたかも1クロッ
ク分(100nS)だけスピードが上がったように見え
るのである。
【0021】
【発明が解決しようとする課題】しかしインタリーブ回
路は、連続してアクセス可能(00→01→10→1
1)な数だけROMが必要であり、アドレスが2進で指
定されるので通常は2n 個のROMが必要である。も
し、000番地から111番地までの連続アクセスを必
要とする場合は8個必要となるという問題があった。
【0022】本発明はこのような点にかんがみて、2個
のメモリのモジュールを使用して4連続アドレスをアク
セスするインタリーブ手段を提供することを目的とす
る。
【0023】
【課題を解決するための手段】上記の課題は下記の如く
に構成されたメモリアクセス回路によって解決される。
【0024】図1は、本発明の原理図である。偶数モジ
ュール31と奇数モジュール32とを有するメモリをアクセ
スする回路であって、アドレスの最下位のビットと最下
位の次のビットとの排他的論理和を前記偶数モジュール
31に送るアドレスの最下位のビットとし、アドレスの最
下位の次のビットを前記奇数モジュール32に送るアドレ
スの最下位のビットとするアドレス変換30を行い、残り
のアドレスビットは同一として双方のモジュールに与え
るように構成する。
【0025】
【作用】アドレスの最下位のビットと最下位の次のビッ
トとの排他的論理和を前記偶数モジュール31に送るアド
レスの最下位のビットとし、アドレスの最下位の次のビ
ットを前記奇数モジュール32に送るアドレスの最下位の
ビットとするアドレス変換30を行い、残りのアドレスビ
ットは同一として双方のモジュールに与えることによっ
て、4つのアドレスを連続して高速でアクセスすること
ができる。
【0026】第一のアドレスは偶数モジュール側であ
り、モジュールに与えられる最下位ビットはアドレスの
最下位のビットと最下位の次のビットとの排他的論理
和、即ち20 のビットと21 のビットの排他的論理和で
あり、20 のビットが”0”であり、21 のビットが”
0”である。クロックt0 で与えられ、アクセスタイム
が150nSでクロックt2 で出力を得ることができ
る。
【0027】第二のアドレスは奇数モジュール側であ
り、モジュールに与えられる最下位ビットはアドレスの
最下位の次のビット、即ち21 のビットでありこれが”
0”としてクロックt0 で与えられる。クロックt0 か
ら150nSで出力を得ることができるが、アドレスカ
ウンタからの出力はクロックt1 で与えられるのでアク
セスタイムは100nSのように見える。
【0028】第三のアドレスは偶数モジュール側であ
り、モジュールに与えられる最下位ビットはクロックt
2 で確定するのでクロックt4 で出力を得ることができ
る。第四のアドレスは奇数モジュール側であり、モジュ
ールに与えられる最下位ビットはアドレスの最下位の次
のビットであり、クロックt3 で確定するのでクロック
t5 で出力を得ることができる。
【0029】このように本構成によればアクセスアドレ
スが1クロック前に確定するので、等価的にそれだけア
クセスタイムが早くなるという効果が生ずる。
【0030】
【実施例】図2は本発明の実施例のメモリアドレス回路
の構成図である。図において、11と12はROMであ
って、11は偶数側、12は奇数側のアドレスに対応す
る。30はアドレス変換回路であって、アドレスの最下
位のビット(20 のビット)と最下位の次のビット(2
1 のビット)との排他的論理和を偶数ROM11に送るア
ドレスの最下位のビットとし、アドレスの最下位の次の
ビット(21 のビット)を奇数ROM12に送るアドレス
の最下位のビットとするアドレスの変換を行うものであ
る。
【0031】16aはデコーダであって、ROM11,12
を選択する*OE信号を作成する回路である。又、図6
のCPUやアドレスカウンタ等は従来の回路と同様にな
っている。その他、図4と同一符号の物は同一物であ
る。
【0032】図3は本発明の実施例のメモリアクセス回
路を説明するためのタイムチャートである。以下に図2
と図3を使用して本発明の実施例の動作を説明する。ア
ドレスカウンタ20は従来と同様にクロック毎にアドレス
を順次増加させる(図3の(A))。但し、クロックt1
のときだけ歩進しないようにする。又、CPU8 は従来
同様に*CS0信号( 図3の(D))と*OET信号( 図
3の(E))を送出する。
【0033】ROM11に送るアドレスの最下位のビット
はアドレスの最下位のビット(20のビット)と最下位
の次のビット(21 のビット)との排他的論理和であっ
て、図3の(B) に示されるようにクロックt0 からt4
までは0→0→1→1→0と変化する。同様にROM12
に送るアドレスの最下位のビットはアドレスの最下位の
次のビット(21 のビット)であって、図3の(C) に示
されるようにクロックt0 からt4 までは0→0→0→
1→1と変化する。これらのアドレス信号はアドレス変
換回路30によって作成される。
【0034】残りの22 のビットから219のビットまで
は両方のROMにそのまま供給される。*CST信号は
デコーダ15によってアドレス信号(A20〜A21)と
共に復号化してROMの選択信号(*CS0信号)とし
てROMに供給される。
【0035】クロックt0 でROM11,12 は各々*CS
0信号とアドレス信号を受けてアクセス動作を開始す
る。クロックt1 でROM11に*OE0信号( 図3の
(F))が与えられる。*OE0信号は*OET信号とア
ドレスのA0(20 のビット)信号からデコードして作
成される。この信号でROM11のアクセスが開始され、
この時点から75nSでデータが出力される。図3のT
A=75nSの時間はこれを示す。
【0036】クロックt2 でアドレスXXXX00に対応する
ROM11のデータが出力されるとともに*OE1信号(
図3の(F))がROM12に与えられる。そしてROM11
には新しいアドレス信号が与えられる( 図3の(B))。
この信号はアドレス変換回路30によって作成されたもの
である。*OE1信号も*OET信号とアドレスのA0
(20 のビット)信号からデコードして作成される。
【0037】クロックt3 でアドレスXXXX01に対応する
ROM12のデータが出力されるとともに*OE0信号(
図3の(F))がROM11に与えられる。そしてROM12
には新しいアドレス信号が与えられる( 図3の(C))。
【0038】同様にクロックt4 でアドレスXXXX10に対
応するデータ、クロックt0 でアドレスXXXX11に対応す
るデータが出力する。出力はROM11とROM12の出力
を論理和をとって出力される( 図3の(H))。
【0039】上記動作の説明で明確になったように、本
発明のアドレス変換回路30で作成される各ROMに対す
るアドレスが、等価的に1クロック先に出力されること
になるので、ROMに対する*OE信号によって1 クロ
ックで出力を得ることができる。
【0040】本発明のアドレス変換回路30は極めて簡単
に構成されており、この回路を使用することによって従
来の4ウェイのインタリーブ回路と同一の効果が生じて
いることがわかる。
【0041】
【発明の効果】インタリーブによりスピードを早めよう
とすると、ROMの個数を増加させなければならない
が、本発明ではスピードを早めても偶数、奇数のROM
さえあればよいため、スピードアップのためにROM内
に余分な容量が出来たり、小容量のROMを多く使った
りしなくて済む。
【0042】従って、コストの低減や、実装面積の減少
になり、実用的効果がある。
【図面の簡単な説明】
【図1】 本発明の原理図
【図2】 本発明の実施例のメモリアクセス回路の構成
【図3】本発明の実施例のメモリアクセス回路を説明す
るためのタイムチャート
【図4】 従来のインタリーブ制御によるメモリアクセ
ス回路の構成図
【図5】従来のインタリーブ制御によるメモリアクセス
回路のタイムチャート
【図6】 メモリ制御回路の構成図
【符号の説明】
8 CPU 11〜14 ROM 15,16 デコーダ 17,18 AN
D回路 19 双安定回路 20 アドレスカ
ウンタ 30 アドレス変換回路 31 偶数モジュ
ール 32 奇数モジュール

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 偶数モジュール(31)と奇数モジュール(3
    2)とを有するメモリをアクセスする回路であって、 アドレスの最下位のビットと最下位の次のビットとの排
    他的論理和を前記偶数モジュール(31)に送るアドレスの
    最下位のビットとし、アドレスの最下位の次のビットを
    前記奇数モジュール(32)に送るアドレスの最下位のビッ
    トとするアドレス変換(30)を行い、残りのアドレスビッ
    トは同一として双方のモジュールに与えることを特徴と
    するメモリアクセス回路。
JP21810192A 1992-08-18 1992-08-18 メモリアクセス回路 Expired - Fee Related JP3168717B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21810192A JP3168717B2 (ja) 1992-08-18 1992-08-18 メモリアクセス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21810192A JP3168717B2 (ja) 1992-08-18 1992-08-18 メモリアクセス回路

Publications (2)

Publication Number Publication Date
JPH0667974A true JPH0667974A (ja) 1994-03-11
JP3168717B2 JP3168717B2 (ja) 2001-05-21

Family

ID=16714652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21810192A Expired - Fee Related JP3168717B2 (ja) 1992-08-18 1992-08-18 メモリアクセス回路

Country Status (1)

Country Link
JP (1) JP3168717B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01201303A (ja) * 1988-02-04 1989-08-14 Showa Denko Kk 変性ポリオレフィンとその製造方法およびそれを用いる共重合体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01201303A (ja) * 1988-02-04 1989-08-14 Showa Denko Kk 変性ポリオレフィンとその製造方法およびそれを用いる共重合体の製造方法

Also Published As

Publication number Publication date
JP3168717B2 (ja) 2001-05-21

Similar Documents

Publication Publication Date Title
JP3176228B2 (ja) 半導体記憶装置
JPH11149775A (ja) メモリ選択回路及び半導体メモリ装置
US5136588A (en) Interleaving method and apparatus
JPH0383299A (ja) 半導体記憶装置
KR0161868B1 (ko) 메모리 주소제어회로
JP2982618B2 (ja) メモリ選択回路
JP3313056B2 (ja) Cd−romドライブのデコーディング装置における誤り訂正のためのメモリ読出し方法及び回路
JP3168717B2 (ja) メモリアクセス回路
US6992948B2 (en) Memory device having address generating circuit using phase adjustment by sampling divided clock to generate address signal of several bits having one bit changed in sequential order
JPH05197619A (ja) マルチcpu用メモリ制御回路
JPH07296593A (ja) 半導体記憶装置
JPH0659972A (ja) メモリ制御装置
JP2001101869A (ja) 半導体装置
JPH05189304A (ja) 半導体記憶装置
JP2563537Y2 (ja) メモリのチップセレクト回路
JPS6314434B2 (ja)
JPH10320971A (ja) メモリ制御方式
JPH05120880A (ja) メモリ
JPH0283642A (ja) メモリ制御方式
JPH06275079A (ja) 半導体記憶装置
JPS61220042A (ja) メモリアクセス制御方式
JP2002163146A (ja) マイコンに内蔵されるメモリアクセス装置
JPH09130255A (ja) パルス生成回路
JPH05151076A (ja) メモリアドレス拡張制御方式
JPH04253236A (ja) アクセス制御方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010213

LAPS Cancellation because of no payment of annual fees