JPH0666616B2 - 自動利得制御装置 - Google Patents
自動利得制御装置Info
- Publication number
- JPH0666616B2 JPH0666616B2 JP63507765A JP50776588A JPH0666616B2 JP H0666616 B2 JPH0666616 B2 JP H0666616B2 JP 63507765 A JP63507765 A JP 63507765A JP 50776588 A JP50776588 A JP 50776588A JP H0666616 B2 JPH0666616 B2 JP H0666616B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- multiplexer
- input signal
- current
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 発明の背景 1.発明の分野 本発明は、一般的に言えば、増幅器の自動利得制御の分
野に関し、一層詳しくは、複数のソースによって制御さ
れる自動利得制御装置に関する。
野に関し、一層詳しくは、複数のソースによって制御さ
れる自動利得制御装置に関する。
2.従来技術の説明 ディジタル・データ処理装置では、データは、普通、磁
気転換の形で磁気ディスクに記憶される。各ディスクは
複数の同心のトラックに分割されており、各トラックが
ディスクの回転中心から所定の距離のところにある。各
ディスクは複数のセクタにも分割されており、これらの
セクタはディスクの或る選定された角度領域を表わす。
さらに、各ディスクがデータを書込める面を２つ持って
いるのが普通なので、データの位置は面、トラックおよ
びセクタの識別で完全に識別される。ディスク・システ
ムが２つ以上のディスクを持っている場合には、ディス
ク識別も必要となる。
気転換の形で磁気ディスクに記憶される。各ディスクは
複数の同心のトラックに分割されており、各トラックが
ディスクの回転中心から所定の距離のところにある。各
ディスクは複数のセクタにも分割されており、これらの
セクタはディスクの或る選定された角度領域を表わす。
さらに、各ディスクがデータを書込める面を２つ持って
いるのが普通なので、データの位置は面、トラックおよ
びセクタの識別で完全に識別される。ディスク・システ
ムが２つ以上のディスクを持っている場合には、ディス
ク識別も必要となる。
セクタはいくつかの部分を有する。或るセクタは消去部
分で始まり、プリアンブル、データと続き、ポストアン
ブルで終る。消去部分はプリアンブルの設置を許すもの
であり、このプリアンブルというのは本質的には急速タ
イミング同期化を許すように選んだ所定の初期パターン
を有するデータである。さらに、プリアンブルはセク
タ、トラック、面、ディスクの識別を可能とするアドレ
ス部分を包含する。アドレス部分に続いてデータがあ
る。
分で始まり、プリアンブル、データと続き、ポストアン
ブルで終る。消去部分はプリアンブルの設置を許すもの
であり、このプリアンブルというのは本質的には急速タ
イミング同期化を許すように選んだ所定の初期パターン
を有するデータである。さらに、プリアンブルはセク
タ、トラック、面、ディスクの識別を可能とするアドレ
ス部分を包含する。アドレス部分に続いてデータがあ
る。
ディスク・システムは、普通は、読み取り／書き込みヘ
ッドから読み取り信号を増幅するための増幅器を包含す
る。増幅器の利得、すなわち、増幅度は自動利得制御
（AGC）回路によって制御される。この自動利得制御回
路は増幅器からの出力信号を効果的に受け取り、この出
力信号が或る選定された範囲内に確実にあるように増幅
器を制御する。これにより、出力信号が下流側の回路に
過負荷を与えるほど大きくなるのを防ぐことができる。
もし過負荷を受けると、下流側の回路でデータのひずみ
や変性が生じる可能性がある。
ッドから読み取り信号を増幅するための増幅器を包含す
る。増幅器の利得、すなわち、増幅度は自動利得制御
（AGC）回路によって制御される。この自動利得制御回
路は増幅器からの出力信号を効果的に受け取り、この出
力信号が或る選定された範囲内に確実にあるように増幅
器を制御する。これにより、出力信号が下流側の回路に
過負荷を与えるほど大きくなるのを防ぐことができる。
もし過負荷を受けると、下流側の回路でデータのひずみ
や変性が生じる可能性がある。
増幅作用がAGC回路で制御されるディスク・システムに
関連して２つの問題が生じる。まず、或るセクタの消去
部分を位置決めしようとする際、AGC回路で制御される
利得レベルが高過ぎるということはあり得ず、利得が低
いと、消去部分のノイズが消去部分として認識されない
ようになってしまい、そのノイズが記録信号として誤っ
て現れてしまうという問題がある。正しい利得の選択も
ディスク面上の変動の効果として各ディスク毎に異なる
可能性がある。さらに、正しい利得選択はディスクおよ
びヘッドの製作時のばらつきの結果としてディスク毎に
異なる可能性がある。しかしながら、正しい利得選択は
消去部分の迅速な位置決めを助け、消去部分をより小さ
くし、したがって、ディスクをより多いセクタに分割す
るのを可能とし、ディスクにより多くのデータを保持す
ることを可能とする。
関連して２つの問題が生じる。まず、或るセクタの消去
部分を位置決めしようとする際、AGC回路で制御される
利得レベルが高過ぎるということはあり得ず、利得が低
いと、消去部分のノイズが消去部分として認識されない
ようになってしまい、そのノイズが記録信号として誤っ
て現れてしまうという問題がある。正しい利得の選択も
ディスク面上の変動の効果として各ディスク毎に異なる
可能性がある。さらに、正しい利得選択はディスクおよ
びヘッドの製作時のばらつきの結果としてディスク毎に
異なる可能性がある。しかしながら、正しい利得選択は
消去部分の迅速な位置決めを助け、消去部分をより小さ
くし、したがって、ディスクをより多いセクタに分割す
るのを可能とし、ディスクにより多くのデータを保持す
ることを可能とする。
第２の問題は、セクタのデータ部分において、データ・
パターンが予測不可能となることである。したがって、
AGC回路が増幅器の利得を高めることになる結果とし
て、読み取り／書込みヘッドによって低信号が発生する
のに比較的長い時間がかかることがある。これはノイズ
をデータ信号として増幅してしまうこともあり、誤信号
を発生することがある。さらに、妥当な転換がディスク
上で最終的に検出されたとき、増幅器で発生した信号が
大きくなってひずみの生じた、あるいは、変形したデー
タを発生させ、下流側の回路に送る可能性がある。
パターンが予測不可能となることである。したがって、
AGC回路が増幅器の利得を高めることになる結果とし
て、読み取り／書込みヘッドによって低信号が発生する
のに比較的長い時間がかかることがある。これはノイズ
をデータ信号として増幅してしまうこともあり、誤信号
を発生することがある。さらに、妥当な転換がディスク
上で最終的に検出されたとき、増幅器で発生した信号が
大きくなってひずみの生じた、あるいは、変形したデー
タを発生させ、下流側の回路に送る可能性がある。
発明の概要 本発明はディジタル・データ処理システムで用いられる
ディスク・システムにおける増幅器を制御するのに使用
できる改良したAGC装置を提供する。
ディスク・システムにおける増幅器を制御するのに使用
できる改良したAGC装置を提供する。
簡単に言えば、増幅器の利得を制御するAGC装置はAGCマ
ルチプレクサとAGC回路とを包含する。AGC回路はAGCマ
ルチプレクサから入力信号を受け、それに応答して利得
制御信号を発生する。AGCマルチプレクサは３つのモー
ドで作動する。第１のモード（セクタの消去部分が検出
されつつあるモード）では、AGCマルチプレクサは所定
電圧レベルの入力プリセット信号をAGC回路に送り、こ
のAGC回路が利得制御信号を発生して利得を所定のレベ
ルまで制御できるようにする。第２のモードでは、AGC
マルチプレクサは増幅器からの出力信号に関連した信号
をAGC回路に送り、AGC回路が増幅器の出力レベルに関連
した利得信号を発生できるようにする。このモードでは
セクタのプリアンブル部分で使用できる。第３のモード
では、AGCマルチプレクサはその出力信号を一定に維持
し、AGC回路がその利得制御を一定に維持できるように
する。このモードは、たとえば、セクタのデータ部分で
使用して読み取り／書込みヘッドからの信号が低レベル
にある可能性のある長い部分で利得を一定に維持するこ
とができる。
ルチプレクサとAGC回路とを包含する。AGC回路はAGCマ
ルチプレクサから入力信号を受け、それに応答して利得
制御信号を発生する。AGCマルチプレクサは３つのモー
ドで作動する。第１のモード（セクタの消去部分が検出
されつつあるモード）では、AGCマルチプレクサは所定
電圧レベルの入力プリセット信号をAGC回路に送り、こ
のAGC回路が利得制御信号を発生して利得を所定のレベ
ルまで制御できるようにする。第２のモードでは、AGC
マルチプレクサは増幅器からの出力信号に関連した信号
をAGC回路に送り、AGC回路が増幅器の出力レベルに関連
した利得信号を発生できるようにする。このモードでは
セクタのプリアンブル部分で使用できる。第３のモード
では、AGCマルチプレクサはその出力信号を一定に維持
し、AGC回路がその利得制御を一定に維持できるように
する。このモードは、たとえば、セクタのデータ部分で
使用して読み取り／書込みヘッドからの信号が低レベル
にある可能性のある長い部分で利得を一定に維持するこ
とができる。
本発明の別の特徴によれば、AGC装置は選定した動作中
に増幅器の利得を予備的に定めるのに使用できる。利得
制御信号を増幅器を制御するのに使用可能として或る選
定した利得を得るのに必要な動作の各パラメータのため
のプリセット信号レベルにマップが維持される。選定動
作中、プリセット信号はマップによって決定されたレベ
ルを持つことができ、マルチプレクサはそれに応答して
利得制御信号をAGC回路に送る。このAGC装置がたとえば
ディスク・システムで使用され、動作についてのパラメ
ータがセクタ、トラック、読み取り／書込みヘッドに関
係している場合には、マップからプリセット信号レベル
がたとえばセクタの消去部分の位置を決定する作業で使
用され得る。
に増幅器の利得を予備的に定めるのに使用できる。利得
制御信号を増幅器を制御するのに使用可能として或る選
定した利得を得るのに必要な動作の各パラメータのため
のプリセット信号レベルにマップが維持される。選定動
作中、プリセット信号はマップによって決定されたレベ
ルを持つことができ、マルチプレクサはそれに応答して
利得制御信号をAGC回路に送る。このAGC装置がたとえば
ディスク・システムで使用され、動作についてのパラメ
ータがセクタ、トラック、読み取り／書込みヘッドに関
係している場合には、マップからプリセット信号レベル
がたとえばセクタの消去部分の位置を決定する作業で使
用され得る。
図面の簡単な説明 本発明は後述の請求の範囲において特に指摘される。本
発明の上記およびさらなる利点は添付図面に関連した以
下の説明を参照することによって一層良く理解して貰え
よう。図面において、 第１図は本発明に従って構成された、増幅器および自動
利得制御経路を包含する増幅ステージの全体的なブロッ
ク図である。
発明の上記およびさらなる利点は添付図面に関連した以
下の説明を参照することによって一層良く理解して貰え
よう。図面において、 第１図は本発明に従って構成された、増幅器および自動
利得制御経路を包含する増幅ステージの全体的なブロッ
ク図である。
第２図は第１図に示した自動利得制御経路で用いられる
AGCマルチプレクサ回路の概略回路図である。
AGCマルチプレクサ回路の概略回路図である。
図示実施例の詳細な説明 本発明によるシステムが第１図に示してある。第１図を
参照して、入力増幅器回路10は、たとえば、普通の読み
取り／書込みヘッド（図示せず）からREAD IN入力信号
を受け取る。このヘッドはディスク（図示せず）上の磁
気転換に応答してREAD IN入力信号を発生する。増幅器
10は、自動利得制御（AGC）回路11からのGAIN CTRL利
得制御信号に応答して、READ IN入力信号を増幅し、そ
れに応答してREAD OUT出力信号を発生する。これは下
流側の回路（図示せず）に送られる。この回路は、たと
えば、次の増幅器ステージであるか、あるいは、普通の
要領でディジタル・データ、クロッキング信号を発生す
るデータ・セパレータ／移相ロック・ループ回路であ
る。GAIN CTRL 利得制御信号は増幅器10の利得、すな
わち、増幅度を制御する。
参照して、入力増幅器回路10は、たとえば、普通の読み
取り／書込みヘッド（図示せず）からREAD IN入力信号
を受け取る。このヘッドはディスク（図示せず）上の磁
気転換に応答してREAD IN入力信号を発生する。増幅器
10は、自動利得制御（AGC）回路11からのGAIN CTRL利
得制御信号に応答して、READ IN入力信号を増幅し、そ
れに応答してREAD OUT出力信号を発生する。これは下
流側の回路（図示せず）に送られる。この回路は、たと
えば、次の増幅器ステージであるか、あるいは、普通の
要領でディジタル・データ、クロッキング信号を発生す
るデータ・セパレータ／移相ロック・ループ回路であ
る。GAIN CTRL 利得制御信号は増幅器10の利得、すな
わち、増幅度を制御する。
従来と同様に、AGC回路11とAGCマルチプレクサ12とを包
含するAGC経路は、普通は、フィードバック様式で増幅
器10の利得を制御することができる。READ OUT出力信
号は整流器兼フィルタ回路20に送られ、これはそれに応
答してIN SIG入力信号を発生し、この入力信号は選定
時間にわたる増幅器10からの整流されたREAD OUT信号
の平均ピークレベルにほぼ一致する電圧レベルを有す
る。IN SIG 入力信号はAGCマルチプレクサ12に送られ
る。それに応答して、そして、他の回路（図示せず）か
らのCUP REF 電流基準信号に応答して、ACQ獲得信号
が主張されている場合には、AGCマルチプレクサ12はAGC
SET 自動利得制御セット信号を発生する。このAGC
SET 信号の電圧レベルはAGC回路11を制御する。あるい
は、EN PSTイネーブル・プリセット信号が主張されて
いる場合には、AGCマルチプレクサ12からのAGC SET
信号の電圧レベルはPST LVL プリセット・レベル信号
の電圧レベルによって制御される。一方、HOLD信号が主
張されている場合には、AGC SET 信号の電圧レベルは
HOLD信号が初めて主張されたときのレベルで制御され
る。
含するAGC経路は、普通は、フィードバック様式で増幅
器10の利得を制御することができる。READ OUT出力信
号は整流器兼フィルタ回路20に送られ、これはそれに応
答してIN SIG入力信号を発生し、この入力信号は選定
時間にわたる増幅器10からの整流されたREAD OUT信号
の平均ピークレベルにほぼ一致する電圧レベルを有す
る。IN SIG 入力信号はAGCマルチプレクサ12に送られ
る。それに応答して、そして、他の回路（図示せず）か
らのCUP REF 電流基準信号に応答して、ACQ獲得信号
が主張されている場合には、AGCマルチプレクサ12はAGC
SET 自動利得制御セット信号を発生する。このAGC
SET 信号の電圧レベルはAGC回路11を制御する。あるい
は、EN PSTイネーブル・プリセット信号が主張されて
いる場合には、AGCマルチプレクサ12からのAGC SET
信号の電圧レベルはPST LVL プリセット・レベル信号
の電圧レベルによって制御される。一方、HOLD信号が主
張されている場合には、AGC SET 信号の電圧レベルは
HOLD信号が初めて主張されたときのレベルで制御され
る。
AGCマルチプレクサ12はマイクロプロセッサ14で制御さ
れるAGCマルチプレクサ制御回路13によって制御され
る。AGCマルチプレクサ制御回路13はデータ・セパレー
タ回路（図示せず）からのDIG RDディジタル読み取り
信号を受け取り、それに応答して、また、マイクロプロ
セッサ14からのCMD uPコマンド・マイクロプロセッサ
信号に応答して、AGCマルチプレクサ12を制御するHOLD
ACQ獲得およびEN PSTイネーブル・プリセット信号を
発生する。
れるAGCマルチプレクサ制御回路13によって制御され
る。AGCマルチプレクサ制御回路13はデータ・セパレー
タ回路（図示せず）からのDIG RDディジタル読み取り
信号を受け取り、それに応答して、また、マイクロプロ
セッサ14からのCMD uPコマンド・マイクロプロセッサ
信号に応答して、AGCマルチプレクサ12を制御するHOLD
ACQ獲得およびEN PSTイネーブル・プリセット信号を
発生する。
マイクロプロセッサ14はバス15を介してアナログ・ディ
ジタル変換器16、ディジタル・アナログ変換器17および
メモリ18と連絡している。このアナログ・ディジタル変
換器はAGCマルチプレクサ12からAGC SET 信号を受け
取り、AGC SET 信号の電圧レベルを識別する符号化デ
ィジタル信号を発生する。マイクロプロセッサ14の制御
の下に、符号化ディジタル信号はメモリ18内に保持され
たマップ19の選定位置に記憶される。ディジタル・アナ
ログ変換器17はバス15を介してマップ19から符号化ディ
ジタル信号を受け取り、それに応答してRST LVL プリ
セット・レベル信号を発生する。この信号は符号化ディ
ジタル信号を代表する電圧レベルを有する。
ジタル変換器16、ディジタル・アナログ変換器17および
メモリ18と連絡している。このアナログ・ディジタル変
換器はAGCマルチプレクサ12からAGC SET 信号を受け
取り、AGC SET 信号の電圧レベルを識別する符号化デ
ィジタル信号を発生する。マイクロプロセッサ14の制御
の下に、符号化ディジタル信号はメモリ18内に保持され
たマップ19の選定位置に記憶される。ディジタル・アナ
ログ変換器17はバス15を介してマップ19から符号化ディ
ジタル信号を受け取り、それに応答してRST LVL プリ
セット・レベル信号を発生する。この信号は符号化ディ
ジタル信号を代表する電圧レベルを有する。
AGCマルチプレクサ12は次のように使用される。ディス
ク記憶装置において、データはディスクの中心から種々
の距離のところにある同心のトラックと、ディスクの角
度部分を表わすセクタに記憶される。さらに、ディスク
記憶装置では、ディスクがいくつかある可能性があり、
そして、各ディスクの両面にデータが記憶される可能性
もある。１つのセクタ内では、データまず消去領域で書
き込まれ、プリアンブル・データ、ポストアンブルと続
く。セクタに記録されたデータの始まりを位置決めする
には、消去領域を位置決めしなければならない。
ク記憶装置において、データはディスクの中心から種々
の距離のところにある同心のトラックと、ディスクの角
度部分を表わすセクタに記憶される。さらに、ディスク
記憶装置では、ディスクがいくつかある可能性があり、
そして、各ディスクの両面にデータが記憶される可能性
もある。１つのセクタ内では、データまず消去領域で書
き込まれ、プリアンブル・データ、ポストアンブルと続
く。セクタに記録されたデータの始まりを位置決めする
には、消去領域を位置決めしなければならない。
消去領域を示すREAD OUT読み取り出力信号に先立っ
て、AGCマルチプレクサ制御回路13はEN PSTイネーブル
・プリセット信号を主張し、マイクロプロセッサ14を遮
断するINT uP遮断マイクロプロセッサ信号を発生す
る。順次に、マイクロプロセッサ14は符号化ディジタル
信号をディジタル・アナログ変換器17に送り、後者を選
定電圧レベルを有するPST LVL を発生するように使用
可能とする。AGCマルチプレクサ制御回路13がその後に
選定時間内で消去領域を検出できない場合には、このAG
Cマルチプレクサ制御回路13はマイクロプロセッサ14を
再び遮断する。マイクロプロセッサ13は次に符号化ディ
ジタル信号をディジタル・アナログ変換器17に送り、そ
れを使用可能として以前よりも低い電圧レベルを有する
PST LVL を与える。
て、AGCマルチプレクサ制御回路13はEN PSTイネーブル
・プリセット信号を主張し、マイクロプロセッサ14を遮
断するINT uP遮断マイクロプロセッサ信号を発生す
る。順次に、マイクロプロセッサ14は符号化ディジタル
信号をディジタル・アナログ変換器17に送り、後者を選
定電圧レベルを有するPST LVL を発生するように使用
可能とする。AGCマルチプレクサ制御回路13がその後に
選定時間内で消去領域を検出できない場合には、このAG
Cマルチプレクサ制御回路13はマイクロプロセッサ14を
再び遮断する。マイクロプロセッサ13は次に符号化ディ
ジタル信号をディジタル・アナログ変換器17に送り、そ
れを使用可能として以前よりも低い電圧レベルを有する
PST LVL を与える。
これは、READ OUT読み取り出力信号がAGCマルチプレク
サ13に消去領域の位置決めが完了していることを示すま
で継続する。この時点で、AGCマルチプレクサ制御回路1
3が再びマイクロプロセッサ14を遮断する。次いで、マ
イクロプロセッサ14はアナログ・ディジタル変換器16が
AGCマルチプレクサ12からのAGC SET 自動利得制御セ
ット信号の電圧レベルを示す符号化ディジタル信号を発
生できるようにする。この符号化ディジタル信号は増幅
器10で処理されるREAD IN 信号を発生する特定の読み
取り／書き込みヘッドおよび消去信号が位置決めされて
いるトラック、セクタと組み合った位置においてマップ
19に格納される。
サ13に消去領域の位置決めが完了していることを示すま
で継続する。この時点で、AGCマルチプレクサ制御回路1
3が再びマイクロプロセッサ14を遮断する。次いで、マ
イクロプロセッサ14はアナログ・ディジタル変換器16が
AGCマルチプレクサ12からのAGC SET 自動利得制御セ
ット信号の電圧レベルを示す符号化ディジタル信号を発
生できるようにする。この符号化ディジタル信号は増幅
器10で処理されるREAD IN 信号を発生する特定の読み
取り／書き込みヘッドおよび消去信号が位置決めされて
いるトラック、セクタと組み合った位置においてマップ
19に格納される。
同じ手続きが続けられてすべての読み取り／書き込みヘ
ッドおよびディスク上のすべてのトラック、セクタにつ
いての値がマップ19に対して発生する。その後、或るセ
クタの消去領域を位置決め使用としている間にAGCマル
チプレクサ制御回路13からのリクェストに応じて、マイ
クロプロセッサがマップ19に記憶された符号化値に基い
てディジタル・アナログ変換器がPST LVL プリセット
・レベル信号を発生できるようにする。この信号は先に
決定された電圧レベルを有し、AGC回路11にセクタの消
去領域の検出を可能とするGAIN CTRL 利得制御信号を
発生させ得る。
ッドおよびディスク上のすべてのトラック、セクタにつ
いての値がマップ19に対して発生する。その後、或るセ
クタの消去領域を位置決め使用としている間にAGCマル
チプレクサ制御回路13からのリクェストに応じて、マイ
クロプロセッサがマップ19に記憶された符号化値に基い
てディジタル・アナログ変換器がPST LVL プリセット
・レベル信号を発生できるようにする。この信号は先に
決定された電圧レベルを有し、AGC回路11にセクタの消
去領域の検出を可能とするGAIN CTRL 利得制御信号を
発生させ得る。
消去領域の検出に続いて、AGCマルチプレクサ制御回路1
3はACQ獲得信号を主張し、この信号はAGCマルチプレク
サ12に増幅器10からのIN SIG 入力信号を追跡させるA
GC SET 自動利得制御セット信号を発生させることが
できる。これは、一般には、セクタのプリアンブル部分
で生じる。セクタのデータ部分では、AGCマルチプレク
サ制御回路13はHOLD信号を主張してAGC回路をセクタの
プリアンブル部分の終りのところでのレベルにGAIN CT
RL 利得制御信号を維持せしめることができる。これ
は、たとえば、データ部分が非磁気転換の長い部分を有
する場合に有用である。これが起こったならば、READ
OUT出力信号が低電圧レベルとなり、AGC回路11が増幅器
10の利得を高めることができるGAIN CTRL 信号を発生
することになる。増幅器10の利得は、ディスク上および
増幅器の上流側の回路内のノイズがREAD OUT出力信号
を変形する可能性のある点まで増大できる。
3はACQ獲得信号を主張し、この信号はAGCマルチプレク
サ12に増幅器10からのIN SIG 入力信号を追跡させるA
GC SET 自動利得制御セット信号を発生させることが
できる。これは、一般には、セクタのプリアンブル部分
で生じる。セクタのデータ部分では、AGCマルチプレク
サ制御回路13はHOLD信号を主張してAGC回路をセクタの
プリアンブル部分の終りのところでのレベルにGAIN CT
RL 利得制御信号を維持せしめることができる。これ
は、たとえば、データ部分が非磁気転換の長い部分を有
する場合に有用である。これが起こったならば、READ
OUT出力信号が低電圧レベルとなり、AGC回路11が増幅器
10の利得を高めることができるGAIN CTRL 信号を発生
することになる。増幅器10の利得は、ディスク上および
増幅器の上流側の回路内のノイズがREAD OUT出力信号
を変形する可能性のある点まで増大できる。
本発明に従って構成した自動利得制御（AGC）マルチプ
レクサ50が第２図に示してある。AGCマルチプレクサ50
はAGC SET 信号を発生して普通のAGC回路を制御し、
このAGC回路は普通の要領で増幅器回路の利得を制御す
る。第２図を参照して、AGCマルチプレクサは３つのモ
ード、すなわち、獲得モードと、ホールド・モードとプ
リセット・レベル・モードで作動する。獲得モードで
（ACQ 獲得信号の主張によって可能となる）では、AGC
マルチプレクサ50はIN SIG入力信号に応答して作動す
る。プリセット・レベル・モード（EN PSTイネーブル
・プリセット信号が主張されたときに可能となる）で
は、AGCマルチプレクサ50は外部から与えられたPST LV
L プリセット・レベル信号に応答してAGC SET 信号
を発生する。最後に、ホールド・モード（獲得モードま
たはプリセット・レベル・モードのいずれかの後に生
じ、HOLD信号の主張時に可能となる）では、AGCマルチ
プレクサはAGC回路を制御するAGC SET 信号の電圧レ
ベルをHOLD信号が主張されたときのレベルに効果的に維
持する。
レクサ50が第２図に示してある。AGCマルチプレクサ50
はAGC SET 信号を発生して普通のAGC回路を制御し、
このAGC回路は普通の要領で増幅器回路の利得を制御す
る。第２図を参照して、AGCマルチプレクサは３つのモ
ード、すなわち、獲得モードと、ホールド・モードとプ
リセット・レベル・モードで作動する。獲得モードで
（ACQ 獲得信号の主張によって可能となる）では、AGC
マルチプレクサ50はIN SIG入力信号に応答して作動す
る。プリセット・レベル・モード（EN PSTイネーブル
・プリセット信号が主張されたときに可能となる）で
は、AGCマルチプレクサ50は外部から与えられたPST LV
L プリセット・レベル信号に応答してAGC SET 信号
を発生する。最後に、ホールド・モード（獲得モードま
たはプリセット・レベル・モードのいずれかの後に生
じ、HOLD信号の主張時に可能となる）では、AGCマルチ
プレクサはAGC回路を制御するAGC SET 信号の電圧レ
ベルをHOLD信号が主張されたときのレベルに効果的に維
持する。
AGC回路を制御するAGC SET 信号の電圧レベルはノー
ド51のところの電圧レベルによって制御される。このノ
ードのところの電圧レベルは、トランジスタ61、63から
ノード51に流れる電流と、後述するようにノードから流
出させられる電流とに関連する。
ド51のところの電圧レベルによって制御される。このノ
ードのところの電圧レベルは、トランジスタ61、63から
ノード51に流れる電流と、後述するようにノードから流
出させられる電流とに関連する。
ACQ獲得信号、HOLD信号およびEN PSTイネーブル・プリ
セット信号は、すべて、それぞれのトンランジスタ・ス
イッチ52、53、54を制御する。ACQ獲得信号、HOLD信号
およびEN PSTイネーブル・プリセット信号のうちの１
つのみが一回毎に主張され、したがって、スイッチ52、
53、54のうちの１つのみが一回毎にオン状態になる。オ
ン状態では、１つのトランジスタ・スイッチ52、53、54
がそのコレクタ端子からエミッタ端子に電流を送る。
セット信号は、すべて、それぞれのトンランジスタ・ス
イッチ52、53、54を制御する。ACQ獲得信号、HOLD信号
およびEN PSTイネーブル・プリセット信号のうちの１
つのみが一回毎に主張され、したがって、スイッチ52、
53、54のうちの１つのみが一回毎にオン状態になる。オ
ン状態では、１つのトランジスタ・スイッチ52、53、54
がそのコレクタ端子からエミッタ端子に電流を送る。
すべてのトランジスタ・スイッチ52、53、54のエミッタ
端子は電流ソース・トランジスタ55のコレクタ端子に接
続してある。この電流ソース・トランジスタ55はオン状
態にあるトランジスタ・スイッチ52、53、54を通った電
流をそのベース端子の電圧レベルによって決まるレベル
に制御する。電流ソース・トランジスタのベース端子の
電圧レベルは電流ソース58および電流ミラー回路56A、5
6Bによって制御される。
端子は電流ソース・トランジスタ55のコレクタ端子に接
続してある。この電流ソース・トランジスタ55はオン状
態にあるトランジスタ・スイッチ52、53、54を通った電
流をそのベース端子の電圧レベルによって決まるレベル
に制御する。電流ソース・トランジスタのベース端子の
電圧レベルは電流ソース58および電流ミラー回路56A、5
6Bによって制御される。
スイッチ・トランジスタ52は、ACQ 獲得信号によって
制御されて、２つのトランジスタ60、61を包含する差動
増幅器57を制御する。ACQ 獲得信号が主張されたと
き、トランジスタ61はノード51から放出させられる電流
の量を制御し、下流側のAGC回路に送られるAGC SET
信号の電圧レベルを制御する。トランジスタ61を通る電
流レベルはトランジスタ60を制御するIN SIG入力信号
の電圧レベルとトランジスタ61を制御するＶ REF 電
圧基準信号の電圧レベルとの関係に関連する。
制御されて、２つのトランジスタ60、61を包含する差動
増幅器57を制御する。ACQ 獲得信号が主張されたと
き、トランジスタ61はノード51から放出させられる電流
の量を制御し、下流側のAGC回路に送られるAGC SET
信号の電圧レベルを制御する。トランジスタ61を通る電
流レベルはトランジスタ60を制御するIN SIG入力信号
の電圧レベルとトランジスタ61を制御するＶ REF 電
圧基準信号の電圧レベルとの関係に関連する。
差動増幅器で通常のように、IN SIG入力信号の電圧レ
ベルがＶ REF 電圧基準信号の電圧レベルより低いと
きには、トランジスタ61を通る電流がトランジスタ60を
通る電流より多くなっている。IN SIG入力信号の電圧
レベルが増大し、Ｖ REF 電圧基準信号の電圧レベル
を超えると、トランジスタ60の電流レベルが増大し、ト
ランジスタ61を通る電流のそれ相当の減少を生じさせ
る。これにより、ノード51から排出する電流を減少さ
せ、AGC SET 自動利得制御セット信号の電圧レベルを
増大させて下流側のAGC回路を制御する。
ベルがＶ REF 電圧基準信号の電圧レベルより低いと
きには、トランジスタ61を通る電流がトランジスタ60を
通る電流より多くなっている。IN SIG入力信号の電圧
レベルが増大し、Ｖ REF 電圧基準信号の電圧レベル
を超えると、トランジスタ60の電流レベルが増大し、ト
ランジスタ61を通る電流のそれ相当の減少を生じさせ
る。これにより、ノード51から排出する電流を減少さ
せ、AGC SET 自動利得制御セット信号の電圧レベルを
増大させて下流側のAGC回路を制御する。
それと逆に、IN SIG入力信号の電圧レベルがＶ REF
電気基準信号の電圧レベルより低いレベルに減少する
と、トランジスタ60を通る電流レベルが減少し、トラン
ジスタ61を通る電流をそれ相当に増大させる。これによ
り、ノード51から流出する電流が増大し、AGC SET 自
動利得制御セット信号の電圧レベルを減少させて下流側
のAGC回路を制御する。
電気基準信号の電圧レベルより低いレベルに減少する
と、トランジスタ60を通る電流レベルが減少し、トラン
ジスタ61を通る電流をそれ相当に増大させる。これによ
り、ノード51から流出する電流が増大し、AGC SET 自
動利得制御セット信号の電圧レベルを減少させて下流側
のAGC回路を制御する。
トランジスタ54は、EN PSTイネーブル・プリセット信
号によって制御され、２つのトランジスタ64、65を制御
する。トランジスタ65はダイオードとして有効に接続さ
れ、そのコレクタ端子がベース端子に接続されている。
トランジスタ64はPST LVL プリセット・レベル信号に
よって制御される。トランジスタ64、65のエミッタ端子
はノード66のところで相互に接続され、このノードには
スイッチ・トランジスタ54も接続されている。PST LVL
プリセット・レベル信号およびノード51の電圧レベル
は２つのトランジスタ66を通る相対的な電流レベルを効
果的に制御する。すなわち、ノード51の電圧レベルが充
分に低い場合には、PST LVL プリセット・レベル信号
に応答して、トランジスタ64はトランジスタ65より多い
電流をノード66に送る。ノード51、66の相対電圧レベル
に依存して、トランジスタ65は逆バイアス状態に置かれ
てなんら電流を通すことがない。いずれの場合にも、ト
ランジスタ63からノード51への電流はトランジスタ65を
通ってノード51から流出する可能性のある電流より大き
く、それによって、ノード51の電圧レベルを高める。
号によって制御され、２つのトランジスタ64、65を制御
する。トランジスタ65はダイオードとして有効に接続さ
れ、そのコレクタ端子がベース端子に接続されている。
トランジスタ64はPST LVL プリセット・レベル信号に
よって制御される。トランジスタ64、65のエミッタ端子
はノード66のところで相互に接続され、このノードには
スイッチ・トランジスタ54も接続されている。PST LVL
プリセット・レベル信号およびノード51の電圧レベル
は２つのトランジスタ66を通る相対的な電流レベルを効
果的に制御する。すなわち、ノード51の電圧レベルが充
分に低い場合には、PST LVL プリセット・レベル信号
に応答して、トランジスタ64はトランジスタ65より多い
電流をノード66に送る。ノード51、66の相対電圧レベル
に依存して、トランジスタ65は逆バイアス状態に置かれ
てなんら電流を通すことがない。いずれの場合にも、ト
ランジスタ63からノード51への電流はトランジスタ65を
通ってノード51から流出する可能性のある電流より大き
く、それによって、ノード51の電圧レベルを高める。
これはノード51の電圧レベルが増大して、最終的にノー
ド66の電圧レベルより大きくなるまで継続する。この時
点で、トランジスタ65は順バイアスされ、ノード51から
ノード66に電流が流れるのを許す。トランジスタ63から
ノード51に流入する電流の相対量およびトランジスタ65
を通ってノード51から流出する電流量に依存して、ノー
ド51の電圧レベル、したがって、AGC SET 自動利得制
御セット信号の電圧レベルは増大し続けることができ
る。ノード51の電圧レベルの増大している最中の或る時
点で、トランジスタ63からノード51に流入する電流の量
はトランジスタ65を通って流出する量に等しくなり、こ
の時点で、AGC SET 信号の電圧レベルが上昇を止める
ことになる。
ド66の電圧レベルより大きくなるまで継続する。この時
点で、トランジスタ65は順バイアスされ、ノード51から
ノード66に電流が流れるのを許す。トランジスタ63から
ノード51に流入する電流の相対量およびトランジスタ65
を通ってノード51から流出する電流量に依存して、ノー
ド51の電圧レベル、したがって、AGC SET 自動利得制
御セット信号の電圧レベルは増大し続けることができ
る。ノード51の電圧レベルの増大している最中の或る時
点で、トランジスタ63からノード51に流入する電流の量
はトランジスタ65を通って流出する量に等しくなり、こ
の時点で、AGC SET 信号の電圧レベルが上昇を止める
ことになる。
ノード51の電圧レベルが最初に大きなレベルになったと
きには同様の動作が生じる。この時点で、EN PSTイネ
ーブル・プリセット信号がトランジスタ54をオンにした
とき、トランジスタ65がノード51からノード66にノード
51に流れる電流より多い電流を流し、ノード51の電圧レ
ベルを低下させる。この状態で、トランジスタ65、66の
各々からノード66に流れる電流の量もノード51の電圧レ
ベルとPST LVL プリセット・レベル信号の電圧レベル
とによって制御される。ノード51の電圧レベルがトラン
ジスタ65を通ってノード51から流出する電流がトランジ
スタ63からノード51に流れる電流に一致する電圧レベル
まで減少するまで電流はノード51から流出し続ける。
きには同様の動作が生じる。この時点で、EN PSTイネ
ーブル・プリセット信号がトランジスタ54をオンにした
とき、トランジスタ65がノード51からノード66にノード
51に流れる電流より多い電流を流し、ノード51の電圧レ
ベルを低下させる。この状態で、トランジスタ65、66の
各々からノード66に流れる電流の量もノード51の電圧レ
ベルとPST LVL プリセット・レベル信号の電圧レベル
とによって制御される。ノード51の電圧レベルがトラン
ジスタ65を通ってノード51から流出する電流がトランジ
スタ63からノード51に流れる電流に一致する電圧レベル
まで減少するまで電流はノード51から流出し続ける。
ノード51の電圧レベルを決定することに加えて、ノード
51の電流はコンデンサ62を充電するようにも作用する。
したがって、ACQ 獲得信号およびEN PSTイネーブル・
プリセット信号の両方が否定され、HOLD信号が主張され
たとき、差動増幅器57および特にトランジスタ61がオフ
とされ、スイッチ・トランジスタ53がオンとされる。こ
こで、トランジスタ62からノード51へ電流を送るように
作用するトランジスタ63はダイオードとして有効に接続
されており、そのコレクタ端子はそのベース端子に接続
される。したがって、HOLD信号が主張され、トランジス
タ53がオンのとき、トランジスタ63のコレクタおよびベ
ースの端子は電流ソース55に効果的に接続される。ノー
ド51の電圧レベルが電流ソース55によって与えられる電
圧レベルより高いので、この有効ダイオードは逆バイア
スされ、電流がノード51に流入するのを防ぐ。スイッチ
・トランジスタ52、54が否定されたACQ 獲得信号およ
びEN PSTイネーブル・プリセット信号によってオフと
されるので、電流はノード51からこれらのスイッチ・ト
ランジスタを通って流れることができず、ノード51から
電流ソース55を通る電流路がまったくなくなる。下流側
のAGC回路がAGC SET 信号に無限のインピーダンスを
与える場合（これは入力部に電界効果トランジスタを含
む回路または別の普通の回路によって達成され得る）、
AGC回路はノード51から非常に少ない電流を引くか、あ
るいは、まったく電流を引かず、HOLD信号が主張され、
トランジスタ53がオンになっている間、コンデンサ62は
その充電状態を維持することになる。この場合、ノード
51の電圧レベル（AGC SET 信号の電圧レベルに対応す
る）はコンデンサ62によって与えられる電圧レベルに維
持される。
51の電流はコンデンサ62を充電するようにも作用する。
したがって、ACQ 獲得信号およびEN PSTイネーブル・
プリセット信号の両方が否定され、HOLD信号が主張され
たとき、差動増幅器57および特にトランジスタ61がオフ
とされ、スイッチ・トランジスタ53がオンとされる。こ
こで、トランジスタ62からノード51へ電流を送るように
作用するトランジスタ63はダイオードとして有効に接続
されており、そのコレクタ端子はそのベース端子に接続
される。したがって、HOLD信号が主張され、トランジス
タ53がオンのとき、トランジスタ63のコレクタおよびベ
ースの端子は電流ソース55に効果的に接続される。ノー
ド51の電圧レベルが電流ソース55によって与えられる電
圧レベルより高いので、この有効ダイオードは逆バイア
スされ、電流がノード51に流入するのを防ぐ。スイッチ
・トランジスタ52、54が否定されたACQ 獲得信号およ
びEN PSTイネーブル・プリセット信号によってオフと
されるので、電流はノード51からこれらのスイッチ・ト
ランジスタを通って流れることができず、ノード51から
電流ソース55を通る電流路がまったくなくなる。下流側
のAGC回路がAGC SET 信号に無限のインピーダンスを
与える場合（これは入力部に電界効果トランジスタを含
む回路または別の普通の回路によって達成され得る）、
AGC回路はノード51から非常に少ない電流を引くか、あ
るいは、まったく電流を引かず、HOLD信号が主張され、
トランジスタ53がオンになっている間、コンデンサ62は
その充電状態を維持することになる。この場合、ノード
51の電圧レベル（AGC SET 信号の電圧レベルに対応す
る）はコンデンサ62によって与えられる電圧レベルに維
持される。
上述の説明は本発明の特定の実施例に限られていたが、
本発明の利点の一部あるいは全部を残したまま変更、修
正をなし得ることは了解されたい。したがって、発明の
真の精神、範囲内にあるすべての変更、修正を含めるこ
とが添付の請求の範囲の目的である。
本発明の利点の一部あるいは全部を残したまま変更、修
正をなし得ることは了解されたい。したがって、発明の
真の精神、範囲内にあるすべての変更、修正を含めるこ
とが添付の請求の範囲の目的である。
Claims (22)
- 【請求項１】増幅信号を発生する増幅器の利得を制御す
るのに使用する自動利得制御装置において、 A.前記増幅器の利得レベルを制御するための自動利得制
御信号を発生する自動利得制御手段と、 B.所定の利得値を記憶するためのプリセット式自動利得
制御記憶手段と、 C.前記増幅器、前記プリセット式自動利得制御記憶手段
および前記自動利得制御手段に接続され、モード制御信
号に応じて前記増幅信号または所定利得値に応答して前
記自動利得制御手段を制御する利得制御信号を発生する
マルチプレクサ手段と、 D.該マルチプレクサ手段に接続され、このマルチプレク
サ手段の動作を制御する前記モード制御信号を発生する
制御手段と、 を備えることを特徴とする自動利得制御装置。 - 【請求項２】前記マルチプレクサ手段は、 A.電荷を蓄積するマルチプレクサノードと、 B.該マルチプレクサノードに接続され、このマルチプレ
クサノードへ電流を結合してこのマルチプレクサノード
によって蓄積された電荷のレベルを増大させる電流入力
と、 C.前記マルチプレクサノードに接続され、このマルチプ
レクサノードでの電圧レベルを表す出力信号を送出する
出力と、 D.前記マルチプレクサノードに接続され、前記モード制
御信号に応じて前記増幅信号の電圧レベルに応答してそ
のマルチプレクサノードから電流が流れるようにしてそ
のマルチプレクサノードでの電荷レベルを制御するオン
状態およびオフ状態を有する入力信号スイッチと、 E.前記マルチプレクサノードに接続され、前記モード制
御信号に応じて前記所定利得値の電圧レベルに応答して
そのマルチプレクサノードから電流が流れるようにして
そのマルチプレクサノードでの電荷レベルを制御するオ
ン状態およびオフ状態を有するプリセットレベルスイッ
チと、 を備える請求の範囲第１項記載の自動利得制御装置。 - 【請求項３】前記電流入力は、 A.前記マルチプレクサノードに接続され、そのマルチプ
レクサノードへ電流が流れるようにしてそのマルチプレ
クサノードへ電荷を結合させるソース入力と、 B.前記入力信号スイッチおよび前記プリセットレベルス
イッチに接続され、前記入力信号スイッチおよび前記プ
リセットレベルスイッチを通しての電流の流れを調整す
るドレイン出力と、 C.前記ソース入力および前記ドレイン出力に接続され、
そのソース入力を通しての電流に応答して前記ドレイン
出力を調整する電流ミラーと、 を備える請求の範囲第２項記載の自動利得制御装置。 - 【請求項４】A.前記ソース入力は、 i.電源に接続され該電源から前記電流ミラーによって調
整された電流を与える電流入力トランジスタと、 ii.該電流入力トランジスタと前記マルチプレクサノー
ドとの間に接続され、その電流入力トランジスタからの
電流がそのマルチプレクサノードへと流れる間のオン状
態およびオフ状態を有する電流スイッチと、 を含み、 B.前記自動利得制御装置は、さらに、ホールド制御信号
に応答して前記電流スイッチの状態を調整するホールド
スイッチを含む、 請求の範囲第３項記載の自動利得制御装置。 - 【請求項５】前記入力信号スイッチは、 A.入力信号スイッチノードと、 B.該入力信号スイッチノードに接続され、入力信号モー
ド制御信号に応答してその入力信号スイッチノードから
の電流の流れを制御してその入力信号スイッチノードの
電圧レベルを制御する入力信号スイッチトランジスタ
と、 C.前記入力信号の電圧レベルに応答して前記マルチプレ
クサノードから前記入力信号スイッチノードへの電流の
流れを制御する入力信号制御回路と、 を備える請求の範囲第２項記載の自動利得制御装置。 - 【請求項６】前記入力信号制御回路は、 A.前記入力信号スイッチノードに接続され、前記入力信
号および前記入力信号スイッチノードの電圧レベルに応
答して調整される入力信号トランジスタと、 B.前記マルチプレクサノードと前記入力信号スイッチノ
ードとの間に接続され、基準信号および前記入力信号ス
イッチノードの電圧レベルに応答して調整されそのマル
チプレクサノードからその入力信号スイッチを通して流
れる電流の量を調整する入力信号基準トランジスタと、 を備える請求の範囲第５項記載の自動利得制御装置。 - 【請求項７】前記プリセットレベルスイッチは、 A.プリセットレベルスイッチノードと、 B.該プリセットレベルスイッチノードに接続され、プリ
セットレベル動作モード制御信号に応答して前記プリセ
ットレベルスイッチノードからの電流の流れを制御して
そのプリセットレベルスイッチノードの電圧レベルを制
御するプリセットレベルスイッチトランジスタと、 C.前記プリセットレベル信号の電圧レベルに応答して前
記マルチプレクサノードから前記プリセットレベルスイ
ッチノードへの電流の流れを制御するプリセットレベル
制御回路と、 を備える請求の範囲第２項記載の自動利得制御装置。 - 【請求項８】前記プリセットレベル制御回路は、 A.前記プリセットレベルスイッチノードに接続され、前
記プリセットレベル信号および前記プリセットレベルス
イッチノードの電圧レベルに応答して調整されるプリセ
ットレベル信号トランジスタと、 B.前記マルチプレクサノードおよび前記プリセットレベ
ルスイッチノードに接続され、基準信号およびそのプリ
セットレベルスイッチノードの電圧レベルに応答して前
記マルチプレクサノードから前記プリセットレベルスイ
ッチを通して流れる電流の量を調整するプリセットレベ
ル基準トランジスタと、 を備える請求の範囲第７項記載の自動利得制御装置。 - 【請求項９】前記制御手段は、 A.前記増幅器に接続され、所定利得値モードおよび入力
モードを識別する前記モード制御信号を発生して、前記
マルチプレクサ手段がそれぞれ前記所定利得値または前
記増幅信号を選択することができるようにするモード制
御手段と、 B.前記ソース制御手段および前記プリセット自動利得制
御記憶手段に接続され、前記モード制御信号が前記所定
利得値モードを識別するとき、そのプリセット自動利得
制御記憶手段が選択された所定利得値を前記マルチプレ
クサ手段に結合できるようにする所定利得値選択手段
と、 を含む請求の範囲第１項記載の自動利得制御装置。 - 【請求項１０】前記所定利得値選択手段は、 A.所定利得値を各々記憶する複数のエントリーを含む所
定利得値ストアと、 B.前記モード制御手段が前記所定利得値モードを識別す
るとき、前記所定利得値ストアから所定利得値を選択す
る所定利得値制御手段と、 を含む請求の範囲第９項記載の自動利得制御装置。 - 【請求項１１】前記所定利得値ストアにおける前記エン
トリーは、所定利得値をデジタル形式で記憶し、前記所
定利得値制御手段は、さらに、前記選択された所定利得
値をデジタル形式からアナログ形式へと変換するための
デジタル−アナログ変換器を含む請求の範囲第10項記載
の自動利得制御装置。 - 【請求項１２】前記所定利得値制御手段は、さらに、前
記所定利得値ストアに記憶するための所定利得値を形成
し、この所定利得値制御手段は、アナログ入力信号を前
記所定利得値ストアに記憶するためのデジタル値へと変
換するためのアナログ−デジタル変換器を含む請求の範
囲第11項記載の自動利得制御装置。 - 【請求項１３】アナログマルチプレクサ回路において、 A.電荷を蓄積するマルチプレクサノードと、 B.該マルチプレクサノードに接続され、そのマルチプレ
クサノードへ電流を結合させてそのマルチプレクサノー
ドによって蓄積される電荷のレベルを増大させる電流入
力と、 C.前記マルチプレクサノードに接続され、そのマルチプ
レクサノードでの電圧レベルを表す出力信号を送出する
出力と、 D.前記マルチプレクサノードに接続され、前記増幅信号
の電圧レベルに応答してそのマルチプレクサノードから
電流が流れるようにしてそのマルチプレクサノードでの
電荷レベルを制御するオン状態およびオフ状態を有する
入力信号スイッチと、 E.前記マルチプレクサノードに接続され、所定利得値の
電圧レベルに応答してそのマルチプレクサノードから電
流が流れるようにしてそのマルチプレクサノードでの電
荷レベルを制御するプリセットレベルスイッチと、 を備えることを特徴とするアナログマルチプレクサ回
路。 - 【請求項１４】前記電流入力は、 A.前記マルチプレクサノードに接続され、そのマルチプ
レクサノードへ電流を流してそのマルチプレクサノード
に電荷を結合させるようにするソース入力と、 B.前記入力信号スイッチおよび前記プリセットレベルス
イッチに接続され、その入力信号スイッチおよび前記プ
リセットレベルスイッチを通しての電流の流れを調整す
るドレイン出力と、 C.前記ソース入力および前記ドレイン出力に接続され、
そのソース入力を通しての電流に応答して、そのドレイ
ン出力を調整する電流ミラーと、 を含む請求の範囲第13項記載のアナログマルチプレクサ
回路。 - 【請求項１５】A.前記ソース入力は、 i.電源に接続され、該電源から前記電流ミラーによって
調整される電流を与える電流入力トランジスタと、 ii.該電流入力トランジスタと前記マルチプレクサノー
ドとの間に接続され、その電流入力トランジスタからの
電流がそのマルチプレクサノードへと流れるオン状態お
よびオフ状態を有する電流スイッチと、 を含み、 B.前記アナログマルチプレクサ回路は、さらに、ホール
ド制御信号に応答して前記電流スイッチの状態を調整す
るホールドスイッチを含む、 請求の範囲第14項記載のアナログマルチプレクサ回路。 - 【請求項１６】前記入力信号スイッチは、 A.入力信号スイッチノードと、 B.該入力信号スイッチノードに接続され、入力信号モー
ド制御信号に応答してその入力信号スイッチノードから
の電流の流れを制御してその入力信号スイッチノードの
電圧レベルを制御する入力信号スイッチトランジスタ
と、 C.前記入力信号の電圧レベルに応答して、前記マルチプ
レクサノードから前記入力信号スイッチノードへの電流
の流れを制御する入力信号制御回路と、 を備える請求の範囲第13項記載のアナログマルチプレク
サ回路。 - 【請求項１７】前記入力信号制御回路は、 A.前記入力信号スイッチノードに接続され、前記入力信
号およびその入力信号スイッチノードの電圧レベルに応
答して調整される入力信号トランジスタと、 B.前記マルチプレクサノードおよび前記入力信号スイッ
チノードに接続され、基準信号およびその入力信号スイ
ッチノードの電圧レベルに応答して調整されてそのマル
チプレクサノードからその入力信号スイッチを通して流
れる電流の量を調整する入力信号基準トランジスタと、 を備える請求の範囲第16項記載のアナログマルチプレク
サ回路。 - 【請求項１８】前記プリセットレベルスイッチは、 A.プリセットレベルスイッチノードと、 B.該プリセットレベルスイッチノードに接続され、プリ
セットレベル動作モード制御信号に応答してそのプリセ
ットレベルスイッチノードからの電流の流れを制御して
そのプリセットレベルスイッチノードの電圧レベルを制
御するプリセットレベルスイッチトランジスタと、 C.前記プリセットレベル信号の電圧レベルに応答して前
記マルチプレクサノードから前記プリセットレベルスイ
ッチノードへの電流の流れを制御するプリセットレベル
制御回路と、 を備える請求の範囲第13項記載のアナログマルチプレク
サ回路。 - 【請求項１９】前記プリセットレベル制御回路は、 A.前記プリセットレベルスイッチノードに接続され、前
記プリセットレベル信号およびそのプリセットレベルス
イッチノードの電圧レベルに応答して調整されるプリセ
ットレベル信号トランジスタと、 B.前記マルチプレクサノードおよび前記プリセットレベ
ルスイッチノードに接続され、基準信号およびそのプリ
セットレベルスイッチノードの電圧レベルに応答して調
整され、そのマルチプレクサノードからそのプリセット
レベルスイッチを通して流れる電流の量を調整するプリ
セットレベル基準トランジスタと、 を備える請求の範囲第18項記載のアナログマルチプレク
サ回路。 - 【請求項２０】アナログマルチプレクサ回路において、 A.電荷を蓄積するマルチプレクサノードと、 B.該マルチプレクサノードに接続された電流入力であっ
て、 i.a.電源に接続され、その電源から電流ミラーによって
調整された電流を与える電流入力トランジスタと、 b.該電流入力トランジスタと前記マルチプレクサノード
との間に接続され、その電流入力トランジスタから電流
がそのマルチプレクサノードへ流れるオン状態およびオ
フ状態を有する電流スイッチと、 を含むソース入力と、 ii.入力信号スイッチとプリセットレベルスイッチとの
間に接続され、その入力信号スイッチおよびそのプリセ
ットレベルスイッチを通しての電流の流れを調整するド
レイン出力と、 iii.前記ソース入力と前記ドレイン出力との間に接続さ
れ、そのソース入力を通しての電流に応答して、ドレイ
ン出力を調整する電流ミラーと、 を備える電流入力と、 C.前記マルチプレクサノードに接続され、そのマルチプ
レクサノードでの電圧レベルを表す出力信号を送出する
出力と、 D.入力信号スイッチであって、 i.入力信号スイッチノードと、 ii.該入力信号スイッチノードに接続され、入力信号モ
ード制御信号に応答して、その入力信号スイッチノード
からの電流の流れを制御してその入力信号スイッチノー
ドの電圧レベルを制御する入力信号スイッチトランジス
タと、 iii.入力信号制御回路であって、 a.前記入力信号スイッチノードに接続され、前記入力信
号およびその入力信号スイッチノードの電圧レベルに応
答して調整される入力信号トランジスタと、 b.前記マルチプレクサノードおよび前記入力信号スイッ
チノードに接続され、基準信号およびその入力信号スイ
ッチノードの電圧レベルに応答して調整され、そのマル
チプレクサノードからその入力信号スイッチを通して流
れる電流の量を調整する入力信号基準トランジスタと、 を含む入力信号制御回路と、 E.前記マルチプレクサノードに接続され、所定利得値の
電圧レベルに応答してそのマルチプレクサノードから電
流が流れるようにしてそのマルチプレクサノードでの電
荷レベルを制御するオン状態およびオフ状態を有するプ
リセットレベルスイッチと、 F.ホールド制御信号に応答して前記電流スイッチの状態
を調整するホールドスイッチと、 を備えることを特徴とするアナログマルチプレクサ回
路。 - 【請求項２１】増幅信号を発生する増幅器の利得を制御
するのに使用する自動利得制御装置において、 A.前記増幅器の利得レベルを制御するための自動利得制
御信号を発生する自動利得制御手段と、 B.所定の利得値を記憶するためのプリセット式自動利得
制御記憶手段と、 C.前記増幅器、前記プリセット式自動利得制御記憶手段
および前記自動利得制御手段に接続され、モード制御信
号に応じて前記増幅信号または所定利得値に応答して前
記自動利得制御手段を制御する利得制御信号を発生する
マルチプレクサ手段と、 D.制御手段であって、 i.前記増幅器に接続され、所定利得値モードおよび入力
モードを識別する前記モード制御信号に発生して、前記
マルチプレクサ手段がそれぞれ前記所定利得値または前
記増幅信号を選択することができるようにするモード制
御手段と、 ii.所定利得値選択手段であって、 a.所定利得値をデジタル形式にて各々記憶する複数のエ
ントリーを含む所定利得値ストアと、 b.前記モード制御手段が所定利得値モードを識別すると
きに、前記所定利得値ストアから所定利得値を選択する
所定利得値制御手段であって、選択された所定利得値を
デジタル形式からアナログ形式へと変換するデジタル−
アナログ変換器およびアナログ入力信号を前記所定利得
値ストアに記憶するためのデジタル値へと変換するアナ
ログ−デジタル変換器を含む所定利得値制御手段と、 を備える所定利得値選択手段と、 を含む制御手段と、 を備えることを特徴とする自動利得制御装置。 - 【請求項２２】増幅信号を発生する増幅器の利得を制御
するのに使用する自動利得制御装置において、 A.前記増幅器の利得レベルを制御するための自動利得制
御信号を発生する自動利得制御手段と、 B.所定の利得値を記憶するためのプリセット式自動利得
制御記憶手段と、 C.マルチプレクサ手段であって、 i.電荷を蓄積するマルチプレクサノードと、 ii.該マルチプレクサノードに接続された電流入力であ
って、 a.I.電源に接続され、その電源からの電流ミラーによっ
て調整された電流を与える電流入力トランジスタと、 II.該電流入力トランジスタと前記マルチプレクサノー
ドとの間に接続され、その電流入力トランジスタから電
流がそのマルチプレクサノードへと流れるオン状態およ
びオフ状態を有する電流スイッチと、 を含むソース入力と、 b.入力信号スイッチおよびプリセットレベルスイッチに
接続され、その入力信号スイッチおよびそのプリセット
レベルスイッチを通しての電流の流れを調整するドレイ
ン出力と、 c.前記ソース入力および前記ドレイン出力に接続され、
そのソース入力を通しての電流に応答してドレイン出力
を調整する電流ミラーと、 を備える電流入力と、 iii.前記マルチプレクサノードに接続され、そのマルチ
プレクサノードでの電圧レベルを表す出力信号を送出す
る出力と、 iv.入力信号スイッチであって、 a.入力信号スイッチノードと、 b.該入力信号スイッチノードに接続され、入力信号モー
ド制御信号に応答してその入力信号スイッチノードから
の電流の流れを制御してその入力信号スイッチノードの
電圧レベルを制御する入力信号スイッチトランジスタ
と、 c.I.前記入力信号スイッチノードに接続され、前記入力
信号およびその入力信号スイッチノードの電圧レベルに
応答して調整される入力信号トランジスタと、 II.前記マルチプレクサノードおよび前記入力信号スイ
ッチノードに接続され、基準信号およびその入力信号ス
イッチノードの電圧レベルに応答して調整されそのマル
チプレクサノードからその入力信号スイッチを通して流
れる電流の量を調整する入力信号制御回路と、 を含む入力信号制御回路と、 を備える入力信号スイッチと、 v.前記マルチプレクサノードに接続され、所定利得値の
電圧レベルに応答してそのマルチプレクサノードから電
流が流れるようにしてそのマルチプレクサノードでの電
荷レベルを制御するオン状態およびオフ状態を有するプ
リセットレベルスイッチと、 vi.ホールド制御信号に応答して電流スイッチの状態を
調整するホールドスイッチと、 を備えるマルチプレクサ手段と、 D.制御手段であって、 i.前記増幅器に接続され、所定利得値モードおよび入力
モードを識別する前記モード制御信号を発生して、前記
マルチプレクサ手段がそれぞれ前記所定利得値または前
記増幅信号を選択することができるようにするモード制
御手段と、 ii.所定利得値選択手段であって、 a.所定利得値をデジタル形式にて各々記憶する複数のエ
ントリーを含む所定利得値ストアと、 b.前記モード制御手段が所定利得値モードを識別すると
きに、前記所定利得値ストアから所定利得値を選択する
所定利得値制御手段であって、選択された所定利得値を
デジタル形式からアナログ形式へと変換するデジタル−
アナログ変換器およびアナログ入力信号を前記所定利得
値ストアに記憶するためのデジタル値へと変換するアナ
ログ−デジタル変換器を含む所定利得値制御手段と、 を備える所定利得値選択手段と、 を含む制御手段と、 を備えることを特徴とする自動利得制御装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/093,810 US4849711A (en) | 1987-09-04 | 1987-09-04 | Automatic gain control system |
| US093,810 | 1987-09-04 | ||
| PCT/US1988/003076 WO1989002190A1 (en) | 1987-09-04 | 1988-09-01 | Automatic gain control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01502951A JPH01502951A (ja) | 1989-10-05 |
| JPH0666616B2 true JPH0666616B2 (ja) | 1994-08-24 |
Family
ID=22240856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63507765A Expired - Lifetime JPH0666616B2 (ja) | 1987-09-04 | 1988-09-01 | 自動利得制御装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4849711A (ja) |
| EP (1) | EP0331715B1 (ja) |
| JP (1) | JPH0666616B2 (ja) |
| CA (1) | CA1320545C (ja) |
| DE (1) | DE3853152T2 (ja) |
| WO (1) | WO1989002190A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2667522B2 (ja) * | 1989-07-06 | 1997-10-27 | 株式会社日立製作所 | 光ディスク装置 |
| JPH0414657A (ja) * | 1990-05-07 | 1992-01-20 | Sony Corp | デジタル信号処理装置 |
| US5321849A (en) * | 1991-05-22 | 1994-06-14 | Southwestern Bell Technology Resources, Inc. | System for controlling signal level at both ends of a transmission link based on a detected valve |
| US5678198A (en) * | 1991-05-22 | 1997-10-14 | Southwestern Bell Technology Resources, Inc. | System for controlling signal level at both ends of a transmission link, based upon a detected value |
| US5455816A (en) * | 1992-05-18 | 1995-10-03 | At&T Global Information Solutions Company | MOS amplifier with gain control |
| DE69620272T2 (de) | 1996-09-24 | 2003-07-24 | Hewlett Packard Co | Datenverabeitungsgerät und -verfahren |
| US6169502B1 (en) * | 1998-05-08 | 2001-01-02 | Cirrus Logic, Inc. | Pipelined analog-to-digital converter (ADC) systems, methods, and computer program products |
| US7471738B2 (en) | 2002-12-02 | 2008-12-30 | Research In Motion Limited | Method and apparatus for optimizing transmitter power efficiency |
| US8428181B2 (en) | 2002-12-02 | 2013-04-23 | Research In Motion Limited | Method and apparatus for optimizing transmitter power efficiency |
| US7333563B2 (en) * | 2004-02-20 | 2008-02-19 | Research In Motion Limited | Method and apparatus for improving power amplifier efficiency in wireless communication systems having high peak to average power ratios |
| CN101341653B (zh) | 2006-06-14 | 2010-11-10 | 捷讯研究有限公司 | 开关稳压功率放大器模块的控制方法、发射机和移动通信设备 |
| US8761305B2 (en) | 2006-06-14 | 2014-06-24 | Blackberry Limited | Input drive control for switcher regulated power amplifier modules |
| AU2007260547B2 (en) * | 2006-06-14 | 2010-08-12 | Blackberry Limited | Input drive control for switcher regulated power amplifier modules |
| JP5255986B2 (ja) * | 2008-10-20 | 2013-08-07 | 株式会社日立ハイテクノロジーズ | パターンドメディアの検査方法及び検査装置 |
| WO2011075097A1 (en) | 2009-12-15 | 2011-06-23 | Thomson Licensing | Multiplexed rfagc for frequency diversity receivers |
| US8620238B2 (en) | 2010-07-23 | 2013-12-31 | Blackberry Limited | Method of power amplifier switching power control using post power amplifier power detection |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60229411A (ja) * | 1984-03-01 | 1985-11-14 | ハネウエル・インコーポレーテッド | 増幅器システムの利得補償の方法および装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8007018A (nl) * | 1980-01-21 | 1981-08-17 | Tektronix Inc | Golfvormanalysator. |
| DE3275670D1 (en) * | 1982-06-18 | 1987-04-16 | Ibm | Head positioning system with automatic gain control |
| GB2149245B (en) * | 1983-10-29 | 1986-11-12 | Plessey Co Plc | A.g.c. system |
| US4747065A (en) * | 1985-10-11 | 1988-05-24 | International Business Machines Corporation | Automatic gain control in a digital signal processor |
-
1987
- 1987-09-04 US US07/093,810 patent/US4849711A/en not_active Expired - Lifetime
-
1988
- 1988-09-01 EP EP88908605A patent/EP0331715B1/en not_active Expired - Lifetime
- 1988-09-01 WO PCT/US1988/003076 patent/WO1989002190A1/en active IP Right Grant
- 1988-09-01 JP JP63507765A patent/JPH0666616B2/ja not_active Expired - Lifetime
- 1988-09-01 DE DE3853152T patent/DE3853152T2/de not_active Expired - Fee Related
- 1988-09-02 CA CA000576422A patent/CA1320545C/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60229411A (ja) * | 1984-03-01 | 1985-11-14 | ハネウエル・インコーポレーテッド | 増幅器システムの利得補償の方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4849711A (en) | 1989-07-18 |
| JPH01502951A (ja) | 1989-10-05 |
| EP0331715A1 (en) | 1989-09-13 |
| WO1989002190A1 (en) | 1989-03-09 |
| DE3853152T2 (de) | 1995-10-26 |
| CA1320545C (en) | 1993-07-20 |
| DE3853152D1 (de) | 1995-03-30 |
| EP0331715B1 (en) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0666616B2 (ja) | 自動利得制御装置 | |
| US5422601A (en) | Hybrid analog digital automatic gain control gain recovery system | |
| US5663941A (en) | Optical disk recording device with laser power control capable of recording at various recording speeds | |
| US4698797A (en) | Optical type information reproducing device | |
| EP0654787B1 (en) | Signal level adjusting unit | |
| US4729041A (en) | Information reproducing device with dynamic drop-out compensation inhibiting means | |
| JP2820676B2 (ja) | 信号処理のための光ディスクのプリアンプ | |
| JPH05325110A (ja) | 磁気抵抗効果型ヘッド用リードアンプ回路 | |
| EP0310756A2 (en) | Magnetic disk unit | |
| CA1337703C (en) | Automatic gain control system | |
| JP2856963B2 (ja) | 磁気記録再生装置のデータ再生装置 | |
| US20050118972A1 (en) | RF circuit for disc playing apparatus | |
| JPH0398760U (ja) | ||
| JPH07212255A (ja) | 送信出力制御回路および送信出力制御方法 | |
| KR910002718Y1 (ko) | 마이크 녹음 제어 장치 | |
| US7245816B2 (en) | Method for designing envelope detecting circuit for video signal processing integrated circuit and integrated circuit using the same | |
| CA2026202A1 (en) | Apparatus for reproducing information from a magneto-optical storage medium | |
| JPS6216441B2 (ja) | ||
| JPS6143299Y2 (ja) | ||
| JPH0526811Y2 (ja) | ||
| JPS624893Y2 (ja) | ||
| EP0746888A1 (en) | Laser power supply circuit as well as optical recording and/or reading device comprising such a laser power supply circuit | |
| JPH08249701A (ja) | 光信号検出増幅装置 | |
| JPS59187221U (ja) | デイスク再生装置における自動利得制御回路 | |
| JPH0817005A (ja) | 信号検出装置 |