JPH0664590B2 - プリント基板座標読取装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数の給電層を有するプリント基板のチエ
ツクに係り、特に、給電層図面を読み取つて得られた図
面データに基づいて複数の給電層図面間のエラーの検出
と、その修正を行うプリント基板座標読取装置に関する
ものである。

〔従来の技術〕

プリント基板に実装されたＩＣへの給電が、多層構造の
内部に設けられた専用の給電層（複数）によつて行なわ
れる多層プリント基板においては、これらの給電層の設
計を誤りなく行なうことが重要である。ここに、電源短
絡等のエラーがあればプリント基板が役に立たないばか
りか、誤つてＩＣを挿入したりすると通電時にＩＣを破
壊させる等、重大な事故につながる虞れがあるからであ
る。

第８図はこの種のプリント基板の給電層の座標を拾つて
チエツクする従来のプリント基板座標読取装置の構成を
示すブロツク図であり、中央演算処理部（以下ＣＰＵと
言う）(1)には、図面を読み取つて数値形式のデータに
変更して出力するデジタイザ（座標読取装置）(2)と、
読み取つた図面情報を格納する磁気デイスク(3)と、図
面を出力するためのプロツタ装置(4)と、ＣＰＵ(1)へ処
理の指示を与えるためのキーボード(5)とが接続されて
いる。

第９図はデジタイザ(2)に読み取らせる給電層図面のモ
デル図である。この図面は人手によつて作成され、セル
はプリント基板で格子単位で分割した最小単位を示し、
図中(6)はＩＣ等のピンへ給電するための給電点、(7)は
給電されないピンを通したり、スルーホールを設けるた
めのクリアランス穴、(8)は同一層に電圧の異る領域が
ある場合、これらの領域を分けるための分割線、(9)は
プリント基板上のパターン走行禁止領域をそれぞれ示
し、(10)はこれらのいずれにも定義されないベタ点と呼
ばれる座標で、この座標にスルーホールを設けると電源
が短絡してしまう点である。

上記のように作成されたプリント基板の給電層図面を、
デイジタイザ(2)を用いて、デジタイズされたベタ点(1
0)以外に座標値を読み取ると、セルの属性に応じたコー
ドが入力され、読み取られたデータが磁気デイスク(3)
に蓄えられる。

次に、キーボード(5)からの入力指示により、CPU(1)は
磁気デイスク(3)に蓄えられた給電層の図面データを読
み出し、プロツタ装置(4)より出力させる。オペレータ
はプロツタ装置(4)より出力された複数枚のプリント基
板の給電層図面（実配線図面）を互いに重ね合わせて誤
りの有無を検査し、もし、誤りがあればデジタイザ(2)
でエラー箇所を修正して磁気デイスク(3)へ格納する。

〔発明が解決しようとする問題点〕

従来のプリント基板座標読取装置は以上のように構成さ
れ、そのままではエラーを検出できない給電層図面で
も、プロツタ装置を介して出力された図面を重ね合わせ
れば比較的容易にエラーを検出できるものであつた。

しかしながら、この従来の装置ではエラーの検出に人的
判断が加わるために、例えば、給電層図面作成時点のい
わゆる設計ミス、および、座標読取時に実際の図面と食
違う読取ミスがあつても、これらを取り除く手段を持た
なかつたがために、多大な検査時間を必要とするほか、
重大なエラーも検出できない場合があるという問題点が
あつた。

この発明は上記の問題点を解決するためになされたもの
で、複数の給電層図面間のエラーの有無を短時間にて確
実に検査し得、併せてエラー箇所の修正も短時間で容易
に実施し得るプリント基板座標読取装置の提供を目的と
する。

〔問題点を解決するための手段〕

この発明に係るプリント基板座標読取装置は、デイジタ
イズされた給電層図面を読取つて図面情報を入力する図
面情報入力手段と、この図面情報入力手段によつて得ら
れた図面データに基づき同一の電圧となる閉領域を認識
して表示手段に表示させる電圧チエツク手段と、この電
圧チエツク手段が閉領域を認識したデータに基づき複数
の給電層間のエラーを検出するエラー検出手段と、検出
されたエラーを修正するエラー修正手段とを備えたもの
である。

〔作用〕

この発明においては、図面情報入力手段によつて得られ
た図面データに基づき、電圧チエツク手段がデイジタイ
ズされた各セルの関連を調べ、閉領域を認識して表示さ
せることによつて閉領域内の各点が同一電位であること
を判断せしめ、認識されたデータに基いてエラー検出手
段が上下給電層間のエラーを検出して表示し、さらに、
表示された画面に従つてエラー修正手段により修正を加
えるようにして、複数の給電層図面間のエラー検査およ
び修正を確実にすると共に、時間を短縮させる。

〔実施例〕

第１図はこの発明の一実施例の機能ブロツク図で、給電
層図面の情報を入力する図面情報入力手段(a)と、入力
された図面情報に基づき、デイジタイズされた各点の関
連を調べて同一の電圧となる閉領域を認識して表示手段
(e)に表示させる電圧チエツク手段(b)と、この閉領域を
認識したデータに基づき、複数の給電層間のエラーを検
出して表示手段(e)に表示させるエラー検出手段(c)と、
検出されたエラーを修正するエラー検出手段(d)とを備
えている。

第２図はこれら各機能を実現する装置の具体的構成を示
すブロツク図であり、第８図で示した従来装置と同一の
符号を付したものはそれぞれ同一の要素を示している。
そして、第８図中のプロツタ装置(4)を除去する一方、
給電層のセル情報を記憶させるメモリ(11)と、給電層図
面を表示する表示手段としてのＣＲＴ(12)と、このＣＲ
Ｔ上のデータを編集、修正するエラー修正手段としての
タブレツト(13)およびデータカーソル(14)とを付加した
点が第８図と異つている。

上記のように構成された実施例の動作を第３図、第４図
のフローチヤートおよび第５図〜第７図の給電層図面モ
デルをも参照して以下に説明する。

デジタイズされた給電層の図面データは磁気デイスク
(3)に格納されている。キーボード(5)からプリント基板
の名称が入力されると、第３図のステツプ(15)のデータ
をロードする処理がスタートする。ここでは、磁気デイ
スク(3)から該当するプリント基板の給電層データを層
毎に順次読み取つてきて、メモリ部(11)へ格納すると共
に、適当なコード変換を行なつてＣＲＴ(12)に表示す
る。次に第３図のステツプ(16)の処理が開始する。これ
は図面の閉領域を認識し、各閉領域内の電圧値を確定す
るプロセスである。メモリ部(11)に格納された給電層デ
ータの各セルは例えば第６図に示すような情報をもつて
いる。つまり、セルの電圧値とコードである。このう
ち、コードは第９図に示すようにセルの使われ方に応じ
て設定された値である。プログラムは、電圧値に入つて
いないセルを探索し、そのセルから上下左右のセルに特
別な値を入れてゆき、基板の辺や禁止点あるいは分割線
にたどりついたとき終了する。このようにして閉領域を
認識し、ＣＲＴ(12)の画面へその領域を表示する。オペ
レータはこの領域に対して電圧値をキーボード(5)より
入力し、プログラムはこの値により、メモリ内のセルで
上述の特別な値の入つているセルの値を書きかえ、閉領
域内の電圧値が確定する。これを同一層内のすべての閉
領域について繰り返す。

第３図のステツプ(17)で全層の処理が終了するまで、ス
テツプ(15),(16)の処理を繰り返す。

次いで、電圧値の確定した複数の給電層データについ
て、第３図のステツプ(18),(19),(20)からなるマージ動
作が行なわれる。このとき、給電層の第１層目と第２層
目とがマージされ、その結果に基づいて、第３層以降も
次々とマージされる。

まず、ステツプ(18)では給電層の第一層のデータをマー
ジ処理を行なうためのメモリ領域へロードする。次にス
テツプ(19)で次の層のデータとの比較を行ないエラーの
有効を判定する。データの比較は第４図に示すフローチ
ヤートに従つて行なわれる。すなわち、第４図のステツ
プ(21),(22)で比較される層（Ａ層と呼ぶ）と比較する
層（Ｂ層と呼ぶ）のすべての同一座標をもつセルについ
てコードを比べる。この様子を第５図および第７図を用
いて説明する。第５図(a)は比較されるＡ層（GND層）
で、第５図(b)は比較するＢ層（-2.8Vと-5.2Vの複合給
電層）である。

比較の結果、ステツプ(21)〜(28)なる判定動作が行なわ
れる。このうち、ステツプ(21)では、Ａ層かＢ層かいず
れか一方の分割線かどうかの判定がなされ、分割線のと
き、他方が給電点もしくはクリアランスならばエラーと
なる。これは第５図の座標(3,3)に該当する。

ステツプ(22)の判定で、異なる電圧の場合には、ステツ
プ(24)でＡ層が給電点か否かを判定し、給電点のとき
は、ステツプ(27)でＢ層が給電点もしくはベタ点かどう
かを判定し、給電点またはベタ点ならばエラーとなる。
ステツプ(25)の判定でＡ層がクリアランスのときは、ス
テツプ(28)へ移りＢ層がベタ点ならばエラーと判定され
る。ステツプ(26)でＡ層かベタ点と判定されたときは、
ステツプ(29)でＢ層が給電点もしくはクリアランスかど
うかを判定し、給電点もしくはクリアランスならばエラ
ーとなる。

第５図の(a)と第５図の(b)をマージ処理したとき、座標
(4,5)のエラーはステツプ(24)と(27)で発見され、座標
(1,2)のエラーはステツプ(26)と(29)で発見され、さら
に、座標(3,6)のエラーはステツプ(25)とステツプ(28)
の判定で発見される。

かかるマージの過程でエラーが発見されれば、これがＣ
ＲＴ(12)に表示されるので、ここでオペレータはタブレ
ツト(13)およびデータカーソル(14)によつて修正を行
う。マージの結果、第５図(c)に示す新しいセルの内容
でメモリ部(11)が書き換えられ、第３図のステツプ(20)
の判定で次の層が残つておれば新しいマージ処理のため
に使用される。

なお、上記実施例では座標読取にデジタイザを使用した
が、この代わりに、ＣＲＴ(12)からプリント基板の給電
層図面データを直接入力してもよい。

また、上記実施例では、電圧値にチエツクに使用する場
合について説明したが、各給電層の面積を計算すること
もできるので、この技術は電流容量計算にも応用するこ
とができる。

〔発明の効果〕

以上の説明によつて明らかなように、この発明によれ
ば、図面情報入力手段によつて得られた図面データに基
いて、電圧チエツク手段が同一電圧となる閉領域を調べ
て表示手段に表示させるように構成したので、電圧値の
チエツクが自動的に行なわれ、さらに、閉領域を認識し
たデータに基いてエラー検出手段が上下給電層間のエラ
ーを検出して表示し、エラーがあつたときエラー修正手
段によつてこれを修正し得る構成にしたのでプロツタを
用いずに迅速且つ容易にエラー箇所を知ることができ、
この結果、複数の給電層図面エラー検査および修正が短
時間にて確実に行なうことができるという効果が得られ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例の機能ブロツク図、第２図
は同実施例の具体的な構成を示すブロツク図、第３図お
よび第４図は同実施例の動作を説明するためのフローチ
ヤート、第５図(a),(b),(c)、第６図、及び第７図は同
実施例の動作を説明するための給電層図面モデル図、第
８図は従来のプリント基板座標読取装置の構成を示すブ
ロツク図、第９図は一般的な給電層図面モデル図であ
る。 (1)：中央演算処理部、(2)：デジタイザ (3)：磁気デイスク、(5)：キーボード (11)：メモリ部、(12)：ＣＲＴ (13)：タブレツト、(14)：データカーソル なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】格子状に分割したセルに、プリント基板の
   パターンに対応して定めた記号が書き込まれた複数枚の
   給電層図面を検査するものにおいて、前記給電層図面の
   情報を入力する図面情報入力手段と、この図面情報入力
   手段からの情報に基づき、前記記号が書き込まれたセル
   の関連を調べて同一の電圧となる閉領域を認識して表示
   手段に表示させる電圧チエツク手段と、この電圧チエツ
   ク手段が閉領域を認識したデータに基づき、複数の前記
   給電層間のエラーを検出して前記表示手段に表示させる
   エラー検出手段と、このエラー検出手段によつて検出さ
   れたエラーを修正するエラー修正手段とを備えたことを
   特徴とするプリント基板座標読取装置。