JPH0664560B2 - Ｉｏパネル制御回路 - Google Patents
Ｉｏパネル制御回路Info
- Publication number
- JPH0664560B2 JPH0664560B2 JP60159765A JP15976585A JPH0664560B2 JP H0664560 B2 JPH0664560 B2 JP H0664560B2 JP 60159765 A JP60159765 A JP 60159765A JP 15976585 A JP15976585 A JP 15976585A JP H0664560 B2 JPH0664560 B2 JP H0664560B2
- Authority
- JP
- Japan
- Prior art keywords
- panel
- circuit
- signal
- operating
- standby state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＩＯパネル側のＩＯバスとのインタフエース
部の論理回路に関し、特に、バスインタフエース部の論
理回路をパネルの運用／待機状態と結びつけて動作させ
ることにより、制御部側のＩＯパネル指定プログラムを
簡略化できるようにしたＩＯパネル制御回路に関する。
部の論理回路に関し、特に、バスインタフエース部の論
理回路をパネルの運用／待機状態と結びつけて動作させ
ることにより、制御部側のＩＯパネル指定プログラムを
簡略化できるようにしたＩＯパネル制御回路に関する。
従来、この種のＩＯパネル制御回路における制御部とＩ
Ｏパネルの関係は、ＩＯバスとのインタフエースにおい
てＩＯパネルの実装位置に固定したパネル番号を割り当
てて機器アドレスとし、制御部が有するメモリ空間に固
定した番地を与えて制御するものであつた。
Ｏパネルの関係は、ＩＯバスとのインタフエースにおい
てＩＯパネルの実装位置に固定したパネル番号を割り当
てて機器アドレスとし、制御部が有するメモリ空間に固
定した番地を与えて制御するものであつた。
上述した従来の制御方式においては、ＩＯパネルの一部
が現用／予備構成となつている場合、制御部側のプログ
ラムによつて、運用状態にあるＩＯパネルを識別してか
ら運用側になつているＩＯパネルの機器アドレスを算出
し、運用側ＩＯパネルにアクセスさせなければならず、
プログラム作成に手数を要するといつた問題点を有して
いた。
が現用／予備構成となつている場合、制御部側のプログ
ラムによつて、運用状態にあるＩＯパネルを識別してか
ら運用側になつているＩＯパネルの機器アドレスを算出
し、運用側ＩＯパネルにアクセスさせなければならず、
プログラム作成に手数を要するといつた問題点を有して
いた。
本発明の目的は、バスインタフエース部の論理回路をパ
ネルの運用／待機状態と結びつけて動作させることによ
り、制御部側のＩＯパネル指定プログラムを簡略化し
て、プログラム作成時の手数を省けるようにしたＩＯパ
ネル制御回路を提供することにある。
ネルの運用／待機状態と結びつけて動作させることによ
り、制御部側のＩＯパネル指定プログラムを簡略化し
て、プログラム作成時の手数を省けるようにしたＩＯパ
ネル制御回路を提供することにある。
前記目的を達成するため本発明によるＩＯパネル制御回
路は、ＩＯバス上の一部データを記憶する記憶回路と、
前記ＩＯバス上のＩＯパネル番号情報をＩＯパネル固有
番号情報の一部および運用／待機状態信号を比較しその
結果により機器選択信号を出力する比較回路と、前記機
器選択信号と制御部からのリード・ライト信号によって
前記記憶回路を動作させる信号を作成するパネル制御コ
マンドデコーダ回路と、前記パネル制御コマンドデコー
ダ回路からの信号によってＩＯパネルを運用状態／待機
状態に切替えるとともに、冗長な他のＩＯパネルの同様
な回路と組み合わせて動作し前記運用／待機状態信号を
出力する運用／待機状態設定回路と、ＩＯパネル内の各
種ステイタス信号を、前記リード・ライト信号及びパネ
ル制御コマンドデコーダ回路からのパネル内制御コマン
ド信号により選択して通過させるバッファ回路とで構成
されている。
路は、ＩＯバス上の一部データを記憶する記憶回路と、
前記ＩＯバス上のＩＯパネル番号情報をＩＯパネル固有
番号情報の一部および運用／待機状態信号を比較しその
結果により機器選択信号を出力する比較回路と、前記機
器選択信号と制御部からのリード・ライト信号によって
前記記憶回路を動作させる信号を作成するパネル制御コ
マンドデコーダ回路と、前記パネル制御コマンドデコー
ダ回路からの信号によってＩＯパネルを運用状態／待機
状態に切替えるとともに、冗長な他のＩＯパネルの同様
な回路と組み合わせて動作し前記運用／待機状態信号を
出力する運用／待機状態設定回路と、ＩＯパネル内の各
種ステイタス信号を、前記リード・ライト信号及びパネ
ル制御コマンドデコーダ回路からのパネル内制御コマン
ド信号により選択して通過させるバッファ回路とで構成
されている。
以下、本発明の一実施例を図面にもとづいて詳細に説明
する。
する。
図面は実施例のブロツク図を示す。図面において、１は
比較回路、２はパネル制御コマンドデコーダ回路、３は
データ転送用の記憶回路、４は運用／待機状態設定回
路、５はＩＯパネル内ステータス情報を出力するバツフ
ア回路である。予備パネルの回路も現用パネルの回路と
同じ回路構成である。
比較回路、２はパネル制御コマンドデコーダ回路、３は
データ転送用の記憶回路、４は運用／待機状態設定回
路、５はＩＯパネル内ステータス情報を出力するバツフ
ア回路である。予備パネルの回路も現用パネルの回路と
同じ回路構成である。
ａは現用実装位置にあるＩＯパネルの固有番号で、ｂは
予備実装位置にあるＩＯパネルの固有番号である。この
場合、予備実装位置にあるＩＯパネルのｂ番は、ｂ＝ａ
＋１の関係となるように制御部プログラムとＰ０〜７の
ＩＯパネル固有番号情報をＩＯパネルのバツクボード等
で設定しておく。
予備実装位置にあるＩＯパネルの固有番号である。この
場合、予備実装位置にあるＩＯパネルのｂ番は、ｂ＝ａ
＋１の関係となるように制御部プログラムとＰ０〜７の
ＩＯパネル固有番号情報をＩＯパネルのバツクボード等
で設定しておく。
ここで、制御部よりＩＯバスを介してアドレス部へＩＯ
パネル固有番号情報ａは送出したとすると、ＩＯパネル
の比較回路１は、ＩＯパネル番号情報15とＩＯパネル固
有番号情報16のＰＳ１〜７および運用／待機状態信号12
を比較する。その比較される状況の例を第２図に示す。
なお、第１図の現用パネル(a)と予備パネル(b)上のそれ
ぞれの運用／待機状態設定回路間の接続図と２入力ＮＡ
ＮＤゲートの特性より明らかなように、信号12が“０”
レベルの場合、この競争回路は“０”レベル側のパネル
が主導権を持つ。このことから、信号12が“０”レベル
の方のパネルを運用と定義する。
パネル固有番号情報ａは送出したとすると、ＩＯパネル
の比較回路１は、ＩＯパネル番号情報15とＩＯパネル固
有番号情報16のＰＳ１〜７および運用／待機状態信号12
を比較する。その比較される状況の例を第２図に示す。
なお、第１図の現用パネル(a)と予備パネル(b)上のそれ
ぞれの運用／待機状態設定回路間の接続図と２入力ＮＡ
ＮＤゲートの特性より明らかなように、信号12が“０”
レベルの場合、この競争回路は“０”レベル側のパネル
が主導権を持つ。このことから、信号12が“０”レベル
の方のパネルを運用と定義する。
そこで第１図の場合は、運用／待機状態信号12が“０”
で運用であると比較結果が一致となり、機器選択信号14
が有効となって現用パネルが選択される。逆に、運用／
待機状態信号12が“１”で待機であると比較結果が不一
致となり、機器選択信号14は無効となって予備パネルが
選択される。
で運用であると比較結果が一致となり、機器選択信号14
が有効となって現用パネルが選択される。逆に、運用／
待機状態信号12が“１”で待機であると比較結果が不一
致となり、機器選択信号14は無効となって予備パネルが
選択される。
このように比較回路１には第２図中に例に示すＰＳ１〜
ＰＳ７と、ＰＳ０の代わりに信号12を入しているので、
制御部（ソフト）側から８０ＸＸＨのアドレスデータを
出力すれば、運用／待機、つまり８０ＸＸＨまたは８１
ＸＸＨを出すべきか意識せずに、常に運用中のパネルに
アクセスできることとなる。選択された運用パネルは、
次にデコーダ回路２において、アドレス入力と比較回路
１からの信号14とリード・ライト信号13により、記憶回
路３を動作させる信号を作成し、アドレスバス上のデー
タを記憶回路３へ書込んで記憶する。
ＰＳ７と、ＰＳ０の代わりに信号12を入しているので、
制御部（ソフト）側から８０ＸＸＨのアドレスデータを
出力すれば、運用／待機、つまり８０ＸＸＨまたは８１
ＸＸＨを出すべきか意識せずに、常に運用中のパネルに
アクセスできることとなる。選択された運用パネルは、
次にデコーダ回路２において、アドレス入力と比較回路
１からの信号14とリード・ライト信号13により、記憶回
路３を動作させる信号を作成し、アドレスバス上のデー
タを記憶回路３へ書込んで記憶する。
予備パネルの比較回路１は、現用パネルが選択されれ
ば、機器選択信号14を無効とし、予備パネルのデコーダ
回路２に無効信号を入力する。また、バッファ回路５に
入力するリードモード機器選択信号１７も無効とする。
ば、機器選択信号14を無効とし、予備パネルのデコーダ
回路２に無効信号を入力する。また、バッファ回路５に
入力するリードモード機器選択信号１７も無効とする。
また、同様にして運用／待機状態設定回路４へ運用／待
機切替信号11を送り、ＩＯパネルを運用状態から待機状
態へ切替えることもできる。さらに、現在運用中のＩＯ
パネルが現用側か予備側かを知るために前記と同様にＩ
Ｏパネル固有番号ａを出力し、運用側のＩＯパネルにア
クセスしてリードモードを出すと、リードモード機器選
択信号17が有効となり、バツフア回路５から、ＰＳ０の
データを読み出すことでき、これにより、ＰＳ０が
“０”のとき運用中のパネルは運用側ａ番で、ＰＳ０が
“１”のとき、運用中のパネルが予備側のｂ番であるこ
とが判る。
機切替信号11を送り、ＩＯパネルを運用状態から待機状
態へ切替えることもできる。さらに、現在運用中のＩＯ
パネルが現用側か予備側かを知るために前記と同様にＩ
Ｏパネル固有番号ａを出力し、運用側のＩＯパネルにア
クセスしてリードモードを出すと、リードモード機器選
択信号17が有効となり、バツフア回路５から、ＰＳ０の
データを読み出すことでき、これにより、ＰＳ０が
“０”のとき運用中のパネルは運用側ａ番で、ＰＳ０が
“１”のとき、運用中のパネルが予備側のｂ番であるこ
とが判る。
第２図中のＩＯバス上のアドレスデータの下位アドレス
３ｂｉｔにパネル用制御種別を示す。
３ｂｉｔにパネル用制御種別を示す。
運用待機反転コマンド、記憶回路選択コマンドおよびパ
ネルステイタス読込みコマンドの例が示されている。
ネルステイタス読込みコマンドの例が示されている。
第３図に上記パネル用制御種別に対するバッファ回路が
出力するデータの例を示す。なお、試験信号等を待機側
のＩＯパネルへ書込みたい場合は、ＩＯバス上へＩＯパ
ネル固有番号情報としてｂ番を送出すれば、比較回路１
により、待機側のＩＯパネルの機器選択信号14が出力さ
れる。
出力するデータの例を示す。なお、試験信号等を待機側
のＩＯパネルへ書込みたい場合は、ＩＯバス上へＩＯパ
ネル固有番号情報としてｂ番を送出すれば、比較回路１
により、待機側のＩＯパネルの機器選択信号14が出力さ
れる。
上述のように、装置制御部より現用・予備構成のＩＯパ
ネルに対してデータを書込もうとする場合、運用側のＩ
Ｏパネルに、制御部がパネル番号ａとｂを意識すること
なくデータを書込むことができ、これによりシステムが
有効に動作する。
ネルに対してデータを書込もうとする場合、運用側のＩ
Ｏパネルに、制御部がパネル番号ａとｂを意識すること
なくデータを書込むことができ、これによりシステムが
有効に動作する。
以上説明したように本発明は、バスインタフエース部の
論理回路をパネルの運用／待機状態と結びつけて動作さ
せることにより、制御部側のＩＯパネル指定プログラム
を簡略化することができる。
論理回路をパネルの運用／待機状態と結びつけて動作さ
せることにより、制御部側のＩＯパネル指定プログラム
を簡略化することができる。
【図面の簡単な説明】 第１図は本発明の一実施例のブロツク図を示す。 第２図は、ＩＯバス上のアドレスデータとＩＯパネル固
有番号情報を比較する例を説明するための図である。 第３図は、パネル用制御種別に対するバッファ回路が出
力するデータの例を示す図である。 １…比較回路 ２…パネル制御コマンドデコーダ回路 ３…記憶回路 ４…運用／待機状態設定回路 ５…バツフア回路
有番号情報を比較する例を説明するための図である。 第３図は、パネル用制御種別に対するバッファ回路が出
力するデータの例を示す図である。 １…比較回路 ２…パネル制御コマンドデコーダ回路 ３…記憶回路 ４…運用／待機状態設定回路 ５…バツフア回路
Claims (1)
- 【請求項１】ＩＯバス上の一部データを記憶する記憶回
路と、 前記ＩＯバス上のＩＯパネル番号情報をＩＯパネル固有
番号情報の一部および運用／待機状態信号と比較しその
結果により機器選択信号を出力する比較回路と、 前記機器選択信号と制御部からのリード・ライト信号に
よって前記記憶回路を動作させる信号を作成するパネル
制御コマンドデコーダ回路と、 前記パネル制御コマンドデコーダ回路からの信号によっ
てＩＯパネルを運用状態／待機状態に切替えるととも
に、冗長な他のＩＯパネルの同様な回路と組み合わせて
動作し前記運用／待機状態信号を出力する運用／待機状
態設定回路と、 ＩＯパネル内の各種ステイタス信号を、前記リード・ラ
イト信号及びパネル制御コマンドデコーダ回路からのパ
ネル内制御コマンド信号により選択して通過させるバッ
ファ回路とからなることを特徴としたＩＯパネル制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159765A JPH0664560B2 (ja) | 1985-07-19 | 1985-07-19 | Ｉｏパネル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159765A JPH0664560B2 (ja) | 1985-07-19 | 1985-07-19 | Ｉｏパネル制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6220057A JPS6220057A (ja) | 1987-01-28 |
| JPH0664560B2 true JPH0664560B2 (ja) | 1994-08-22 |
Family
ID=15700776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60159765A Expired - Lifetime JPH0664560B2 (ja) | 1985-07-19 | 1985-07-19 | Ｉｏパネル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664560B2 (ja) |
-
1985
- 1985-07-19 JP JP60159765A patent/JPH0664560B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6220057A (ja) | 1987-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0330475A2 (en) | Configuration control system | |
| JPH0612863A (ja) | デュアルポートｄｒａｍ | |
| US4344130A (en) | Apparatus to execute DMA transfer between computing devices using a block move instruction | |
| US5269015A (en) | Computer system including circuitry for reading write-only output ports | |
| JPH0664560B2 (ja) | Ｉｏパネル制御回路 | |
| JPH0122653B2 (ja) | ||
| JP3165598B2 (ja) | 先入先出メモリのバスインタフェース装置 | |
| JPH0115900B2 (ja) | ||
| EP0217348B1 (en) | Memory connected state detecting circuit | |
| JPS5931743B2 (ja) | 二重化システム | |
| JPH0664561B2 (ja) | 同時書込み回路 | |
| KR900009212Y1 (ko) | 어드레스 제어장치 | |
| JP3131918B2 (ja) | メモリ装置 | |
| JP3317819B2 (ja) | シングルポートｒａｍの２ポートアクセスの制御方式 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JPS607825B2 (ja) | メモリ−システム | |
| JPS61193245A (ja) | 記憶制御方式 | |
| JPH041375B2 (ja) | ||
| JPH05303655A (ja) | マイクロコンピュータ | |
| JPS63144496A (ja) | 記憶装置の書込み制御方式 | |
| JPS6121541A (ja) | 記憶回路 | |
| JPH03163651A (ja) | デュアルポートメモリの割込み発生回路 | |
| JPH07325757A (ja) | 記憶管理装置 | |
| JPS61294556A (ja) | プログラム誤動作検出方式 | |
| JPS62272332A (ja) | トレ−サ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |