JPH0662480A - 時分割形スイッチ監視回路 - Google Patents
時分割形スイッチ監視回路Info
- Publication number
- JPH0662480A JPH0662480A JP21251692A JP21251692A JPH0662480A JP H0662480 A JPH0662480 A JP H0662480A JP 21251692 A JP21251692 A JP 21251692A JP 21251692 A JP21251692 A JP 21251692A JP H0662480 A JPH0662480 A JP H0662480A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- signal
- output
- input
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】時分割形スイッチを監視し、入力タイムスロッ
トデータが出力タイムスロットデータに１対１でスイッ
チされる場合に、２度書きや書き忘れのエラー検出をも
可能とする。 【構成】時分割形スイッチ１０４に対して挿入部と検出
部から構成され、挿入部では、フレーム中の任意のＮ個
のタイムスロットについて、パリティ反転回路２０１で
パリティを反転し、監視信号として時分割形スイッチ１
０４に入力する。検出部では、時分割形スイッチ１０４
の出力信号をパリティ検出回路１０７に入力し、パリテ
ィ計数回路２０３はエラーがフレーム中にＮ個であるか
否かを判定することによりエラーの確認を行う。また、
挿入部のパリティ反転回路２０１では、フレーム中の反
転する位置をフレーム毎に変化させ、すべてのタイムス
ロットについて確認を行う。
トデータが出力タイムスロットデータに１対１でスイッ
チされる場合に、２度書きや書き忘れのエラー検出をも
可能とする。 【構成】時分割形スイッチ１０４に対して挿入部と検出
部から構成され、挿入部では、フレーム中の任意のＮ個
のタイムスロットについて、パリティ反転回路２０１で
パリティを反転し、監視信号として時分割形スイッチ１
０４に入力する。検出部では、時分割形スイッチ１０４
の出力信号をパリティ検出回路１０７に入力し、パリテ
ィ計数回路２０３はエラーがフレーム中にＮ個であるか
否かを判定することによりエラーの確認を行う。また、
挿入部のパリティ反転回路２０１では、フレーム中の反
転する位置をフレーム毎に変化させ、すべてのタイムス
ロットについて確認を行う。
Description
【０００１】
【産業上の利用分野】本発明は時分割形スイッチ監視回
路に関し、特に時分割形スイッチの入力データ信号中の
タイムスロットデータが出力データ信号中のタイムスロ
ットデータに１対１でスイッチされる場合の時分割形ス
イッチ監視回路に関する。
路に関し、特に時分割形スイッチの入力データ信号中の
タイムスロットデータが出力データ信号中のタイムスロ
ットデータに１対１でスイッチされる場合の時分割形ス
イッチ監視回路に関する。
【０００２】
【従来の技術】図３は従来の時分割形スイッチ監視回路
の一例を示すブロック図である。入力データ信号１０１
を入力とし入力パリティ信号１０３を出力とするパリテ
ィ発生回路１０２と、入力データ信号１０１と入力パリ
ティ信号１０３とフレームパルス信号１０９を入力とし
出力データ信号１０５と出力パリティ信号１０６を出力
とする時分割形スイッチ１０４と、出力データ信号１０
５と出力パリティ信号１０６を入力としパリティエラー
出力信号１０８を出力とするパリティ検出回路１０７と
で構成され、入力側パリティ演算結果を時分割形スイッ
チ１０４にデータ信号とともに通過させ、出力側で同様
にパリティ演算を行い比較することによりエラー検出を
行っていた。
の一例を示すブロック図である。入力データ信号１０１
を入力とし入力パリティ信号１０３を出力とするパリテ
ィ発生回路１０２と、入力データ信号１０１と入力パリ
ティ信号１０３とフレームパルス信号１０９を入力とし
出力データ信号１０５と出力パリティ信号１０６を出力
とする時分割形スイッチ１０４と、出力データ信号１０
５と出力パリティ信号１０６を入力としパリティエラー
出力信号１０８を出力とするパリティ検出回路１０７と
で構成され、入力側パリティ演算結果を時分割形スイッ
チ１０４にデータ信号とともに通過させ、出力側で同様
にパリティ演算を行い比較することによりエラー検出を
行っていた。
【０００３】
【発明が解決しようとする課題】この従来のパリティ検
出による時分割形スイッチ監視回路では、時分割形スイ
ッチ内でのデータの２度書き及び書き忘れ等正常にスイ
ッチされないことが確認できないという問題点があっ
た。
出による時分割形スイッチ監視回路では、時分割形スイ
ッチ内でのデータの２度書き及び書き忘れ等正常にスイ
ッチされないことが確認できないという問題点があっ
た。
【０００４】
【課題を解決するための手段】本発明の時分割形スイッ
チ監視回路は、時分割形スイッチに対してパリティ信号
を挿入する挿入部と、前記時分割形スイッチの出力信号
のパリティエラーを検出する検出部とを備え、前記挿入
部では入力フレーム中の任意のＮ個のタイムスロットに
ついて前記パリティ信号を反転して前記時分割形スイッ
チに入力し、前記検出部は前記時分割形スイッチの前記
出力信号のパリティ信号がフレーム中に前記Ｎ個である
か否かを判定することを特徴とする。
チ監視回路は、時分割形スイッチに対してパリティ信号
を挿入する挿入部と、前記時分割形スイッチの出力信号
のパリティエラーを検出する検出部とを備え、前記挿入
部では入力フレーム中の任意のＮ個のタイムスロットに
ついて前記パリティ信号を反転して前記時分割形スイッ
チに入力し、前記検出部は前記時分割形スイッチの前記
出力信号のパリティ信号がフレーム中に前記Ｎ個である
か否かを判定することを特徴とする。
【０００５】そして、前記挿入部は入力データ信号を入
力とし入力パリティ信号を出力とするパリティ発生回路
と、前記入力パリティ信号とフレームパルス信号を入力
としパリティ反転信号を出力とするパリティ反転回路と
を備え、前記時分割形スイッチは前記入力データ信号と
前記パリティ反転信号と前記フレームパルス信号を入力
とし出力データ信号と出力パリティ信号を出力とし、前
記検出部は前記出力データ信号と前記出力パリティ信号
を入力としパリティエラー出力信号を出力とするパリテ
ィ検出回路と、前記パリティエラー出力信号と前記フレ
ームパルス信号を入力としエラー出力信号を出力とする
パリティ計数回路とを備えている。
力とし入力パリティ信号を出力とするパリティ発生回路
と、前記入力パリティ信号とフレームパルス信号を入力
としパリティ反転信号を出力とするパリティ反転回路と
を備え、前記時分割形スイッチは前記入力データ信号と
前記パリティ反転信号と前記フレームパルス信号を入力
とし出力データ信号と出力パリティ信号を出力とし、前
記検出部は前記出力データ信号と前記出力パリティ信号
を入力としパリティエラー出力信号を出力とするパリテ
ィ検出回路と、前記パリティエラー出力信号と前記フレ
ームパルス信号を入力としエラー出力信号を出力とする
パリティ計数回路とを備えている。
【０００６】
【作用】本発明の時分割形スイッチ監視回路は、時分割
形スイッチの入力データ信号中のタイムスロットデータ
が出力データ信号中のタイムスロットデータに１対１で
スイッチされる場合に、挿入部では、フレーム中の任意
のＮ個（Ｎは自然数）のタイムスロットについてパリテ
ィ反転回路を付加し、特定のタイムスロットデータのパ
リティ演算結果を監視信号として時分割形スイッチに入
力する。そして検出部では、時分割形スイッチの出力で
ある出力パリティ信号をパリティ検出回路に入力しエラ
ーがＮ個であるか否かを判定することによりエラーの確
認を行う。パリティ計数回路は、エラーがＮ個である場
合エラーなし、Ｎ個でない場合エラーとする。また、挿
入部のパリティ反転回路では、フレーム中の反転する位
置をフレーム毎に変化させ、フレーム中すべてのタイム
スロットについて確認を行う。
形スイッチの入力データ信号中のタイムスロットデータ
が出力データ信号中のタイムスロットデータに１対１で
スイッチされる場合に、挿入部では、フレーム中の任意
のＮ個（Ｎは自然数）のタイムスロットについてパリテ
ィ反転回路を付加し、特定のタイムスロットデータのパ
リティ演算結果を監視信号として時分割形スイッチに入
力する。そして検出部では、時分割形スイッチの出力で
ある出力パリティ信号をパリティ検出回路に入力しエラ
ーがＮ個であるか否かを判定することによりエラーの確
認を行う。パリティ計数回路は、エラーがＮ個である場
合エラーなし、Ｎ個でない場合エラーとする。また、挿
入部のパリティ反転回路では、フレーム中の反転する位
置をフレーム毎に変化させ、フレーム中すべてのタイム
スロットについて確認を行う。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の時分割形スイッチ監視回路の一実施
例を示すブロック図、図２は本実施例のタイミングチャ
ートである。
る。図１は本発明の時分割形スイッチ監視回路の一実施
例を示すブロック図、図２は本実施例のタイミングチャ
ートである。
【０００８】本実施例は、時分割形スイッチ入力第１〜
第６フレームの計６フレームを入力して出力第２フレー
ムのデータにパリティエラー（円Ａで囲んだ位置）が発
生し、出力第５フレームにおいて、あるタイムスロット
データ（円Ｂで囲んだ位置）が失われていることを検出
する場合を例示している。
第６フレームの計６フレームを入力して出力第２フレー
ムのデータにパリティエラー（円Ａで囲んだ位置）が発
生し、出力第５フレームにおいて、あるタイムスロット
データ（円Ｂで囲んだ位置）が失われていることを検出
する場合を例示している。
【０００９】図２において、Ｃで示す６個の矢印はパリ
ティを反転させたタイムスロットデータの位置を示し、
Ｄで示す６個の矢印はパリティを反転させたタイムスロ
ットデータがスイッチされる位置を示す。
ティを反転させたタイムスロットデータの位置を示し、
Ｄで示す６個の矢印はパリティを反転させたタイムスロ
ットデータがスイッチされる位置を示す。
【００１０】図１に示す本実施例は図３に示す従来例に
パリティ反転回路２０１とパリティ計数回路２０３とを
付加してなる。パリティ反転回路２０１はパリティ入力
信号１０３を入力とし、各フレームにつき任意の１個の
タイムスロットデータのパリティを反転させる。反転さ
せる位置は各フレーム毎に変化させ、全タイムスロット
について行う。パリティ計数回路２０３はパリティエラ
ー出力信号１０８を入力とし、各フレーム毎にパリティ
エラーの数が１個であるか否かを判定する。パリティエ
ラーの個数が１個であればエラーなし、１個でないなら
ばエラーとして次のフレームの間、エラー出力信号２０
４を出力する。図２において、出力データ信号１０５の
出力第１，３，４，６フレームでは、パリティエラー出
力信号１０８が各フレーム毎に１個であるので次フレー
ムにエラーを出力しない。しかし、出力第２，５フレー
ムでは、パリティエラー出力信号１０８がそれぞれ２
個，０個であるので次フレームにエラー出力信号２０４
を出力する。
パリティ反転回路２０１とパリティ計数回路２０３とを
付加してなる。パリティ反転回路２０１はパリティ入力
信号１０３を入力とし、各フレームにつき任意の１個の
タイムスロットデータのパリティを反転させる。反転さ
せる位置は各フレーム毎に変化させ、全タイムスロット
について行う。パリティ計数回路２０３はパリティエラ
ー出力信号１０８を入力とし、各フレーム毎にパリティ
エラーの数が１個であるか否かを判定する。パリティエ
ラーの個数が１個であればエラーなし、１個でないなら
ばエラーとして次のフレームの間、エラー出力信号２０
４を出力する。図２において、出力データ信号１０５の
出力第１，３，４，６フレームでは、パリティエラー出
力信号１０８が各フレーム毎に１個であるので次フレー
ムにエラーを出力しない。しかし、出力第２，５フレー
ムでは、パリティエラー出力信号１０８がそれぞれ２
個，０個であるので次フレームにエラー出力信号２０４
を出力する。
【００１１】
【発明の効果】以上説明したように本発明の時分割形ス
イッチ監視回路は、時分割形スイッチの入力データ信号
中のタイムスロットデータが出力データ信号中のタイム
スロットデータに１対１でスイッチされる場合に、時分
割形スイッチ内でデータの２度書きや書き忘れ等、正常
にスイッチされなかったことも検出可能であるという効
果を有する。
イッチ監視回路は、時分割形スイッチの入力データ信号
中のタイムスロットデータが出力データ信号中のタイム
スロットデータに１対１でスイッチされる場合に、時分
割形スイッチ内でデータの２度書きや書き忘れ等、正常
にスイッチされなかったことも検出可能であるという効
果を有する。
【図１】本発明の時分割形スイッチ監視回路の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】本実施例のタイミングチャートである。
【図３】従来の時分割形スイッチ監視回路の一例を示す
ブロック図である。
ブロック図である。
１０１ 入力データ信号 １０２ パリティ発生回路 １０３ 入力パリティ信号 １０４ 時分割形スイッチ １０５ 出力データ信号 １０６ 出力パリティ信号 １０７ パリティ検出回路 １０８ パリティエラー出力信号 １０９ フレームパルス信号 ２０１ パリティ反転回路 ２０２ パリティ反転信号 ２０３ パリティ計数回路 ２０４ エラー出力信号
Claims (2)
- 【請求項１】 時分割形スイッチに対してパリティ信号
を挿入する挿入部と、前記時分割形スイッチの出力信号
のパリティエラーを検出する検出部とを備え、前記挿入
部では入力フレーム中の任意のＮ個のタイムスロットに
ついて前記パリティ信号を反転して前記時分割形スイッ
チに入力し、前記検出部は前記時分割形スイッチの前記
出力信号のパリティ信号がフレーム中に前記Ｎ個である
か否かを判定することを特徴とする時分割形スイッチ監
視回路。 - 【請求項２】 前記挿入部は入力データ信号を入力とし
入力パリティ信号を出力とするパリティ発生回路と、前
記入力パリティ信号とフレームパルス信号を入力としパ
リティ反転信号を出力とするパリティ反転回路とを備
え、前記時分割形スイッチは前記入力データ信号と前記
パリティ反転信号と前記フレームパルス信号を入力とし
出力データ信号と出力パリティ信号を出力とし、前記検
出部は前記出力データ信号と前記出力パリティ信号を入
力としパリティエラー出力信号を出力とするパリティ検
出回路と、前記パリティエラー出力信号と前記フレーム
パルス信号を入力としエラー出力信号を出力とするパリ
ティ計数回路とを備えることを特徴とする請求項１記載
の時分割形スイッチ監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21251692A JP2906850B2 (ja) | 1992-08-10 | 1992-08-10 | 時分割形スイッチ監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21251692A JP2906850B2 (ja) | 1992-08-10 | 1992-08-10 | 時分割形スイッチ監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0662480A true JPH0662480A (ja) | 1994-03-04 |
| JP2906850B2 JP2906850B2 (ja) | 1999-06-21 |
Family
ID=16623969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21251692A Expired - Lifetime JP2906850B2 (ja) | 1992-08-10 | 1992-08-10 | 時分割形スイッチ監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906850B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215773B1 (en) | 1997-01-27 | 2001-04-10 | Telefonaktiebolaget Lm Ericsson | Method to control a switching unit and an arrangement working according to the method |
-
1992
- 1992-08-10 JP JP21251692A patent/JP2906850B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215773B1 (en) | 1997-01-27 | 2001-04-10 | Telefonaktiebolaget Lm Ericsson | Method to control a switching unit and an arrangement working according to the method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2906850B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS631626B2 (ja) | ||
| JPH0662480A (ja) | 時分割形スイッチ監視回路 | |
| JP5140556B2 (ja) | 計量システム | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JP3990022B2 (ja) | メモリー回路及びその書込み／読出しエラーの検出方法 | |
| JP2713222B2 (ja) | メモリ監視装置 | |
| JPH09204317A (ja) | 誤り検出訂正回路の診断装置 | |
| JP2871337B2 (ja) | メモリ監視回路 | |
| JPH03130852A (ja) | メモリ診断回路 | |
| JPH03265035A (ja) | 演算出力制御回路 | |
| JPH04180134A (ja) | 疑似エラー発生方式 | |
| JPH0612273A (ja) | データメモリ監視方式 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JPH04283500A (ja) | Ｒａｍの動作監視回路 | |
| JPH0325229Y2 (ja) | ||
| JPH05100878A (ja) | 選択回路エラー検出方式 | |
| JPS6161427B2 (ja) | ||
| JPH0477836A (ja) | スキャンパス試験回路 | |
| JPS6116092B2 (ja) | ||
| JPH0410656B2 (ja) | ||
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH0474369A (ja) | エラー検出回路 | |
| JPH0495885A (ja) | 大規模集積回路故障検出回路 | |
| JPH03204038A (ja) | 多数決比較回路 | |
| JPH01194035A (ja) | 情報処理装置のアドレスパリティチェック方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |