JPH0662433A - Ｍｕｓｅ／ｎｔｓｃコンバータのフレーム間内挿装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＭＵＳＥ／ＮＴＳＣコンバータのフレーム間
内挿回路において、静止画像の画質をあまり低下させる
ことなくメモリ容量を大幅に低減する。 【構成】 １／２フレームメモリ２は、ＭＵＳＥ信号を
１ラインおきに１／２フレーム分記憶する。スイッチ回
路１は、１／２フレームメモリ２にＭＵＳＥ信号が書き
込まれているラインではＭＵＳＥ信号とメモリ２の出力
とを交互に選択してフレーム間内挿処理を行い、１／２
フレームメモリ２にＭＵＳＥ信号が書き込まれていない
ラインではＭＵＳＥ信号のみを選択する。このスイッチ
回路１の出力のうち、フレーム間内挿されなかったライ
ンについては、フィールド内内挿回路４でフィルタリン
グ処理される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＭＵＳＥ／ＮＴＳＣ
コンバータに使用され、静止画像に含まれるフレーム間
及びフィールド間の折り返し歪みを除去するためのＭＵ
ＳＥ／ＮＴＳＣコンバータのフレーム間内挿装置に関す
る。

【０００２】

【従来の技術】近年、ハイビジョン衛星放送用に開発さ
れたＭＵＳＥ（multiple sub-Nyquistsampling encodin
g）方式に基づくテレビジョン信号を、現行標準方式で
あるＮＴＳＣ方式用のテレビジョン受像機で受信可能に
するＭＵＳＥ／ＮＴＳＣコンバータが種々開発されてい
る。この種のコンバータは、通常のＭＵＳＥデコーダの
ように装置規模が大型にならず、簡易な方式で小型廉価
であることが特徴である。最も簡易な方式としては、Ｍ
ＵＳＥデコーダにおける動画処理の部分、即ちフィール
ド内内挿処理のみを行う方式が知られている。しかし、
フィールド内内挿処理のみでは、静止画像にフレーム間
及びフィールド間のオフセットサブサンプリングに起因
した折り返し歪みが生じ、画像のエッジ部分でちらつき
が発生するという問題点がある。

【０００３】そこで、フィールド内内挿処理にフレーム
間内挿処理を組み合わせて、静止画像に含まれるフレー
ム間及びフィールド間の折り返し歪みを簡易な方法で除
去する装置も開発されている。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
フレーム間内挿回路では、フレーム間の処理を行うため
に１フレーム分の画像情報を記憶するフレームメモリが
必要となる。ＭＵＳＥ信号の場合、１フレームが１１２
５本×４８０サンプル×８ビットで構成されるため、こ
の容量を持つメモリが必要となる。これに対し、ＭＵＳ
Ｅ／ＮＴＳＣコンバータのように簡易な構成を必要とす
る装置では、メモリ容量は極力低減することが必要であ
る。このため、より簡易な構成のフレーム間内挿装置が
望まれている。

【０００５】この発明はこのような点を考慮してなされ
たもので、静止画像の画質をあまり低下させることなし
に、メモリ容量を大幅に低減することができるＭＵＳＥ
信号のフレーム間内挿装置を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】この発明に係るＭＵＳＥ
／ＮＴＳＣコンバータのフレーム間内挿装置は、ＭＵＳ
Ｅ信号を１ラインおきに１／２フレーム分記憶する１／
２フレーム記憶手段と、この１／２フレーム記憶手段に
前記ＭＵＳＥ信号が書き込まれているラインでは前記Ｍ
ＵＳＥ信号と前記１／２フレーム記憶手段の出力とを交
互に選択してフレーム間内挿処理を行い、前記１／２フ
レーム記憶手段に前記ＭＵＳＥ信号が書き込まれていな
いラインでは前記ＭＵＳＥ信号のみを選択するフレーム
間内挿手段と、このフレーム間内挿手段の出力に対し所
定のフィルタリング処理を施すフィルタリング手段とを
具備したことを特徴とする。

【０００７】

【作用】この発明によれば、ＭＵＳＥ信号の１ラインお
きにフレーム間内挿処理を行うようにしているので、必
要とするメモリの容量を１／２フレーム分と半減させる
ことができる。この場合、フレーム間内挿されるライン
は完全なフレーム間内挿に比べれば半分になるが、ＭＵ
ＳＥ／ＮＴＳＣコンバータでは、その後、走査線数を１
１２５本から５２５本に変換するための垂直フィルタリ
ング処理を施すので、このフィルタリング処理や、必要
であればフレーム間内挿されないラインについてフィー
ルド内内挿処理等を施すことにより、画質の劣化をそれ
ほど目立たせることなく、メモリ容量を半減させること
ができる。

【０００８】

【実施例】以下、添付の図面を参照してこの発明の実施
例について説明する。図１はこの発明の実施例に係るＭ
ＵＳＥ／ＮＴＳＣコンバータにおけるフレーム間内挿回
路の構成を示すブロック図である。

【０００９】ＭＵＳＥ信号は、フレーム間内挿手段を構
成するスイッチ回路１の一方の端子に供給されると共
に、１／２フレーム分の記憶容量を持つ１／２フレーム
メモリ２に供給されている。１／２フレームメモリ２
は、コントローラ３の書込制御信号ＷＥ（負論理）及び
読出制御信号ＲＥ（負論理）により制御され、１ライン
おきにＭＵＳＥ信号を記憶する。この１／２フレームメ
モリ２の出力は、スイッチ回路１の他方の端子に供給さ
れている。スイッチ回路１は、コントローラ３から出力
されるスイッチ制御信号ＳＣ１の制御のもとにスイッチ
を切換えて、１ラインおきにフレーム間内挿処理を行
う。スイッチ回路１の出力は、フィールド内内挿処理回
路４に供給されている。

【００１０】フィールド内内挿処理回路４は、フレーム
間内挿されなかったラインについて水平方向平均化回路
５で水平方向に補間処理を施し、スイッチ回路６で入力
画素と補間結果とを交互に選択することにより、上記内
挿されなかったラインについてフィールド内内挿処理を
施すものとなっている。コントローラ３からは切換えの
ためのスイッチ制御信号ＳＣ２がスイッチ回路６に供給
されている。水平方向平均化回路５は、例えば図２に示
すように、１画素遅延回路１１で１画素分遅延させた入
力画素と遅延させない入力画素とを加算器１２で加算
し、乗算器１３で１／２レベルに平均化するように構成
されている。

【００１１】次に、このように構成されたこの実施例に
係るフレーム間内挿回路の動作について説明する。図３
は、コントローラ３から出力される各制御信号を示す波
形図である。１／２フレームメモリ２への制御信号Ｗ
Ｅ，ＲＥは、１ラインおきにアクティブとなる。スイッ
チ回路１は、このメモリの制御信号ＷＥ，ＲＥがアクテ
ィブである期間に、フレーム間内挿後のサンプリング周
波数である３２．４ＭＨｚで切り替わり、スイッチ制御
信号ＳＣ１がＨレベルのときＡ側、ＬレベルのときＢ側
に切り替わる。また、スイッチ回路６は、メモリの制御
信号ＷＥ，ＲＥがアクティブでない期間に、３２．４Ｍ
Ｈｚで切り替わり、スイッチ制御信号ＳＣ２がＨレベル
のときＣ側、ＬレベルのときＤ側に切り替わる。

【００１２】従って、いま、図４（ａ）に示す＃１フィ
ールドのＭＵＳＥ信号が入力されると、１／２フレーム
メモリ２には、図４（ｂ）で示す１ラインおきのＭＵＳ
Ｅ信号が書き込まれる。１／２フレームメモリ２に＃１
フィールドと＃２フィールドの信号が書き込まれると、
図４（ｃ）に示す＃３フィールドのＭＵＳＥ信号が入力
端に現われるが、スイッチ回路１は、１ライン毎に内挿
動作を行い、この内挿動作がメモリの読出制御信号ＲＥ
と同期しているので、図４（ｄ）に示すように、＃３フ
ィールドの画素の間に＃１フィールドの画素が１ライン
おきに内挿されることになる。また、内挿されないライ
ンについては、スイッチ回路６によるフィールド内内挿
処理が実行されるので、図４（ｅ）に△で示すような補
間処理が実行される。この様子は、図３のタイミングチ
ャートにも示されている。即ち、第ｎラインについて
は、通常のフレーム間内挿、第ｎ＋１ラインについては
フィールド内内挿処理が行われ、これがライン毎に繰り
返されることになる。そして、この回路によれば、メモ
リ２の容量を１１２５本×４８０サンプル×８ビット／
２に半減することができる。

【００１３】なお、この発明は上述した実施例に限定さ
れるものではない。例えば、上記実施例では、１ライン
おきのフレーム間内挿処理の後に、内挿されなかったラ
インについてフィールド内内挿処理を施したが、後段の
走査線数変換時の垂直フィルタリング処理で、未内挿の
ラインの補間処理を兼用させるようにしてもよい。

【００１４】図５は、垂直フィルタで補間処理を行う場
合の例を示す図である。即ち、図１のスイッチ回路１の
出力は、図５のフィルタに入力され、１ライン遅延回路
２１，２２でそれぞれ１ラインずつ遅延される。１ライ
ン遅延回路２２の出力ａと、１ライン遅延回路２１の出
力ｂと、１ライン遅延回路２１の入力ｃとは、それぞれ
乗算器２３，２４，２５で所定の係数を重み付けされて
加算器２６で加算される。加算器２６の出力は、スイッ
チ回路２７の入力端子Ａに供給されている。また、スイ
ッチ回路１の出力は、２ライン遅延回路３１，３２でそ
れぞれ２ラインずつ遅延される。２ライン遅延回路３２
の出力ｄと、２ライン遅延回路３９の出力ｅと、２ライ
ン遅延回路３１の入力ｆとは、それぞれ乗算器３３，３
４，３５で所定の係数を重み付けされて加算器３６で加
算される。加算器３６の出力は、スイッチ回路２７の入
力端子Ｂに供給されている。スイッチ回路２７は、サン
プリング周波数の１／２の１６．２ＭＨｚで切替り、端
子Ａ，Ｂの信号を交互に選択して出力する。

【００１５】この構成によれば、垂直方向にサンプル点
が揃っている画素については、スイッチ回路２７がＡ側
に切替って、図６のＡで示すように、隣接ラインを含め
た３画素ａ，ｂ，ｃによるフィルタ出力が選択される。
また、垂直方向にサンプル点が揃っていない画素につい
ては、スイッチ回路２７がＢ側に切替って、図６のＢで
示すように、２ラインずつ離れた点を含めた３画素ｄ，
ｅ，ｆによるフィルタ出力が選択される。これにより、
画素が補間されていない部分についてのフィルタ処理が
可能になる。なお、この垂直フィルタが２本→１本方式
の走査線変換を行う場合、乗算器２３，２４，２５及び
３３，３４，３５の係数は、それぞれ１／８，１／２，
３／８，１／１６，３／４，３／１６に設定し、かつ乗
算器２３，２５の係数及び、乗算器３３，３５の係数を
それぞれフィールド毎に反転させるようにすれば良い。

【００１６】

【発明の効果】以上述べたように、この発明によれば、
ＭＵＳＥ信号の１ラインおきにフレーム間内挿処理を行
い、更に所定のフィルタリング処理を施すようにしてい
るので、画質の劣化をそれほど目立たせることなく、メ
モリ容量を半減させることができ、装置構成をより簡略
化させることができる。

【図面の簡単な説明】

【図１】 この発明の実施例に係るＭＵＳＥ／ＮＴＳＣ
コンバータにおけるフレーム間内挿回路のブロック図で
ある。

【図２】 同回路における水平方向平均化回路の構成例
を示すブロック図である。

【図３】 同回路で処理される画素の空間的位置関係を
示す図である。

【図４】 同回路の作用を説明するための各部の信号波
形図である。

【図５】 この発明の他の実施例に係る垂直フィルタの
構成を示す図である。

【図６】 同垂直フィルタの作用を説明するための図で
ある。

【符号の説明】

１，６，２７…スイッチ回路、２…１／２フレームメモ
リ、３…コントローラ、４…フィールド内内挿回路、５
…水平方向平均化回路、１１…１画素遅延回路、１２，
２６，３６…加算器、１３，２３〜２５，３３〜３５…
乗算器、２１，２２…１ライン遅延回路、３１，３２…
２ライン遅延回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＭＵＳＥ信号を１ラインおきに１／２フ
   レーム分記憶する１／２フレーム記憶手段と、 この１／２フレーム記憶手段に前記ＭＵＳＥ信号が書き
   込まれているラインでは前記ＭＵＳＥ信号と前記１／２
   フレーム記憶手段の出力とを交互に選択してフレーム間
   内挿処理を行い、前記１／２フレーム記憶手段に前記Ｍ
   ＵＳＥ信号が書き込まれていないラインでは前記ＭＵＳ
   Ｅ信号のみを選択するフレーム間内挿手段と、 このフレーム間内挿手段の出力に対し所定のフィルタリ
   ング処理を施すフィルタリング手段とを具備したことを
   特徴とするＭＵＳＥ／ＮＴＳＣコンバータのフレーム間
   内挿装置。