JPH0661994A - タイミング同期回路 - Google Patents
タイミング同期回路Info
- Publication number
- JPH0661994A JPH0661994A JP4235202A JP23520292A JPH0661994A JP H0661994 A JPH0661994 A JP H0661994A JP 4235202 A JP4235202 A JP 4235202A JP 23520292 A JP23520292 A JP 23520292A JP H0661994 A JPH0661994 A JP H0661994A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- comparator
- bpf
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】高速で移動する移動局受信装置が、市街地の建
物などの遮蔽効果により受信レベルが急に低下して一時
的に発生するタイミング同期の乱れを軽減する。 【構成】受信波を周波数選択変換して得られたベースバ
ンド信号を非線形処理回路１１で全波整流した後、ＢＰ
Ｆ１２の前段または後段に挿入したＡＧＣ付き増幅器１
３で急激なレベル低下を増幅して比較器１４で発生する
ジッタを軽減する。一方、所定のカットオフ周波数以上
の雑音成分をＨＰＦ１６で抽出し比較回路１７で急激な
ＳＮＲの劣化を検出したとき、ＰＬＬ回路１５の入力回
路をＯＦＦしオペアンプ１９の入力側に設けたコンデン
サＣの残留電圧値を入力電圧としてＶＣＯ２０を動作さ
せる。
物などの遮蔽効果により受信レベルが急に低下して一時
的に発生するタイミング同期の乱れを軽減する。 【構成】受信波を周波数選択変換して得られたベースバ
ンド信号を非線形処理回路１１で全波整流した後、ＢＰ
Ｆ１２の前段または後段に挿入したＡＧＣ付き増幅器１
３で急激なレベル低下を増幅して比較器１４で発生する
ジッタを軽減する。一方、所定のカットオフ周波数以上
の雑音成分をＨＰＦ１６で抽出し比較回路１７で急激な
ＳＮＲの劣化を検出したとき、ＰＬＬ回路１５の入力回
路をＯＦＦしオペアンプ１９の入力側に設けたコンデン
サＣの残留電圧値を入力電圧としてＶＣＯ２０を動作さ
せる。
Description
【０００１】
【産業上の利用分野】本発明は、自動車電話や携帯電話
などのディジタル移動通信システムにおける移動局受信
装置に用いられるタイミング同期回路に関するものであ
る。
などのディジタル移動通信システムにおける移動局受信
装置に用いられるタイミング同期回路に関するものであ
る。
【０００２】
【従来の技術】基地局から送出される送信信号には同期
信号が付加されており、移動局がその送信電波を受信し
て復調するためには同期信号の抽出が必須であり、その
同期信号を取り出す回路がタイミング同期回路である。
図４は本発明を応用するための移動局受信装置のブロッ
ク図である。図において、アンテナより受信された無線
周波信号は受信部１で周波数変換，選択され、ＡＧＣ付
き増幅器２により受信レベルが一定になったベースバン
ド信号が検波器３とタイミング同期回路４とに入力され
る。検波器３はタイミング同期回路４からのタイミング
パルスによって受信データを出力する。タイミング同期
回路の一例として、線形変調（例えば、π／４シフトＱ
ＰＳＫ，１６ＱＡＭ等）では包絡線がもつクロック成分
を抽出し、それから零交叉波を作成し、ＰＬＬにより同
期をとる方法が知られている。図４（Ｂ）は従来技術の
タイミング同期回路例図である。ＡＧＣ付き増幅器２か
らのベースバンド信号は、非線形処理回路７によって全
波整流されＢＰＦ８を通り、比較器９において、予め設
定されたしきい値との比較により零交叉波を抽出してＰ
ＬＬ回路６に入力される。ＰＬＬ回路６は入力された零
交叉波に応じたタイミングパルスを出力して検波器３に
送る。
信号が付加されており、移動局がその送信電波を受信し
て復調するためには同期信号の抽出が必須であり、その
同期信号を取り出す回路がタイミング同期回路である。
図４は本発明を応用するための移動局受信装置のブロッ
ク図である。図において、アンテナより受信された無線
周波信号は受信部１で周波数変換，選択され、ＡＧＣ付
き増幅器２により受信レベルが一定になったベースバン
ド信号が検波器３とタイミング同期回路４とに入力され
る。検波器３はタイミング同期回路４からのタイミング
パルスによって受信データを出力する。タイミング同期
回路の一例として、線形変調（例えば、π／４シフトＱ
ＰＳＫ，１６ＱＡＭ等）では包絡線がもつクロック成分
を抽出し、それから零交叉波を作成し、ＰＬＬにより同
期をとる方法が知られている。図４（Ｂ）は従来技術の
タイミング同期回路例図である。ＡＧＣ付き増幅器２か
らのベースバンド信号は、非線形処理回路７によって全
波整流されＢＰＦ８を通り、比較器９において、予め設
定されたしきい値との比較により零交叉波を抽出してＰ
ＬＬ回路６に入力される。ＰＬＬ回路６は入力された零
交叉波に応じたタイミングパルスを出力して検波器３に
送る。
【０００３】
【発明が解決しようとする課題】しかし、ディジタル移
動通信では、地形によってシャドウイング（shadowin
g：遮蔽効果）という現象が起こるときがある。これは
移動時に建物などにより、電波が急に遮断される現象で
あり、一時的に受信レベルが大きく低下する。図５は比
較器９でジッタの起こる様子を示す波形図である。この
現象により、従来のタイミング同期回路では以下のよう
な不具合が生じる。 （１） 受信レベルが低下するとＢＰＦ８の出力が低下
し、全波整流後の波形に誤差を生じ、そのため零交叉波
のジッタが急に増える。 （２） 受信レベルが低下し、ＳＮＲ（ＳＮ比）が悪く
なると、零交叉波のジッタが増えるためＰＬＬ回路が誤
動作し、正しいタイミングパルスを得ることが不可能と
なる。 上記のようなことから、電波遮蔽時においての何らかの
対策が必要とされる。
動通信では、地形によってシャドウイング（shadowin
g：遮蔽効果）という現象が起こるときがある。これは
移動時に建物などにより、電波が急に遮断される現象で
あり、一時的に受信レベルが大きく低下する。図５は比
較器９でジッタの起こる様子を示す波形図である。この
現象により、従来のタイミング同期回路では以下のよう
な不具合が生じる。 （１） 受信レベルが低下するとＢＰＦ８の出力が低下
し、全波整流後の波形に誤差を生じ、そのため零交叉波
のジッタが急に増える。 （２） 受信レベルが低下し、ＳＮＲ（ＳＮ比）が悪く
なると、零交叉波のジッタが増えるためＰＬＬ回路が誤
動作し、正しいタイミングパルスを得ることが不可能と
なる。 上記のようなことから、電波遮蔽時においての何らかの
対策が必要とされる。
【０００４】本発明の目的は、前記従来技術において生
ずる問題点を解決し、移動局が建物，構造物などの陰に
入っても正しいタイミング同期を保持することのできる
タイミング同期回路を提供することにある。
ずる問題点を解決し、移動局が建物，構造物などの陰に
入っても正しいタイミング同期を保持することのできる
タイミング同期回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明のタイミング同期
回路は、受信ベースバンド信号を非線形処理回路により
全波整流しＢＰＦを通した後比較器によって零交叉波を
作成し該零交叉波を入力とするＰＬＬ回路から前記受信
ベースバンド信号を検波するためのタイミングパルスを
出力するタイミング同期回路において、前記ＢＰＦの後
段または前段に挿入接続されたＡＧＣ付き増幅器と、内
部の電圧制御発振器の制御電圧入力がホールド状態と正
常状態のいずれかに制御信号により切替えられるスイッ
チが設けられたＰＬＬ回路と、前記ＡＧＣ付き増幅器ま
たは前記ＢＰＦの出力の高周波側の雑音成分を抽出する
ＨＰＦと、該ＨＰＦの出力を所定のしきい値と比較し、
その結果を前記制御信号として出力する比較回路とを備
えて、前記受信ベースバンド信号のレベルが一時的に急
激に低下したとき、前記比較回路からの制御信号により
前記ＰＬＬ回路がホールド状態になるように構成したこ
とを特徴とするものである。
回路は、受信ベースバンド信号を非線形処理回路により
全波整流しＢＰＦを通した後比較器によって零交叉波を
作成し該零交叉波を入力とするＰＬＬ回路から前記受信
ベースバンド信号を検波するためのタイミングパルスを
出力するタイミング同期回路において、前記ＢＰＦの後
段または前段に挿入接続されたＡＧＣ付き増幅器と、内
部の電圧制御発振器の制御電圧入力がホールド状態と正
常状態のいずれかに制御信号により切替えられるスイッ
チが設けられたＰＬＬ回路と、前記ＡＧＣ付き増幅器ま
たは前記ＢＰＦの出力の高周波側の雑音成分を抽出する
ＨＰＦと、該ＨＰＦの出力を所定のしきい値と比較し、
その結果を前記制御信号として出力する比較回路とを備
えて、前記受信ベースバンド信号のレベルが一時的に急
激に低下したとき、前記比較回路からの制御信号により
前記ＰＬＬ回路がホールド状態になるように構成したこ
とを特徴とするものである。
【０００６】
【実施例】図１は本発明の実施例を示す回路ブロック図
である。この回路が従来と異なる点は以下の対策が施さ
れていることである。 （１） ＢＰＦ１２の入力側または出力側にＡＧＣ付き
増幅器１３を設けた。図では出力側に設けた例を示す。 （２） ＰＬＬ回路１５にホールドモードを受けた。 （３） ＳＮＲを監視し、その結果によりＰＬＬ回路１
５を制御する回路すなわちＨＰＦ１６及び比較回路１７
を設けた。
である。この回路が従来と異なる点は以下の対策が施さ
れていることである。 （１） ＢＰＦ１２の入力側または出力側にＡＧＣ付き
増幅器１３を設けた。図では出力側に設けた例を示す。 （２） ＰＬＬ回路１５にホールドモードを受けた。 （３） ＳＮＲを監視し、その結果によりＰＬＬ回路１
５を制御する回路すなわちＨＰＦ１６及び比較回路１７
を設けた。
【０００７】次に図１に基づいて具体的な作用について
説明する。図１（Ａ）において、非線形処理回路１１に
入力されたＡＧＣ付き増幅器２からのベースバンド信号
は、全波整流波として出力される。この信号をＢＰＦ１
２に通した後、ＡＧＣ付き増幅器１３に入力する。この
ＡＧＣ付き増幅器１３は、急激な受信レベルの低下によ
って雑音が増大したとき、次の比較器１４で雑音により
起こるジッタを抑えるためにある。従来は、図５に示し
たように、レベルが低下して雑音がのった信号は比較器
９のしきい値での点の前後において、何度か上下して通
過するおそれがある。本発明では図２に示すように、Ａ
ＧＣ付き増幅器１３によってレベルを何倍かにもち上げ
ることにより、ジッタの広がりを抑えることができる。
図３はＡＧＣ付き増幅器１３の出力スペクトルである。
ＳＮＲが正常な場合には同図（Ａ）のようになり、雑音
を含んでＳＮＲが悪いときは同図（Ｂ）のようになる。
このＡＧＣ付き増幅器１３の出力をＨＰＦ１６に通すこ
とにより、カットオフ周波数ｆC より高い周波数の雑音
成分を検出し、ＳＮＲの良否の判定をする。つまり、ｆ
C における電圧値が予め設定されたしきい値よりも大き
いか小さいかによって受信レベルが低下したことを判断
する。そのＳＮＲの良否を比較回路１７から検出し、図
１（Ｂ）に示すＰＬＬ回路１５のスイッチＳ1 ，Ｓ2 を
制御する。このスイッチＳ1 とＳ2 は同時にＯＮまたは
ＯＦＦとなる。ＳＮＲが良いときはスイッチＳ1 ，Ｓ2
はＯＮとなっており、通常のＰＬＬ回路として動作す
る。逆にＳＮＲが劣化するとスイッチＳ1 ，Ｓ2はＯＦ
Ｆになり、ホールド状態になる。すなわちＶＣＯ２０の
入力電圧は、その前段に設けられた高入力インピーダン
スのオペアンプ１９の入力側コンデンサＣの電圧値がス
イッチがＯＦＦになる直前までの電圧値を持続し、スイ
ッチが再びＯＮになるまで保持されることにより、受信
レベル低下によるＳＮＲ劣化時のＰＬＬ回路の誤動作を
防ぐことができる。ＳＮＲが良くなった時点でスイッチ
はＯＮにもどる。
説明する。図１（Ａ）において、非線形処理回路１１に
入力されたＡＧＣ付き増幅器２からのベースバンド信号
は、全波整流波として出力される。この信号をＢＰＦ１
２に通した後、ＡＧＣ付き増幅器１３に入力する。この
ＡＧＣ付き増幅器１３は、急激な受信レベルの低下によ
って雑音が増大したとき、次の比較器１４で雑音により
起こるジッタを抑えるためにある。従来は、図５に示し
たように、レベルが低下して雑音がのった信号は比較器
９のしきい値での点の前後において、何度か上下して通
過するおそれがある。本発明では図２に示すように、Ａ
ＧＣ付き増幅器１３によってレベルを何倍かにもち上げ
ることにより、ジッタの広がりを抑えることができる。
図３はＡＧＣ付き増幅器１３の出力スペクトルである。
ＳＮＲが正常な場合には同図（Ａ）のようになり、雑音
を含んでＳＮＲが悪いときは同図（Ｂ）のようになる。
このＡＧＣ付き増幅器１３の出力をＨＰＦ１６に通すこ
とにより、カットオフ周波数ｆC より高い周波数の雑音
成分を検出し、ＳＮＲの良否の判定をする。つまり、ｆ
C における電圧値が予め設定されたしきい値よりも大き
いか小さいかによって受信レベルが低下したことを判断
する。そのＳＮＲの良否を比較回路１７から検出し、図
１（Ｂ）に示すＰＬＬ回路１５のスイッチＳ1 ，Ｓ2 を
制御する。このスイッチＳ1 とＳ2 は同時にＯＮまたは
ＯＦＦとなる。ＳＮＲが良いときはスイッチＳ1 ，Ｓ2
はＯＮとなっており、通常のＰＬＬ回路として動作す
る。逆にＳＮＲが劣化するとスイッチＳ1 ，Ｓ2はＯＦ
Ｆになり、ホールド状態になる。すなわちＶＣＯ２０の
入力電圧は、その前段に設けられた高入力インピーダン
スのオペアンプ１９の入力側コンデンサＣの電圧値がス
イッチがＯＦＦになる直前までの電圧値を持続し、スイ
ッチが再びＯＮになるまで保持されることにより、受信
レベル低下によるＳＮＲ劣化時のＰＬＬ回路の誤動作を
防ぐことができる。ＳＮＲが良くなった時点でスイッチ
はＯＮにもどる。
【０００８】
【発明の効果】以上詳細に説明したように、本発明を実
施することにより、移動局が建物の陰に入っても安定し
た通信を継続することができるため実用上極めて大きな
効果がある。
施することにより、移動局が建物の陰に入っても安定し
た通信を継続することができるため実用上極めて大きな
効果がある。
【図１】本発明の実施例を示す回路ブロック図である。
【図２】本発明の部分波形図である。
【図３】本発明の部分スペクトル図である。
【図４】本発明を応用する受信装置の要部を示すブロッ
ク図（Ａ）と従来のタイミング同期回路例図（Ｂ）であ
る。
ク図（Ａ）と従来のタイミング同期回路例図（Ｂ）であ
る。
【図５】従来の部分波形図である。
１ 受信部 ２ ＡＧＣ付き増幅器 ３ 検波器 ４ タイミング同期回路 ５ 零交叉波抽出器 ６ ＰＬＬ回路 ７ 非線形処理回路 ８ ＢＰＦ ９ 比較器 １１ 非線形処理回路 １２ ＢＰＦ １３ ＡＧＣ付き増幅器 １４ 比較器 １５ ＰＬＬ回路 １６ ＨＰＦ １７ 比較回路 １８ 位相比較回路 １９ オペアンプ ２０ ＶＣＯ
Claims (1)
- 【請求項１】 受信ベースバンド信号を非線形処理回路
により全波整流しＢＰＦを通した後比較器によって零交
叉波を作成し該零交叉波を入力とするＰＬＬ回路から前
記受信ベースバンド信号を検波するためのタイミングパ
ルスを出力するタイミング同期回路において、 前記ＢＰＦの後段または前段に挿入接続されたＡＧＣ付
き増幅器と、 内部の電圧制御発振器の制御電圧入力がホールド状態と
正常状態のいずれかに制御信号により切替えられるスイ
ッチが設けられたＰＬＬ回路と、 前記ＡＧＣ付き増幅器または前記ＢＰＦの出力の高周波
側の雑音成分を抽出するＨＰＦと、 該ＨＰＦの出力を所定のしきい値と比較し、その結果を
前記制御信号として出力する比較回路とを備えて、 前記受信ベースバンド信号のレベルが一時的に急激に低
下したとき、前記比較回路からの制御信号により前記Ｐ
ＬＬ回路がホールド状態になるように構成したことを特
徴とするタイミング同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4235202A JPH0661994A (ja) | 1992-08-12 | 1992-08-12 | タイミング同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4235202A JPH0661994A (ja) | 1992-08-12 | 1992-08-12 | タイミング同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661994A true JPH0661994A (ja) | 1994-03-04 |
Family
ID=16982595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4235202A Pending JPH0661994A (ja) | 1992-08-12 | 1992-08-12 | タイミング同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661994A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002019586A1 (fr) * | 2000-08-31 | 2002-03-07 | Matsushita Electric Industrial Co., Ltd. | Recepteur amrc et procede de reception amrc |
-
1992
- 1992-08-12 JP JP4235202A patent/JPH0661994A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002019586A1 (fr) * | 2000-08-31 | 2002-03-07 | Matsushita Electric Industrial Co., Ltd. | Recepteur amrc et procede de reception amrc |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596046A (en) | Split loop AFC system for a SSB receiver | |
| JP3180682B2 (ja) | 受信機 | |
| EP0105503A2 (en) | Automatic adaptive equalizer having improved reset function | |
| CN1128091A (zh) | 正交接收机中自动增益控制和直流偏移消除的方法和装置 | |
| JP2003289259A (ja) | 高周波信号受信装置とその製造方法 | |
| US5541965A (en) | Carrier frequency synchronization device using two different B/W filters | |
| JPH08139632A (ja) | 狭帯域通信装置 | |
| US6741665B2 (en) | Method and apparatus providing an amplitude independent automatic frequency control circuit | |
| JP3229846B2 (ja) | 高精細度テレビジョン受信機の搬送波復旧時間を減らす方法 | |
| US5668829A (en) | Spread spectrum communication apparatus | |
| US4270221A (en) | Phaselocked receiver with orderwire channel | |
| JPH10163816A (ja) | 自動周波数制御回路 | |
| JPH0661994A (ja) | タイミング同期回路 | |
| KR100425104B1 (ko) | 반송파 복구 장치 | |
| JP2000183765A (ja) | Ａｇｃ装置 | |
| KR20030000313A (ko) | 디지털 티브이 수신기의 자동 이득 제어 장치 | |
| JPH04269041A (ja) | 受信機 | |
| JP2001060924A (ja) | Ｄ／ｕ検知方法及び回路並びにこれらを応用した装置 | |
| JP3265585B2 (ja) | Ａｆｃ回路 | |
| JP2561867B2 (ja) | 干渉波低減装置 | |
| JP2842349B2 (ja) | 復調装置 | |
| JP4332966B2 (ja) | テレビ放送用ｐｌｌ選局制御方法およびテレビ放送用ｐｌｌ選局制御装置 | |
| JPH05291986A (ja) | 自動利得制御回路 | |
| JPH0730515A (ja) | 直接拡散スペクトル拡散通信装置 | |
| JP3692465B2 (ja) | 擬似ビット防止回路、及びこれを用いたモデム装置 |