KR20030000313A - 디지털 티브이 수신기의 자동 이득 제어 장치 - Google Patents

Abstract

디지털 TV 수신기의 AGC 장치에 관한 것으로서, 특히 채널의 상태에 따라 RF AGC 기준값을 자동으로 제어하여 RF 이득과 IF 이득의 비중을 배분함으로써, 최적의 AGC를 수행할 수 있으며, 또한 디지털로 구성된 수신 칩에서 직접 RF AGC와 IF AGC를 수행함으로써, 단일칩화가 용이하고, 통과대역과 기저대역의 수신 신호를 응용 목적에 따라 선택적으로 이용하여 이득 에러를 구함으로써, 수신 시스템의 기능을 향상시킬 수 있다.

Description

디지털 티브이 수신기의 자동 이득 제어 장치{AGC apparatus in digital TV receiver}

본 발명은 잔류 측파대(VSB) 방식을 사용하는 디지털 TV 수신기에서의 자동 이득 제어(Auto Gain Control ; AGC) 장치에 관한 것이다.

디지털 TV는 극장에서의 감동을 안방에서 그대로 느낄 수 있도록 하기 위해 개발된 TV 시스템이다. 현재의 아날로그 TV와 비교할 때 화면의 해상도가 훨씬 높고, 가로방향으로 더 넓으며, CD 수준의 음향이 다채널로 공급된다.

이러한 디지털 TV는 미국, 유럽, 일본 등이 각각 나름대로 방송 방식 및 규격을 마련하여 표준화를 추진하고 있다. 미국의 경우 전송 포맷은 미국의 제니스(Zenith)에서 제안한 잔류측파대(VSB) 방식을 채택하고 있고, 압축 포맷은 비디오 압축에는 엠펙(MPEG)을, 오디오 압축에는 돌비 AC-3을 채택하고 있으며, 디스플레이 포맷은 기존의 디스플레이 방법과 호환성을 갖도록 규정하고 있다.

한편, 송신부에서 송신되는 방송 신호의 이득(gain)의 크기는 항상 일정하지만 디지털 TV 수신기까지의 거리로 인해 그리고, 수신기에 도달할 때까지 여러 종류의 채널을 거치면서 신호의 이득의 크기가 변하게 된다. 이렇게 이득의 크기가 변한 신호가 수신기에 입력되는데, 수신기 중 대부분의 디지털 부분은 항상 일정한 이득의 크기를 가지고 신호가 입력된다고 가정하고 설계를 하게 된다. 따라서, 디지털 TV 수신기로 입력되는 아날로그 신호의 이득을 조절하여 항상 일정한 크기의이득을 가지도록 한 다음 디지털 신호로 변환시켜야 할 필요가 있다.

이 역할을 수행하는 것이 자동 이득 제어(Auto gain control ; AGC) 장치이다. 상기 AGC 장치는 입력되는 신호의 평균 또는 전력(Power)을 보고 현재 입력 신호의 이득(gain)을 판단한다. 그리고, 이때 판단된 이득에 따라 RF와 IF(중간 주파수)단의 아날로그 회로에 있는 증폭기 등을 제어하여 신호가 원하는 크기를 가지도록 한다.

현재 사용되는 대부분의 AGC 장치는 도 1과 같은 지연된(Delayed) AGC 방식을 이용한다.

먼저, VSB 변조된 고주파(RF) 신호가 안테나를 통해 수신되면 튜너(101)는 40~860㎒의 RF 신호를 44㎒의 제 1 IF 신호로 변환한 후 인접 채널 신호의 제거, 잡음 신호제거의 기능으로 채용된 SAW 필터(102)로 출력한다. 여기서, 상기 튜너(101)의 출력 크기는 튜너(101) 내의 RF 증폭단에 의하여 조절된다.

이때, 디지털 방송 신호는 일 예로, 44MHz의 중간 주파수로부터 6MHz의 대역 내에 모든 정보가 존재하므로 SAW 필터(102)에서는 튜너(101)의 출력으로부터 정보가 존재하는 6MHz의 대역만 남기고 나머지 구간을 모두 제거한 후 IF 증폭 및 다운 컨버터(103)로 출력한다.

상기 IF 증폭 및 다운 컨버터(103)는 제 2 IF 신호를 발생하기 위한 발진 주파수(도시되지 않음)를 입력받아 상기 SAW 필터(102)에서 필터링된 신호를 제 2 IF 신호로 다운 컨버젼한 후 VSB 수신부(104)로 출력한다.

이때, 상기 제 1 IF 신호는 IF 증폭 및 다운 컨버젼부(103)에서 이득이 제어된 후 VSB 수신부(104)로 출력된다. 즉, 상기 IF 증폭 및 다운 컨버젼부(103)는 다운 컨버젼시 또는, VSB 수신부(104)에서 수신 신호를 디지털화시 요구하는 신호 크기가 되도록 제 1 IF 신호의 이득을 제어한다.

상기 VSB 수신부(104)는 이득이 제어된 제 2 IF 신호를 VSB 복조한 후 디지털화한다. 동시에, 상기 VSB 복조된 신호는 AGC를 위해 AGC 신호 발생부(100)로 출력된다.

상기 AGC 신호 발생부(100)는 일 예로, 수신기의 동작 초기에서부터 현재까지의 이득 조절에 사용된 정보를 저장하고 있으며, 상기 VSB 복조된 신호가 입력되면 기 저장된 이득 정보값과 비교하여 수신되는 신호의 이득이 작으면 이득을 크게 하기 위한 IF AGC 신호를 또는, 이득이 크면 이득을 작게 하기 위한 IF AGC 신호를 생성하여 IF 증폭 및 다운 컨버젼부(103)로 피드백한다.

상기 IF 증폭 및 다운 컨버젼부(103)는 입력되는 IF AGC 신호에 따라 제 1 IF 신호의 이득을 올리거나 내려서, 제 1 IF 신호의 이득이 원하는 상태가 되도록 한다.

즉, 실제 이득을 조절하는 방법으로는 먼저 전원 온시나 채널의 변화시 수신기가 가질 수 있는 최대의 이득을 가지도록 설정한 다음, 입력 신호의 이득의 크기에 따라 IF 증폭 및 다운 컨버젼부(103)에서 먼저 이득을 조절한다.

만일, 상기 IF 증폭 및 다운 컨버젼부(103)의 이득 조절 능력이 한계에 도달하였는데도 VSB 수신부(104)의 출력 신호가 원하는 크기가 아니면 상기 AGC 신호 발생부(100)는 다시 튜너(101)로 delayed RF AGC 신호를 전달하여 튜너(101)의 이득을 자동으로 조절한다.

이때, 상기 AGC 신호 발생부(100)로 입력되는 고정된 RF AGC 기준값은 RF 이득과 IF 이득의 비중을 결정한다. 만일, RF 이득의 비중이 큰 경우에는 초단 증폭단에서 수신된 신호를 많이 증폭하게 되므로, 잡음지수(noise figure) 특성상 잡음이 적게 추가된다. 이로 인해, 신호대 잡음비(SNR)의 감소가 적어진다. 그러나, 수신 채널에 영향을 주는 인접 채널이 존재할 경우 SAW 필터(102)의 전단에서 큰 이득을 얻게 되므로, 이러한 경우 인접 채널의 영향에 민감해지고 또한, 다수의 RF 채널이 튜너(101)로 입력되는 경우에는 튜너(101)의 RF 증폭단에서 포화 상태가 발생하여 신호가 왜곡될 수 있으며, 이 신호 왜곡에 의하여 SNR이 감소된다.

반대로, SAW 필터(102) 후단에 위치한 IF 이득의 비중이 큰 경우에는 인접 채널의 영향과 RF 증폭단의 포화 상태를 방지할 수 있으나, 잡음을 추가적으로 증폭하게 되어 SNR을 감소시킨다.

따라서, RF 이득과 IF 이득의 비중을 결정하는 RF AGC 기준값은 트레이드-오프(trade-off) 관계를 가진다.

본 발명의 목적은 수신 채널의 환경에 따라 RF AGC 기준값을 자동으로 조절하는 디지털 TV 수신기의 AGC 장치 및 방법을 제공함에 있다.

도 1은 일반적인 AGC 장치가 포함된 디지털 TV의 구성 블록도

도 2는 본 발명에 따른 AGC 장치가 포함된 디지털 TV의 구성 블록도

도 3은 도 2의 RF & IF AGC부의 상세 블록도

도 4는 도 2의 RF & IF AGC부의 구현 예를 보인 블록도

도 5는 도 2의 델타-시그마 DAC의 상세 블록도

도 6은 도 2의 RF AGC 기준 제어부의 상세 블록도

도 7은 SNR과 RF AGC 기준값과의 상호 관계를 보인 그래프

도 8은 도 2의 SNR 계산부에 적용된 MSE 계산부의 일 예를 보인 구성 블록도

도면의 주요부분에 대한 부호의 설명

101 : 튜너102 : SAW 필터

103 : IF 증폭 및 다운 컨버젼부200 : VSB 수신부

201 : 복조부202 : SNR 계산부

203 : RF AGC 기준 제어부204 : RF & IF AGC부

301 : AGC 에러 검출부302 : IF 루프 필터

303 : IF 델타-시그마 DAC304 : 지연 AGC부

305 : RF 루프 필터306 : RF 델타 시그마 DAC

상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 TV 수신기의 AGC 장치는, 안테나를 통해 수신되는 RF 신호 중 특정 RF 신호만을 튜닝하고, 입력되는RF AGC 신호에 따라 상기 튜닝된 RF 신호의 이득을 자동으로 조절한 후 제 1 IF 신호로 변환하는 튜너부와, 상기 튜너부에서 출력되는 제 1 IF 신호의 이득을 입력되는 IF AGC 신호에 따라 자동으로 조절한 후 제 2 IF 신호로 변환하는 IF 증폭 및 다운 컨버젼부와, 상기 IF 증폭 및 다운 컨버젼부에서 출력되는 제 2 IF 신호를 복조하는 동시에 복조된 신호의 SNR에 따라 RF AGC 기준값을 자동 제어하고, 상기 RF AGC 기준값과 복조된 신호를 이용하여 RF AGC 신호와 IF AGC 신호를 발생하여 상기 튜너부와 IF 증폭 및 다운 컨버젼부로 각각 출력하는 VSB 수신부를 포함하여 구성되는 것을 특징으로 한다.

상기 VSB 수신부는 상기 IF 증폭 및 다운 컨버젼부에서 이득이 제어된 통과대역의 제 2 IF 신호를 VSB 복조하고, 상기 통과 대역의 제 2 IF 신호를 기저대역 신호로 변환하는 복조부와, 상기 복조부의 출력으로부터 신호대잡음비(SNR)을 계산하는 SNR 계산부와, 상기 SNR 값에 따라 RF AGC 기준값을 자동 조절하는 RF AGC 기준 제어부와, 상기 RF AGC 기준값과 복조부에서 출력되는 수신 신호를 이용하여 IF AGC 신호와 RF AGC 신호를 생성한 후 상기 IF 증폭 및 다운 컨버젼부와 튜너로 각각 출력하는 RF & IF AGC부로 구성되는 것을 특징으로 한다.

상기 RF 및 IF AGC부는 상기 복조부에서 출력되는 통과대역 또는 기저대역 수신 신호를 제곱한 후 기준 신호 전력값과의 차를 구하여 IF 이득 에러값으로 출력하는 AGC 에러 검출부와, 상기 검출된 IF 이득 에러를 누적하는 IF 루프 필터와, 상기 IF 루프 필터의 출력을 아날로그 신호로 변환하여 IF 증폭 및 다운 컨버젼부에 IF AGC 신호로 출력하는 IF 델타-시그마 디지털 아날로그 컨버터와, 상기 IF 루프 필터에서 피드백되는 신호와 상기 RF AGC 기준 제어부에서 출력되는 RF AGC 기준값의 차를 구하여 RF 이득 에러값으로 출력하는 지연 AGC부와, 상기 지연 AGC부에서 출력되는 RF 이득 에러를 누적하는 RF 루프 필터와, 상기 RF 루프 필터의 출력을 아날로그 신호로 변환하여 튜너에 RF AGC 신호로 출력하는 RF 델타-시그마 DAC로 구성되는 것을 특징으로 한다.

상기 RF AGC 기준 제어부는 수신된 신호의 SNR 값을 이전 SNR 값과 비교하여 이전 SNR값보다 작으면 RF AGC 기준값의 수렴 방향을 반대 방향으로 바꾸고, 이전 SNR값보다 크면 RF AGC 기준값의 수렴 방향을 현 상태 그대로 유지하는 것을 특징으로 한다.

상기 RF AGC 기준 제어부는 수신된 신호의 SNR 값을 이전 SNR 값과 비교하여 두 값이 일치하면 RF AGC 기준값이 작아지는 방향으로 RF AGC 기준값의 수렴 방향을 설정하는 것을 특징으로 한다.

상기 SNR 계산부는 복조된 수신 신호에 포함된 필드 동기 신호와 트레이닝 시퀀스와의 차를 제곱하고 이를 누적한 후 평균을 취하여 수신된 신호의 평균 자승 에러(MSE)를 구하고, 상기 MSE값을 적용하여 SNR을 검출하는 것을 특징으로 한다.

상기 SNR 계산부는 복조된 수신 신호와 결정 성상과의 차를 제곱하고 이를 누적한 후 평균을 취하여 수신된 신호의 평균 자승 에러(MSE)를 구하고, 상기 MSE값을 적용하여 SNR을 검출하는 것을 특징으로 한다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.

본 발명은 다수의 시스템의 단일 칩화를 위해 수신칩으로부터 직접 RF AGC와 IF AGC를 수행하며, 특히 수신된 신호의 SNR을 계산하고 SNR값에 따라 RF AGC 기준값을 자동으로 조절하는데 있다.

도 2는 이러한 본 발명에 따른 디지털 TV 수신기의 구성 블록도로서, RF 신호의 이득과 IF 신호의 이득을 직접 제어하는 디지털 수신칩인 VSB 수신부(200)는 이득이 제어된 제 2 IF 신호를 VSB 복조하는 복조부(201), 상기 복조부(201)의 출력으로부터 SNR을 계산하는 SNR 계산부(202), 상기 SNR 값에 따라 RF AGC 기준값을 조절하는 RF AGC 기준 제어부(203), 및 상기 RF AGC 기준값과 복조부(201)에서 출력되는 통과대역 또는 기저대역 수신 신호를 이용하여 IF AGC 신호와 RF AGC 신호를 생성하여 IF 증폭 및 다운 컨버젼부(103)와 튜너(101)로 각각 출력하는 RF & IF AGC부(204)로 구성된다.

도 2에서, 튜너(101), SAW 필터(102), 및 IF 증폭 및 다운 컨버젼부(103)는 아날로그 프론트-엔드(analog front-end) 부분으로서, 그 구성 및 동작은 상기된 도 1과 동일하므로, 동일 부호를 사용하고 상세 설명을 생략한다.

도 3은 도 2의 RF & IF AGC부(204)의 구성 블록도이고, 도 4는 상기 RF & IF AGC부(204)의 상세 블록도로서, 통과대역 또는 기저대역 수신 신호로부터 AGC 에러를 검출하는 AGC 에러 검출부(301), 상기 검출된 AGC 에러를 누적하는 IF 루프 필터(302), 상기 IF 루프 필터(302)의 출력을 1비트의 아날로그 신호로 변환하여 IF 증폭 및 다운 컨버젼부(103)에 IF AGC 신호로서 출력하는 IF 델타-시그마(Delta-sigma) 디지털 아날로그 컨버터(Digital Analog converter ; DAC)(303), 상기 IF 루프 필터(302)에서 피드백되는 신호와 RF AGC 기준 신호를 이용하여 지연된 AGC 신호를 생성하는 지연 AGC부(304), 상기 지연 AGC부(304)의 출력을 누적하는 RF 루프 필터(305), 및 상기 RF 루프 필터(305)의 출력을 1비트의 아날로그 신호로 변환하여 튜너(101)에 RF AGC 신호로서 출력하는 RF 델타-시그마 DAC(306)로 구성된다.

이때, 상기 RF 및 IF AGC(204)의 AGC 에러 검출부(301)는 통과대역 또는 기저대역 수신 신호를 입력받아 IF 이득 에러 값을 구한다. 만일, 통과 대역의 수신 신호를 사용하는 경우에는 이득 제어 루프가 매우 짧아져 AGC가 빠른 속도로 수렴할 수 있다. 그러나, 대역 필터를 거치지 않는 경우 DC 성분과 잡음 성분이 존재할 수 있으므로 약간의 전처리 과정이 필요하다. 반면에, 기저대역 수신 신호를 사용하는 경우에는 이득 제어 루프가 상대적으로 길어져 수렴 속도가 상대적으로 감소하나 정확한 이득 에러를 도출할 수 있다. 따라서, 본 발명에서는 이를 응용 목적에 따라 선택적으로 사용할 수 있다. 즉, 빠른 속도의 수렴을 원하면 통과 대역의 수신 신호를 이용하여 이득 에러를 구하고, 정확한 이득 에러의 도출을 원하면 기저대역의 수신 신호를 이용하여 이득 에러를 구한다.

이렇게 구성된 RF & IF AGC부의 동작을 도 3, 도 4를 참조하여 상세히 설명한다.

먼저, AGC 에러 검출부(301)의 곱셈기(301a)는 통과대역 또는 기저대역 수신 신호를 제곱하여 수신 신호의 신호 전력값으로 출력한다. AGC 에러 검출부(301)의 감산기(301b)는 상기 수신 신호의 신호 전력값과 AGC 기준값(즉, 기준 신호 전력값)의 차를 구한 후 이를 IF 이득 에러 값으로 하여 IF 루프 필터(302)로 출력한다.

상기 IF 루프 필터(302)는 입력되는 IF 이득 에러 값을 누적하여 IF 델타-시그마 DAC(303)로 출력함과 동시에 지연 AGC부(304)로 피드백한다.

상기 지연 AGC부(304)는 상기 누적되어 피드백되는 값과 RF AGC 기준값의 차를 구한 후 이 차값을 RF 이득 에러 값으로 하여 RF 루프 필터(305)로 출력한다. 상기 RF 루프 필터(305)에서 누적된 RF 이득 에러 값은 RF 델타-시그마 DAC(306)로 출력된다.

이때, 상기 각 IF, RF 루프 필터(302,305)는 AGC 피드백 루프의 밴드 즉, 피드백 이득을 조절하기 위해 입력되는 이득 에러 값에 상수를 곱한다. 이는 신속한 수렴과 작은 지터 잡음의 특성을 가지도록 하기 위해서이다. 본 발명에서는 하드웨어를 줄이기 위해 상기 상수를 곱하는 곱셈기로 쉬프터(302a,305a)를 사용한다. 상기 쉬프터(302a,305a)는 입력되는 신호를 오른쪽으로 쉬프트시킴에 의해 나누기 역할을 하는 오른쪽 쉬프터이다.

즉, IF 루프 필터(302)의 쉬프터(302a)는 입력되는 IF 이득 에러 값을 기 설정된 비트수만큼 오른쪽으로 쉬프트하여 지연기(302b)로 출력한다. 상기 지연기(302b)는 입력되는 신호를 일정 시간 지연시켜 가산기(302c)로 출력하고, 상기 가산기(302c)는 입력되는 신호와 뒷단의 지연기(302d)에서 피드백되는 신호를 더하여 지연기(302d)로 출력한다. 상기 지연기(302d)는 입력되는 신호를 누적하며, 누적된 신호를 상기 가산기(302c)와 지연 AGC부(304)로 피드백함과 동시에 IF델타-시그마 DAC(303)로 출력한다. 즉, 상기 지연기(302b), 가산기(302c), 및 지연기(302d)는 입력되는 신호를 누적하는 일종의 적분기이다.

상기 RF 루프 필터(305)의 구성도 상기된 IF 루프 필터(302)의 구성과 동일하다. 즉, 입력되는 RF 이득 에러 값을 기 설정된 비트수만큼 오른쪽으로 쉬프트하는 쉬프터(305a)와 상기 쉬프트된 신호를 누적하는 적분기(305b,305c,305d)로 구성된다.

도 5는 상기 RF, IF 델타 시그마 DAC(303,306)의 상세 블록도로서, 상기 IF 루프 필터(302)와 RF 루프 필터(305)의 값을 각각 1비트의 아날로그 신호(IF AGC 신호, RF AGC 신호)로 변환하여 IF 증폭 및 다운 컨버젼부(103)와 튜너(101)로 각각 출력한다.

즉, 감산기(501)는 상기 루프 필터(303 또는, 305)에서 누적된 RF 또는, IF 이득 에러 값과 먹스(506)를 통해 출력되는 최대값 또는 최소값의 차를 가산기(502)로 출력한다. 상기 가산기(502)는 상기 감산기(501)의 출력과 뒷단의 지연기(503)에서 피드백되는 값을 더하여 상기 지연기(503)로 출력한다. 상기 지연기(503)는 상기 가산기(502)의 출력을 일정 시간 지연시킨 후 최상위 비트만을 인버터(504)와 먹스(506)의 선택 신호로 출력함과 동시에 가산기(502)로 피드백시킨다. 상기 인버터(504)는 상기 지연기(503)의 최상위 비트를 반전시킨 후 지연기(505)를 통해 다시 일정시간 지연시켜 출력한다.

도 6은 도 2의 RF AGC 기준 제어부(203)의 상세 블록도로서, 최종 수신된 신호의 SNR 값에 따라 RF AGC 기준값을 구하여 RF & IF AGC부(204)의 지연AGC부(304)로 출력한다.

도 7은 최종 수신된 신호의 SNR과 RF AGC 기준값과의 상호 관계를 나타낸 그래프를 나타내고 있다. 도 7에서 보면, RF AGC 기준값이 커지는 경우 RF 신호의 감소로 인해 SNR 감소가 발생하고, 반대로 RF AGC 기준값이 작아지는 경우 RF 신호가 증폭기의 포화 상태에 의한 신호 왜곡과 인접 채널의 영향으로 인해 SNR 감소가 역시 발생한다. 따라서, 최적의 RF AGC 기준값 포인트는 최고의 SNR 값을 가지게 되는 것을 알 수 있다.

즉, 도 6은 SNR을 피드백받아 RF AGC 기준값을 최적의 값으로 수렴하는 예를 보이고 있다.

도 6을 보면, 수신된 신호의 SNR 값을 일정시간 지연시키는 지연기(601), 수신된 신호의 SNR 값으로부터 상기 지연기(601)에서 지연된 SNR 값을 빼는 감산기(602), 상기 감산기(602)의 출력과 방향 신호를 곱하는 곱셈기(603), 상기 곱셈기(603)의 출력을 누적시키는 루프 필터(607), 상기 루프 필터(607)의 출력과 기 설정된 옵셋(offset)을 더하여 RF AGC 기준값으로 출력하는 가산기(608), 상기 감산기(602)의 출력이 0인지를 체크하고 그 결과에 따른 선택 신호를 출력하는 제로 체크부(604), 상기 제로 체크부(604)의 선택 신호에 따라 -1 또는 상기 곱셈기(603)의 출력을 선택하여 출력하는 먹스(605), 및 상기 먹스(605)의 출력을 일정시간 지연시킨 후 지연된 신호의 부호(sign)를 방향 신호로 하여 상기 곱셈기(603)에 출력하는 지연기(606)로 구성된다. 여기서, 상기 루프 필터(607)와 가산기(608)를 RF AGC 기준값 출력부라 칭하고, 상기 먹스(605)와 지연기(606)를방향 신호 출력부라 칭한다.

이와 같이 구성된 도 6은 초기 RF AGC 기준 값을 옵셋(offset)으로 정의하여 RF 신호가 증폭기의 포화 상태에 의한 신호 왜곡과 인접 채널의 영향이 없다고 가정하고, RF AGC 기준값을 줄이는 -1 방향으로 방향 신호를 설정한다. 즉, RF 기준 값이 작아지는 방향을 -1 방향이라고 설정하고, RF 기준 값이 커지는 방향을 +1 방향이라고 설정한다. 이때, 방향 신호가 -1이면 RF 이득의 비중이 커지고, +1이면 IF 이득의 비중이 커진다.

그리고, SNR 계산부(202)는 첫 번째 SNR값이 계산되면 인에이블 신호를 발생시켜 RF AGC 기준 제어부(203)로 출력함과 동시에, 상기 SNR을 상기 RF AGC 기준 제어부(203)의 지연기(601)와 감산기(602)로 피드백한다. 상기 지연기(601)는 입력되는 SNR값을 일정 시간 지연시켜 상기 감산기(602)로 출력한다. 상기 감산기(602)는 SNR 계산부(202)에서 입력되는 현재 SNR 값으로부터 상기 지연기(601)에서 지연된 SNR 값을 뺀 후 그 차값을 곱셈기(603)와 제로 체크부(604)로 출력한다.

이때, 상기 감산기(602)의 출력이 + 값이면 SNR 값이 커지는 경우(도 7 참조)이고, -값이면 SNR 값이 작아지는 경우이다. 즉, SNR 값이 커진다는 것은 SNR이 좋아진다는 것을 의미하고, SNR 값이 작아진다는 것은 SNR이 나빠진다는 것을 의미한다.

따라서, SNR 값이 작아지는 경우라면 RF AGC 기준값의 방향을 반대 방향으로 바꿔야 하고, SNR 값이 커지는 경우라면 최적의 RF AGC 기준값 포인트로 진행하고 있으므로, 방향 신호를 현 상태로 유지하면 된다.

이를 위해, 상기 곱셈기(603)는 상기 감산기(602)의 출력에 지연기(606)에서 출력되는 방향 신호를 곱한다. 상기 곱셈기(603)의 출력은 루프 필터(607)로 출력됨과 동시에 먹스(605)로 피드백된다. 상기 먹스(605)는 제로 체크부(604)에서 출력되는 선택 신호에 따라 상기 곱셈기(603)의 출력 또는 -1을 선택하여 지연기(606)로 출력한다. 상기 지연기(606)는 입력되는 신호를 일정시간 지연시킨 후 지연된 신호의 부호를 방향 신호로 하여 상기 곱셈기(603)에 출력한다.

예를 들어, 상기 감산기(602)의 출력이 -이고 방향 신호도 -라면, SNR 값이 작아지면서 RF AGC 기준 값도 작아지는 방향으로 진행되고 있는 경우로서, 상기 곱셈기(606)의 출력은 + 값 즉, + 방향 신호로 바뀐다. 그리고, 상기 감산기(602)의 출력이 -이고 방향 신호가 +라면, SNR 값이 작아지면서 RF AGC 기준 값은 커지는 방향으로 진행되고 있는 경우로서, 상기 곱셈기(606)의 출력은 - 값 즉, - 방향 신호로 바뀐다.

한편, 상기 감산기(602)의 출력이 +이고 방향 신호는 -라면, SNR 값은 커지고 RF AGC 기준 값은 작아지는 방향으로 진행되고 있는 경우로서, 상기 곱셈기(606)의 출력은 - 값 즉, 지연기(606)에서 출력되는 - 방향 신호를 그대로 유지한다. 그리고, 상기 감산기(602)의 출력이 +이고 방향 신호도 +라면, SNR 값도 커지고 RF AGC 기준 값도 커지는 방향으로 진행되고 있는 경우로서, 상기 곱셈기(606)의 출력은 + 값 즉, 지연기(606)에서 출력되는 + 방향 신호를 그대로 유지한다.

이때, 상기 제로 체크부(604)는 상기 감산기(602)의 출력이 0인지 아닌지를확인한다. 여기서, 상기 감산기(602)의 출력이 '0'이라는 것은 현재 SNR값과 지연된 SNR 값이 같다는 것을 의미하며, 이 경우는 최고의 SNR 값이 피드백되었을 때이다. 이러한 경우 상기 제로 체크부(604)는 방향 신호로 -1을 선택하도록 선택 신호를 생성하여 먹스(605)로 출력한다. 즉, SNR의 차가 0일 경우 상기 먹스(605)는 방향 신호를 -1로 선택한다. 이 외의 경우에는 상기 곱셈기(603)의 출력을 선택하도록 선택 신호를 생성하여 상기 먹스(605)로 출력한다.

상기 루프 필터(607)는 상기 곱셈기(603)의 출력을 누적하여 가산기(608)로 출력하고, 상기 가산기(608)는 상기 루프 필터(607)의 출력과 기 설정된 초기 RF AGC 기준 값인 오프셋을 더한 후 그 결과를 RF AGC 기준값으로 하여 RF & IF AGC부(204)의 지연 AGC부(304)로 출력한다.

이때, 상기된 RF AGC 기준값 제어부(203)는 수신 신호의 SNR 값 대신 채널에 포함된 에러값 즉, 노이즈 파워를 그대로 입력받을 수도 있다. 이때, SNR 값과 노이즈 파워는 반비례 관계에 있으므로 이 경우에는 지연기(602)에서 지연된 노이즈 파워로부터 현재 입력되는 노이즈 파워를 빼면 된다.

한편, 상기 SNR 계산부(202)는 등화된 I 채널 데이터 또는 수신된 필드 동기 신호에서 평균 자승 에러(Mean Square Error ; MSE) 값을 구한 후 이 MSE 값을 이용하여 SNR을 계산한다.

도 8은 상기된 SNR 계산부(202)에 적용되는 MSE 계산부의 일 예를 보인 구성 블록도로서, 두 가지 방식을 선택적으로 사용할 수 있다. 첫 번째 방식은 복조된 수신 신호의 필드 동기 부분에서만 에러를 검출하는 방식으로 한 필드마다 데이터를 갱신할 수 있다. 이때 감산기(801)는 수신된 필드 동기 신호와 트레이닝 시퀀스와의 차 값을 구하여 곱셈기(802)로 출력한다.

두 번째 방법은, 복조된 수신 신호 즉, 등화된 I 채널 데이터와 결정 성상(decision constellation) 값과의 에러를 검출하는 방식으로 적분기의 윈도우 크기마다 데이터를 갱신할 수 있다. 이때의 감산기(801)는 I 채널 데이터(R_I)와 결정 성상(D_I)와의 차 값을 구하여 곱셈기(802)로 출력한다.

상기 곱셈기(802)는 상기 감산기(801)의 출력을 제곱한 후 누산기(803)로 출력하여 누적한다. 상기 누산기(803)는 누적된 신호를 래치(804)를 통해 일시 저장한 후 모듈로 연산부(805)로 출력한다. 상기 모듈로 연산부(805)는 상기 래치(804)의 출력을 카운트하다가 카운트되는 값이 m이 될 때마다 0으로 리셋된다. 여기서, 상기 누산기(803), 래치(804), 및 모듈로 연산부(805)를 적분기라 한다.

이때, 상기 모듈로 연산부(805)에서 m은 적분기 즉, 누산기(803)로 입력되는 윈도우 크기이다.

그러면, SNR은 하기의 수학식 1과 같이 구할 수 있다.

여기서, Ps는 신호 전력이며, 1로 정규화시켰을 때,

Pn은 노이즈 파워 = Pn|_mse,

mse = (D_I - R_I)²

R_I는 복조된 신호 성상(received constellations)

D_I는 결정 신호 성상(decision constellations)

m은 적분기의 윈도우 크기이다.

이때, 전술된 바와 같이 SNR 대신 상기 MSE 값 즉, 노이즈 파워를 RF AGC 기준 계산부(203)의 지연기(601)와 감산기(602)로 출력할 수 있다.

본 발명은 VSB, QAM, QPSK, OFDM 수신기등의 유무선 통신 분야에 적용할 수 있다.

이상에서와 같이 본 발명에 따른 디지털 TV 수신기의 AGC 장치는 다음과 같은 잇점이 있다.

첫째, 채널의 상태에 따라 RF AGC 기준값을 자동으로 제어하여 RF 이득과 IF 이득의 비중을 배분함으로써, 최적의 AGC를 수행할 수 있다. 즉, 채널의 상태에 따라 발생하는 AGC의 성능 저하를 방지할 수 있다.

둘째, 디지털로 구성된 수신 칩에서 직접 RF AGC와 IF AGC를 수행함으로써, 단일칩화가 용이하며, 특히 다른 두 개 이상의 수신 시스템을 구현하는 경우, 각각의 RF AGC 기준 값을 모드에 따라서 선택할 수 있으므로 AGC 공유가 가능하다.

셋째, 통과대역과 기저대역의 수신 신호를 응용 목적에 따라 선택적으로 이용하여 이득 에러를 구함으로써, 수신 시스템의 기능을 향상시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (7)

1. 안테나를 통해 수신되는 RF 신호 중 특정 RF 신호만을 튜닝하고, 입력되는 RF AGC 신호에 따라 상기 튜닝된 RF 신호의 이득을 자동으로 조절한 후 제 1 IF 신호로 변환하는 튜너부;

   상기 튜너부에서 출력되는 제 1 IF 신호의 이득을 입력되는 IF AGC 신호에 따라 자동으로 조절한 후 제 2 IF 신호로 변환하는 IF 증폭 및 다운 컨버젼부; 그리고

   상기 IF 증폭 및 다운 컨버젼부에서 출력되는 제 2 IF 신호를 복조하는 동시에 복조된 신호의 SNR에 따라 RF AGC 기준값을 자동 제어하고, 상기 RF AGC 기준값과 복조된 신호를 이용하여 RF AGC 신호와 IF AGC 신호를 발생하여 상기 튜너부와 IF 증폭 및 다운 컨버젼부로 각각 출력하는 VSB 수신부를 포함하여 구성되는 것을 특징으로 하는 디지털 TV 수신기의 AGC 장치.
2. 제 1 항에 있어서, 상기 VSB 수신부는

   상기 IF 증폭 및 다운 컨버젼부에서 이득이 제어된 통과대역의 제 2 IF 신호를 VSB 복조하고, 상기 통과 대역의 제 2 IF 신호를 기저대역 신호로 변환하는 복조부와,

   상기 복조부의 출력으로부터 신호대잡음비(SNR)을 계산하는 SNR 계산부와,

   상기 SNR 값에 따라 RF AGC 기준값을 자동 조절하는 RF AGC 기준 제어부와,

   상기 RF AGC 기준값과 복조부에서 출력되는 수신 신호를 이용하여 IF AGC 신호와 RF AGC 신호를 생성한 후 상기 IF 증폭 및 다운 컨버젼부와 튜너로 각각 출력하는 RF & IF AGC부로 구성되는 것을 특징으로 하는 디지털 TV의 AGC 장치.
3. 제 2 항에 있어서,

   상기 RF 및 IF AGC부로 입력되는 수신 신호는 통과대역 또는 기저대역 신호인 것을 특징으로 하는 디지털 TV의 AGC 장치.
4. 제 2 항에 있어서, 상기 RF AGC 기준 제어부는

   수신된 신호의 SNR 값을 이전 SNR 값과 비교하여 두 값이 일치하면 RF AGC 기준값이 작아지는 방향으로 RF AGC 기준값의 수렴 방향을 설정하는 것을 특징으로 하는 디지털 TV 수신기의 AGC 장치.
5. 제 2 항에 있어서, 상기 RF AGC 기준 제어부는

   수신된 신호의 SNR 값을 피드백받아 일정시간 지연시키는 지연기와,

   상기 수신된 신호의 SNR 값으로부터 상기 지연기에서 지연된 SNR 값을 빼는 감산기와,

   상기 감산기의 출력과 방향 신호를 곱하는 곱셈기와,

   상기 곱셈기의 출력을 누적한 후 초기 RF AGC 기준값으로 설정된 오프셋과 더하여 RF AGC 기준값으로 출력하는 RF AGC 기준값 출력부와,

   상기 감산기의 출력이 제로인지를 확인하고 그에 따른 선택 신호를 출력하는 제로 체크부와,

   상기 제로 체크부의 선택 신호에 따라 -1 또는 상기 곱셈기의 출력 신호를 선택한 후 선택된 신호의 부호를 방향 신호로 하여 상기 곱셈기에 제공하는 방향 신호 출력부로 구성되는 것을 특징으로 하는 디지털 TV 수신기의 AGC 장치.
6. 제 2 항에 있어서, 상기 SNR 계산부는

   복조된 수신 신호에 포함된 필드 동기 신호와 트레이닝 시퀀스와의 차를 제곱하고 이를 누적한 후 평균을 취하여 수신된 신호의 평균 자승 에러(MSE)를 구하고, 상기 MSE값을 적용하여 SNR을 검출하는 것을 특징으로 하는 디지털 TV 수신기의 AGC 장치.
7. 제 2 항에 있어서, 상기 SNR 계산부는

   복조된 수신 신호와 결정 성상과의 차를 제곱하고 이를 누적한 후 평균을 취하여 수신된 신호의 평균 자승 에러(MSE)를 구하고, 상기 MSE값을 적용하여 SNR을 검출하는 것을 특징으로 하는 디지털 TV 수신기의 AGC 장치.