JP3692465B2 - 擬似ビット防止回路、及びこれを用いたモデム装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、モデム装置におけるデータ伝送の手段に関し、特に、擬似ビットの発生を防止する回路に関する。
【０００２】
【従来の技術】
従来、遠隔地に設置された端末装置間におけるディジタルデータ伝送の一例として、送信すべきディジタル信号に変調し、通信回線を介して送信する変調器と、通信回線を介して受信した信号を元の信号に復調する復調器との２つの働きを有するモデム（ＭＯＤＥＭ：MOdulation and DEModulation ）装置を用いて行う方法がある。
【０００３】
一般に、モデム装置はキャリア信号を検出するために、受信信号に対してＣＤ（Carrier Detect）オフレベルと呼ばれる閾値を設定しており、受信信号がＣＤオフレベル以上であれば、キャリア検出信号ＣＤをオン状態として受信データ（ＲＤ：Receive Data）を取り込み、一方、受信信号がＣＤオフレベル未満となれば、キャリア検出信号をオフ状態として受信データの取り込みを停止する（図３参照）。
【０００４】
しかし、実際の装置においては、受信信号の停止と同時にキャリア検出信号ＣＤがオフ状態となるのでなく、受信信号がＣＤオフレベル未満となったことを検出するまでに一定の遅延時間τ１が生じる。このため、図３に示すように、キャリア検出信号ＣＤがオフとなって受信データＲＤが断となるまでの間に擬似ビットが発生する場合がある。擬似ビットが発生すると、受信部ではこの擬似ビットを受信データの一部として処理するため、誤動作の元となる。このため、擬似ビットの発生を防止することが要求される。
【０００５】
図４は、従来のモデム装置の要部構成を示すブロック図である。
図４に示すモデム装置２１は、受信信号を入力する帯域通過フィルタ（以下、ＢＰＦ：Band Pass Filter）２２と、ＢＰＦ２２の出力を入力とするキャリア検出部２３と、リミッタ回路２４と、リミッタ回路２４の出力を入力とする周波数判定部２５と、周波数判定部２５の出力を入力とする低域通過フィルタ（以下、ＬＰＦ：Low Pass Filter ）２６と、ＬＰＦ２６の出力を一方入力端からの入力とする比較器２７と、比較器２７の出力を入力とするデータ端末装置（以下、ＤＴＥ：Data Terminal Equipment ）２８とを備えている。
【０００６】
ＢＰＦ２２は、受信信号から所定の帯域成分の信号だけを通過させるフィルタであり、キャリア検出部２３は、ＢＰＦ２２の出力から一定時間内の平均レベル値を求め、キャリア検出信号ＣＤのオン／オフを行うものである。リミッタ回路２４は、ＢＰＦ２２の出力レベルを一定値以下に抑え、出力信号レベルを均一化するためのものであり、周波数判定部２５は、リミッタ回路２４から出力されるデータが“１”であるか“０”であるかを判定するためのものである。
【０００７】
ＬＰＦ２６は、周波数判定部２５の出力の低域周波成分の信号だけを通過させるためのフィルタであり、比較器２７は、予め用意された比較基準値とＬＰＦ２６から出力される出力信号とを比較し、“１”または“０”の信号を出力するものである。ＤＴＥ２８は、キャリア検出部２３からのキャリア検出信号ＣＤがオンのときに、比較器２７から出力される信号をデータとして受信するものである。
【０００８】
以上の構成において、上記周波数判定部２５、ＬＰＦ２６、比較器２７における各出力は、図５に示すような波形となる。
すなわち、同図（ａ）に示す周波数判定部２５の出力は、ＬＰＦ２６を通ることにより、同図（ｂ）に示すように、低周波成分のみを含む波形となり、これが比較器２７に入力されると、比較器２７からの出力は、同図（ｃ）に示すように、周波数判定部２５の出力終了点よりも時間τ２だけ遅れた波形となる。
したがって、この遅延時間τ２の値を前述した遅延時間τ１と等しくなるように調整することで、擬似ビットの発生を抑えていた。
【０００９】
【発明が解決しようとする課題】
しかしながら、このような従来のモデム装置にあっては、遅延時間τ２を作るためにＬＰＦ２６と比較器２７とを設ける必要があり、さらに、ＬＰＦ２６は、遅延時間τ２を遅延時間τ１に合わせるために、伝送速度に応じてカットオフ周波数を変更しなければならないため、低コスト化が非常に難しいという問題点があった。
【００１０】
本発明の課題は、上記問題点を解決するためになされたものであり、低コストに擬似ビットを防止する擬似ビット防止回路を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の擬似ビット防止回路は、受信信号の信号レベルに基づいてキャリア検出信号のオン／オフを行うキャリア検出部と、受信信号に含まれる受信データを次段に出力する受信データ出力部と、該受信データ出力部からの出力信号を一定時間遅延させる遅延回路と、予め設定した値を出力する固定値出力部と、遅延回路または固定値出力部からの出力のいずれか一方の出力を選択するデータ選択部とを備え、前記遅延回路は、受信波の信号レベルが所定の閾値以上または閾値未満となってから実際にキャリア検出信号が変化するまでの時間だけの遅延量を有し、前記データ選択部は、前記キャリア検出部によるキャリア検出信号がオンのとき、前記遅延回路からの出力信号を、一方、前記キャリア検出部によるキャリア検出信号がオフのとき、前記固定値出力部からの出力信号を選択するように構成している。
【００１２】
この遅延回路における遅延量は、実際的な受信信号の開始または停止からキャリア検出信号が変化するまでの時間分の遅延量とすることが有効である。
また、本発明に係る擬似ビット防止回路の請求項２の発明は、受信波はディジタル信号に変換して入力され、且つ、前記キャリア検出部、受信データ出力部、遅延回路、固定値出力部、及びデータ選択部の各機能ブロックは、ディジタル処理によって実現することを特徴とする。
また、本発明に係るモデム装置の請求項３の発明は、請求項２に記載の擬似ビット防止回路を用いたモデム装置であって、受信波をディジタル信号に変換するＡ／Ｄコンバータと、前記ディジタル信号処理を行うＤＳＰとを備えることを特徴とする。
【００１３】
【発明の実施の形態】
以下、図示した一実施形態に基づいて本発明を詳細に説明する。図１は、本実施形態における擬似ビット防止回路を適用したモデム装置の要部構成を示すブロック図である。
本例での擬似ビット防止回路１は、大別して、Ａ／Ｄコンバータ２と、ＤＳＰ（Digital Signal Processer）３とから構成され、さらに、ＤＳＰ３は、ＢＰＦ４と、キャリア検出部５と、自動利得制御回路（以下、ＡＧＣ：Auto Gain Controler ）６と、受信データ出力部７と、遅延回路８と、固定値出力部９と、データ選択部１０とから構成されている。
【００１４】
Ａ／Ｄコンバータ２は、アナログ信号である受信信号をディジタル信号に変換するものであり、ＢＰＦ４は、ディジタル信号に変換された受信信号から所定の帯域成分の信号だけを通過させるフィルタである。キャリア検出部５は、ＢＰＦ４の出力から一定時間内の平均値を求め、キャリア検出信号ＣＤのオン／オフを行うものであり、ＡＧＣ６は、出力信号が一定レベルとなるように利得を制御するものである。
【００１５】
受信データ出力部７は、変調して送られてくる受信信号を復調し、受信信号からデータの再生を行うものである。遅延回路８は、受信データ出力部７からの出力信号を、従来の技術において説明した遅延時間τ１と同一時間だけ遅延させた後、データ選択部１０に対して出力するものである。
固定値出力部９は、キャリア検出信号ＣＤがオフのときに、予め設定された固定値を後述するデータ選択部１０に出力するものである。
【００１６】
データ選択部１０は、受信データ出力部７から遅延回路８を介して出力される出力信号または固定値出力部９からの出力信号のいずれか一方を選択的にＤＴＥに対して出力するものである。
【００１７】
詳しくは、キャリア検出部５からのキャリア検出信号ＣＤがオンのときには、受信データ出力部７から遅延回路８を介して出力される出力信号を選択し、また、キャリア検出部５からのキャリア検出信号ＣＤがオフのときには、固定値出力部９からの出力信号を選択するように構成されている。
【００１８】
次に、上述の実施形態における擬似ビットの発生を抑える動作を図２に基づいて説明する。図２は、本実施形態の処理を示す図である。
受信信号は、図２（ａ）に示すようなアナログ信号であり、このアナログ信号である受信信号をＡ／Ｄコンバータ２に入力することでディジタル信号に変換する。ディジタル信号に変換されたＡ／Ｄコンバータ２の出力信号は、ＢＰＦ４に入力されて、所望の周波数成分の信号だけがキャリア検出部５及びＡＧＣ６の入力信号となる。
【００１９】
キャリア検出部５の内部では、ＢＰＦ４を介して入力される一定時間の平均キャリアレベル値からキャリア検出信号ＣＤの制御を行い、図２（ｂ）に示すように、平均キャリアレベル値がＣＤオフレベル未満となったとき、図２（ｃ）に示すように、キャリア検出信号ＣＤをオンからオフ状態とする。
【００２０】
一方、ＡＧＣ６では、ＢＰＦ４を通過した入力信号を一定レベルとなるように増幅し、受信データ出力部７に出力する。そして、受信データ出力部７からの出力信号は、遅延回路８によって時間τ１だけ遅延された後、データ選択部１０に出力される。また、固定値出力部９からの固定値信号もデータ選択部１０に出力されている。
【００２１】
データ選択部１０は、キャリア検出部５から入力されるキャリア検出信号ＣＤがオンであるかオフであるかによって、ＤＴＥへ出力するべき入力信号を選択する。具体的には、キャリア検出信号ＣＤがオンの場合には、データ選択部１０は受信データ出力部７からの出力信号を遅延回路８によって時間τ１だけ遅延した信号を選択し、一方、キャリア検出信号ＣＤがオフの場合には、データ選択部１０は固定値出力部９から出力される固定出力信号を選択する。そして、選択された信号をＤＴＥに出力する。
【００２２】
すなわち、受信データＲＤを、Ｄ０〜Ｄ７で表される８ビットデータであるものと仮定した場合、図２（ｄ）に示すように、最後のビットＤ７を出力した後にキャリア検出信号ＣＤがオフになると、データ選択部１０は、遅延回路８に設定された遅延時間τ１後に固定値出力部９からの入力信号をＤＴＥに出力する。このとき、従来例のように、受信データＲＤの取り込み期間中にデータが不定となることがないため、擬似ビットの発生を防止することができる。
【００２３】
以上説明したように、本実施形態では、ＤＳＰ３によるディジタル信号処理によって、各機能ブロックを実現しているため、従来例と比較してハードウェア構成が簡略化することができ、部品数の削減による低コスト化を図ることも可能である。また、データ通信速度に応じて遅延回路の遅延時間を変更する際も、ソフトウェアの変更または切り替えにより容易に実施することができる。この結果、製造コストを大幅に下げることができる。
【００２４】
なお、前述の実施形態では、キャリア検出信号ＣＤがオンからオフとなるときについて説明したが、同様の構成を利用して、キャリア検出信号ＣＤがオフからオンとなったとき、つまり、通信の開始時における擬似ビットの発生を防止するように構成することも可能である。
【００２５】
【発明の効果】
以上の説明から明らかなように、本発明によれば、擬似ビットの発生防止に関してデータ通信速度に依存しない構成となっているため、回路の流用が可能であり、低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本実施形態における擬似ビット防止回路を適用したモデム装置の要部構成を示すブロック図。
【図２】本実施形態での擬似ビットの発生防止方法を説明するための波形図。
【図３】擬似ビットの発生状態を説明するための波形図。
【図４】従来のモデム装置の要部構成を示すブロック図。
【図５】従来の擬似ビットの発生防止方法を説明するための波形図。
【符号の説明】
１ 擬似ビット防止回路
２ Ａ／Ｄコンバータ
３ ＤＳＰ
４ ＢＰＦ
５ キャリア検出部
６ 自動利得制御回路（ＡＧＣ）
７ 受信データ出力部
８ 遅延回路
９ 固定値出力部
１０ データ選択部

Claims (3)

1. 受信波の信号レベルに基づいてキャリア検出信号のオン／オフを行うキャリア検出部と、
   受信波に含まれる受信データを次段に出力する受信データ出力部と、
   該受信データ出力部からの出力信号を一定時間遅延させる遅延回路と、
   予め設定した値を出力する固定値出力部と、
   前記遅延回路または前記固定値出力部からの出力のいずれか一方の出力を選択するデータ選択部と、を備え、
   前記遅延回路は、受信波の信号レベルが所定の閾値以上または閾値未満となってから実際にキャリア検出信号が変化するまでの時間だけの遅延量を有し、
   前記データ選択部は、前記キャリア検出部によるキャリア検出信号がオンのとき、前記遅延回路からの出力信号を、一方、前記キャリア検出部によるキャリア検出信号がオフのとき、前記固定値出力部からの出力信号を選択するように構成したことを特徴とする擬似ビット防止回路。
2. 受信波はディジタル信号に変換して入力され、且つ、前記キャリア検出部、受信データ出力部、遅延回路、固定値出力部、及びデータ選択部は、ディジタル信号処理によって実現されることを特徴とする請求項１記載の擬似ビット防止回路。
3. 前記請求項２に記載の擬似ビット防止回路を用いたモデム装置であって、
   受信波をディジタル信号に変換するＡ／Ｄコンバータと、前記ディジタル信号処理を行うＤＳＰとを備えたことを特徴とするモデム装置。

Images