JPH0661382A - 半導体冷却装置 - Google Patents

半導体冷却装置

Info

Publication number
JPH0661382A
JPH0661382A JP4214877A JP21487792A JPH0661382A JP H0661382 A JPH0661382 A JP H0661382A JP 4214877 A JP4214877 A JP 4214877A JP 21487792 A JP21487792 A JP 21487792A JP H0661382 A JPH0661382 A JP H0661382A
Authority
JP
Japan
Prior art keywords
groove
active region
cooling device
package
semiconductor cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4214877A
Other languages
English (en)
Inventor
Shigeru Watari
滋 渡里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4214877A priority Critical patent/JPH0661382A/ja
Publication of JPH0661382A publication Critical patent/JPH0661382A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は、ＬＳＩの発熱を抑える熱冷却装置
を提供することを目的とする。 【構成】 拡散層よりも深い溝１０は大電流を駆動する
ＮＭＯＳ１に隣接したＰ＋拡散領域１１内に設けられ
る。溝１０を被覆するＡｌ配線１２は、ビアホ−ル７を
介して２層目のＡｌパッド１３に接続され、前記パッド
１３は金属ワイヤ１４によってパッケ−ジのリ−ドフレ
−ム内部端子もしくはダイアタッチ部に接続される。 【効果】 ＬＳＩの内部で発生した大量の熱を効果的に
パッケ−ジの内部端子やダイアタッチ部に伝達してパッ
ケ−ジ外部に放熱することができるため、ＬＳＩの温度
上昇を抑制する効果が大きい。また、深い溝を通して基
板シリコンの内部電位をＶｄｄまたはＧｎｄに固定する
ことができるため、外部ノイズに起因したラッチアップ
を防止することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＬＳＩの発熱を抑制する
半導体の冷却装置に関するものである。
【０００２】
【従来の技術】近年、ＭＯＬＳＩの集積度と動作周波数
の向上には目覚ましいものがあり、それに比例してワン
チップ当たりの消費電力が急増している。例えば、１９
９２年のＩＳＳＣＣでは米国ＤＥＣ社より１６８万素子
をワンチップに集積し、動作周波数が２００ＭＨｚで３
０Ｗ（＠３．３Ｖ）を消費するＲＩＳＣ型ＣＭＯＳマイ
クロプロセッサの技術成果と実用化が発表されている
（Daniel Dobberpuhl, et.al.,“A 200MHz 64b Dual-Is
sue CMOS Microprocessor",アイエスエスシーシー タ゛イシ゛ェストオフ゛
テクニカル ヘ゜イハ゜ース゛ISSCC DIGEST OF TECHNICAL PAPERS,p
p.106-107,Feb.,1992)。一方、ＭＯＳＬＳＩの動作許容
温度には上限（ＰＮ接合部温度に換算して約１２５°
Ｃ）があるため、チップの急増する電力消費、即ち発熱
に対して許容温度以下に保つための熱冷却を行う必要が
ある。
【０００３】一般に、ＬＳＩチップのＰＮ接合部（もし
くはチャネル領域）に生じたジュ−ル熱は、熱伝導によ
ってパッケ−ジ表面およびプリント配線基板に流れる。
図５に示すようにチップのＰＮ接合部温度をＴｊ，パッ
ケ−ジ表面の温度をＴｃ，パッケ−ジ周囲の空気温度を
Ｔａとすると、Ｔｊと接合部から周囲空気までの熱抵抗
θｊａ［°Ｃ／Ｗａｔｔ］との間に（数１）が成立す
る。
【０００４】
【数１】
【０００５】ここで、θｊａは接合部からパッケ−ジ表
面までの熱抵抗をθｊｃ，パッケ−ジ表面から周囲空気
までの熱抵抗をθｃａとすると（数２）が成立する。
【０００６】
【数２】
【０００７】（数１）、（数２）より明らかな様にＴｊ
を下げるには消費電力自体を低減するか、熱抵抗θｊ
ｃ、θｃａを下げる必要があり、従来実施されてきた熱
抵抗低減のための放熱技術については、例えば、「日経
エレクトロニクス」１９９１年１月２１日、第５１８号
１２３〜１４１ページに具体例が述べられている。その
なかで、θｃａを低減する方策としては、(1)冷却用フ
ァンの大型化（風量の増大）、(2)冷却用ファンの高速
回転（風量の増大）、(3)放熱フィンのパッケ−ジへの
取りつけ、(4)不活性液体の自然対流によるヒ−トポン
プの利用、(5)ペルチェ素子による熱電冷却があり、一
方、θｊｃを低減する方策として、(1)放熱板の埋め込
み、(2)リ−ドフレ−ムの多層化、(3)Ｃｕリ−ドフレ−
ムの採用（熱伝導率の向上）、(4)高熱伝導製パッケ−
ジ材料の採用（窒化アルミセラミック（ＡｌＮ）等）が
従来実施されている。
【０００８】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、パッケ−ジ表面から周囲空気に至る熱抵
抗θｃａおよび（数３）に示すようなＬＳＩチップとパ
ッケ−ジの実装界面からパッケ−ジ表面に至る熱抵抗θ
ｓｃは改善されても、ＰＮ接合部からチップとパッケ−
ジの実装界面に至る熱抵抗θｊｓの改善効果がないの
で、（数４）で表されるθｊａの改善が頭打ちになりか
つ上記のような構成ではそれ以上の効果を得るためには
コストがかかりすぎる、という問題点を有していた。
【０００９】
【数３】
【００１０】
【数４】
【００１１】従って本発明は上記問題点に鑑み、ＬＳＩ
のＰＮ接合部からＬＳＩとパッケ−ジの実装界面に至る
熱抵抗θｊｓを低減することにより、（数４）の関係か
らなる総合熱抵抗θｊａを改善して、ＬＳＩを熱冷却す
る半導体冷却装置を提供するものである。
【００１２】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体冷却装置は、 （１）ＬＳＩにおいて、活性領域に於ける不純物の拡散
深さよりも大きい深度を有し、前記活性領域内に設けら
れた溝と、前記溝を被覆する形に堆積された金属薄膜
と、前記金属薄膜に接続されたボンディングパッドと、
前記ボンディングパッドを半導体パッケ−ジのリ−ドフ
レ−ムの内部端子もしくはダイアタッチ部に接続する金
属ワイヤとを具備するという構成を備えたものである。
【００１３】また（２）前記活性領域内に設けられた溝
が複数個からなり、前記複数個の溝を半導体基板上に形
成された特定回路の周辺に配置してなる、という構成を
備えたものである。
【００１４】
【作用】本発明は上記した構成によって、トランジスタ
のＰＮ接合部に発生したジュ−ル熱が信号、電源および
グランド端子用のワイヤボンドを経由して流れるのと、
チップの接着されたダイアタッチ部を経由してパッケ−
ジに流れるのに加えて、活性領域内に設けられた深い溝
によってチップ内部のジュ−ル熱を直接収集し、金属ワ
イヤを経由してリ−ドフレ−ムの内部端子もしくはダイ
アタッチ部に流すことにより熱抵抗θｊｓを大幅に低減
することになる。
【００１５】
【実施例】以下本発明の一実施例の半導体冷却装置につ
いて、図面を参照しながら説明する。
【００１６】（実施例１）図１は本発明の第１の実施例
における半導体冷却装置の上面図である。図１におい
て、１は大電流を駆動するＮチャネルＭＯＳトランジス
タ（以下、ＮＭＯＳと略記する）であり、ゲ−ト幅
（Ｗ）の大きなゲ−ト電極２とドレイン３およびソ−ス
４のＮ＋拡散領域からなる。前記ドレイン３はコンタク
トウインドウ５を介して１層目の電源（Ｖｄｄ）Ａｌ配
線６に接続しており、また前記ソ−ス４はコンタクトウ
インドウ５（以下、コンタクトと略記する）を介して１
層目の引き出しＡｌ配線につながり、ビアホ−ル７によ
って２層目のグランド（Ｇｎｄ）Ａｌ配線８に接続す
る。９はソ−ス４に隣接して設けられたＰ＋拡散領域で
あり、Ｐ形基板をグランド電位に固定する役目を果たす
ものである。１０はＮＭＯＳ１に隣接したＰ＋拡散領域
内に設けられた拡散層よりも深い溝であり、ＮＭＯＳ１
で発生した熱を収集して溝を被覆するＡｌ配線１２、ビ
アホ−ル７、２層目のＡｌボンディングパッド１３と金
属ワイヤ１４を経由して内部端子やダイアタッチ部に流
すものである。
【００１７】以上のように構成された半導体冷却装置に
ついて、以下図１及び図２を用いてその動作を説明す
る。
【００１８】
【表１】
【００１９】まず図２は、図１における半導体冷却装置
を直線ＡＢにそって切断した場合の断面図を示すもので
あって、ＮＭＯＳ１のドレイン３とソ−ス４の間を流れ
る電流によって発生するジュ−ル熱はコンタクト５を通
じてＶｄｄ，ＧｎｄのＡｌ配線に伝導するのと、一方、
Ｐ形基板シリコン中を水平、垂直方向に伝導していく。
基板シリコンは、Ａｕ−Ｓｉの共晶や熱伝導製樹脂１５
によってダイアタッチ部１６に接着されている。シリコ
ンの熱伝導率は（表１）に示すようにＡｌやＡｕの１／
２から１／３しかないため、基板表面で発生した熱をダ
イアタッチ部に伝導していくには不利だと言える。
【００２０】ＮＭＯＳ１とダイアタッチ部１６との距離
は、基板シリコンの厚み（約４００〜７００μｍ）に相
当しており、一方、熱収集用の溝１０は前記距離の１／
４以下の距離に隣接して設けられるので熱伝導距離に比
例した熱抵抗が小さくなる。また、溝は拡散層よりも深
い位置まで掘られているためにシリコン基板内部の熱収
集が可能で、しかも被覆するＡｌとの熱的、電気的な接
触面積が大きく取れる。溝１０で収集された熱は、熱伝
導率の高いＡｌからなる配線１２、パッド１３およびワ
イヤ１４によってすみやかにダイアタッチ部１６に伝え
られる。
【００２１】以上のように本実施例によれば、ＭＯＳＬ
ＳＩにおいて、活性領域に於ける不純物の拡散深さより
も大きい深度を有し、前記活性領域内に設けられた溝１
０と、溝１０を被覆する形に堆積された金属薄膜１２
と、金属薄膜１２に接続されたボンディングパッド１３
と、ボンディングパッド１３を半導体パッケ−ジのリ−
ドフレ−ムの内部端子もしくはダイアタッチ部１６に接
続する金属ワイヤ１４とを設けることにより、トランジ
スタ動作に伴う発生熱を基板上部から速やかにパッケ−
ジのダイアタッチ部に伝導できる。そのため熱発生部か
らチップとパッケ−ジとの実装界面（内部端子やダイア
タッチ部）に到る熱抵抗θｊｓを低減することが可能で
ある。また、ダイアタッチ部１６はグランド電位に固定
すればＰ＋拡散領域１１を介して電気的にＰ形基板を同
電位に固定するので、耐ラッチアップ特性の向上に寄与
する。
【００２２】（実施例２）以下本発明の第２の実例例に
ついて図面を参照しながら説明する。
【００２３】図３は本発明の第２の実施例を示す半導体
冷却装置の上面図である。同図において、１は大電流を
駆動するＮＭＯＳであり、１０はＮＭＯＳ１に隣接した
Ｐ＋拡散領域内に設けられた拡散層よりも深い溝であ
る。溝を被覆するＡｌ配線１２は、ビアホ−ル７を介し
て２層目のＡｌパッド１３に接続され、前記パッドとリ
−ドフレ−ムの内部端子もしくはダイアタッチ部との間
に金属ワイヤ１４が張られたものである。図１と異なる
のは、溝２０、２１を新たにＮＭＯＳ１の周囲に設け、
前記溝２０、２１を被覆する１層目のＡｌ配線２２と溝
１０を被覆する１層目のＡｌ配線１２とを接続した点で
ある。
【００２４】図４は本発明の第２の実施例の動作説明の
ための半導体冷却装置の上面図である。同図において、
２４はＬＳＩのクロック生成回路で、リ−ドフレ−ムの
内部端子２５よりクロック信号入力（ＣＬＯＣＫ−Ｉ
Ｎ）を受け、その１／２分周出力（１／２ＣＬＯＣＫ−
ＯＵＴ）を内部端子２６およびＬＳＩの内部配線２７に
出力するものである。１０、２０、２１および２３はク
ロック生成回路２４の周囲に設けられた熱冷却用の溝で
あり、溝１０、２０、２１はＡｌ配線２２によってパッ
ド１３に接続され、Ａｌワイヤ１４によりグランド内部
端子（Ｇｎｄ）２８とパッケ−ジのダイアタッチ部２９
に接続される。溝２３は２層目のグランドＡｌ配線８に
接続され、グランド用パッドを経てＡｌワイヤ３０によ
り前記グランド内部端子（Ｇｎｄ）２８に接続される。
【００２５】以上のように構成された半導体冷却装置に
ついて、以下図３及び図４を用いてその動作を説明す
る。
【００２６】先ず、図３においてＮＭＯＳ１で発生した
熱が基板内を４方向にかつ３次元的に拡散していく中
で、ＮＭＯＳ１の周囲、３ヵ所に拡散層よりも深い基板
内部にまで設けられた溝（１０、２０、２１）により拡
散してきた熱を収集し、前記溝１０、２０、２１を被覆
しているＡｌ配線２２、１２を経由してボンディングパ
ッド１３に伝える。更に、前記熱は金属ワイヤ１４によ
って内部端子やダイアタッチ部２９に流される。
【００２７】図４は、複数の溝を単体のトランジスタよ
りも回路規模の大きなＬＳＩのクロック生成回路の周辺
に配置した例を示したものである。周囲に設けた溝１
０、２０、２１、２３により、高周波（例えば２００Ｍ
Ｈｚ）で動作するクロック生成回路から大量に発生する
熱を速やかにＡｌ配線２２およびグランド配線８を経由
してグランド内部端子（Ｇｎｄ）２８とダイアタッチ部
２９に流すことができるため冷却効果が高い。
【００２８】以上のように、ＭＯＳＬＳＩにおいて、活
性領域に於ける不純物の拡散深さよりも大きい深度を有
する溝１０,２０,２１,２３を、半導体基板上に形成さ
れた特定回路２４の周辺に複数個配置することにより、
大駆動電流のパワ−デバイスや高周波動作する回路を効
果的に冷却できる。
【００２９】なお、第１の実施例において、大電流を駆
動するトランジスタをＮチャネル（ＮＭＯＳ１）とした
が、Ｐチャネルトランジスタに対しても同様に適用可能
である。その場合、溝が設けられる拡散領域はＮ＋形に
なり、金属ワイヤを電源に接続して、電源電位があたえ
られる。また、第１の実施例において、配線１２、パッ
ド１３、ワイヤ１４はＡｌとしたが，（表１）に示す高
い熱伝導率を示す金属材料（例えばＡｕ、Ａｇ）として
もよい。
【００３０】また、第２の実施例では、その周辺に溝を
配置するＬＳＩの特定回路をクロック生成回路２４とし
たが、クロック生成回路２４はＬＳＩの入出力（Ｉ／
Ｏ）回路としてもよい。
【００３１】また第１,第２の実施例では、ＭＯＳＬＳ
Ｉについて説明したが、バイポーラ等のＬＳＩにも本発
明は適用でき、ＬＳＩの内部で発生した大量の熱を効果
的にパッケ−ジの内部端子やダイアタッチ部に伝達して
パッケ−ジ外部に放熱することができる。
【００３２】
【発明の効果】以上のように本発明は、（１）ＬＳＩに
おいて、活性領域に於ける不純物の拡散深さよりも大き
い深度を有し、前記活性領域内に設けられた溝と、前記
溝を被覆する形に堆積された金属薄膜と、前記金属薄膜
に接続されたボンディングパッドと、前記ボンディング
パッドを半導体パッケ−ジのリ−ドフレ−ムの内部端子
もしくはダイアタッチ部に接続する金属ワイヤとを具備
するという構成を備え、また（２）前記活性領域内に設
けられた溝が複数個からなり、前記複数個の溝を半導体
基板上に形成された特定回路の周辺に配置してなるとい
う構成を備えることにより、ＭＯＳＬＳＩの内部で発生
した大量の熱を効果的にパッケ−ジの内部端子やダイア
タッチ部に伝達してパッケ−ジ外部に放熱することがで
きるため、ＬＳＩの温度上昇を抑制する効果が大きい。
また、深い溝を通して基板シリコンの内部電位をＶｄｄ
またはＧｎｄに固定することができるため、外部ノイズ
に起因したラッチアップを防止することができる。従っ
て、本発明は大電流を駆動するＭＯＳパワ−デバイスや
高周波動作するＬＳＩの冷却装置として極めて有用であ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例における半導体冷却装置
の上面図
【図２】同実施例における動作説明のための半導体冷却
装置の断面図
【図３】本発明の第２の実施例における半導体冷却装置
の上面図
【図４】同実施例における動作説明のための半導体冷却
装置の上面図
【図５】従来例における動作説明のための半導体冷却の
模式図
【符号の説明】
１ ＮチャネルＭＯＳトランジスタ ６ 電源Ａｌ配線 ８ グランドＡｌ配線 １０ 溝 １１ Ｐ＋拡散層 １３ ボンディングパッド １４ 金属ワイヤ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】ＬＳＩにおいて、活性領域に於ける不純物
    の拡散深さよりも大きい深度を有し、前記活性領域内に
    設けられた溝と、前記溝を被覆する形に堆積された金属
    薄膜と、前記金属薄膜に接続されたボンディングパッド
    と、前記ボンディングパッドを半導体パッケ−ジのリ−
    ドフレ−ムの内部端子もしくはダイアタッチ部に接続す
    る金属ワイヤとを具備する半導体冷却装置。
  2. 【請求項２】請求項１記載の溝を被覆する形に堆積され
    た金属薄膜と、ボンディングパッド及び金属ワイヤはＡ
    ｇ，Ｃｕ，Ａｕ，またはＡｌを主成分とする金属からな
    ることを特徴とする半導体冷却装置。
  3. 【請求項３】請求項１記載の活性領域内に設けられた溝
    が複数個からなり、前記複数個の溝を半導体基板上に形
    成された特定回路の周辺に配置してなることを特徴とす
    る半導体冷却装置。
  4. 【請求項４】請求項３記載の特定回路はクロック生成回
    路であることを特徴とする半導体冷却装置。
  5. 【請求項５】請求項３記載の特定回路は入出力回路であ
    ることを特徴とする半導体冷却装置。
JP4214877A 1992-08-12 1992-08-12 半導体冷却装置 Pending JPH0661382A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4214877A JPH0661382A (ja) 1992-08-12 1992-08-12 半導体冷却装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4214877A JPH0661382A (ja) 1992-08-12 1992-08-12 半導体冷却装置

Publications (1)

Publication Number Publication Date
JPH0661382A true JPH0661382A (ja) 1994-03-04

Family

ID=16663050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4214877A Pending JPH0661382A (ja) 1992-08-12 1992-08-12 半導体冷却装置

Country Status (1)

Country Link
JP (1) JPH0661382A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251545A (ja) * 2012-05-31 2013-12-12 Freescale Semiconductor Inc 熱に敏感な半導体デバイスの熱への露出を低減するための方法および構造体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251545A (ja) * 2012-05-31 2013-12-12 Freescale Semiconductor Inc 熱に敏感な半導体デバイスの熱への露出を低減するための方法および構造体

Similar Documents

Publication Publication Date Title
US6743972B2 (en) Heat dissipating IC devices
KR100616129B1 (ko) 고 전력 ｍｃｍ 패키지
US6727422B2 (en) Heat sink/heat spreader structures and methods of manufacture
JP2982126B2 (ja) 半導体装置およびその製造方法
US6246583B1 (en) Method and apparatus for removing heat from a semiconductor device
JP2008543055A (ja) バックサイド・ヒートスプレッダを用いる集積回路ダイ取り付け
TW201944557A (zh) 半導體裝置
US7759789B2 (en) Local area semiconductor cooling system
JP3452011B2 (ja) 半導体装置
JP2008244394A (ja) 半導体装置
JP4687066B2 (ja) パワーｉｃ
JPH0661382A (ja) 半導体冷却装置
JPH11214598A (ja) 大規模集積回路（ｌｓｉ）チップの冷却方法
JP2003297994A (ja) 半導体装置およびその製造方法
TWI746213B (zh) 晶片封裝結構及其形成方法
JP3855726B2 (ja) パワーモジュール
JPH09186269A (ja) 半導体装置
JPH10233473A (ja) 半導体素子の放熱構造とその放熱方法
JP7294403B2 (ja) 半導体装置
JPH11135692A (ja) 集積回路
JP3639390B2 (ja) 半導体装置
JP3022738B2 (ja) マルチチップモジュール
WO2023120185A1 (ja) 半導体装置
JP2007329164A (ja) 半導体装置
JPH07183433A (ja) 半導体デバイス