JP2013251545A - 熱に敏感な半導体デバイスの熱への露出を低減するための方法および構造体 - Google Patents
熱に敏感な半導体デバイスの熱への露出を低減するための方法および構造体 Download PDFInfo
- Publication number
- JP2013251545A JP2013251545A JP2013114003A JP2013114003A JP2013251545A JP 2013251545 A JP2013251545 A JP 2013251545A JP 2013114003 A JP2013114003 A JP 2013114003A JP 2013114003 A JP2013114003 A JP 2013114003A JP 2013251545 A JP2013251545 A JP 2013251545A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor device
- thermally conductive
- circuit board
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】上面および裏面を有する回路基板を有する半導体デバイスであって、
該回路基板は、熱源回路と、熱に敏感な回路と、該回路基板の上面に結合されるパッケージ基板と、該回路基板の裏面から該回路基板の上面の近くまで、上面には貫通することなく形成される複数の熱伝導性シリコンスルービア(TSV)と、を備えており、複数の熱伝導性TSVは、回路基板の内部または外部のアクティブ回路とは接触しない、半導体デバイスを提供する。
【選択図】図1
Description
図3は、パッケージ化された半導体デバイス200の3−3線に沿った別の側断面図を示しており、断熱性TSV124が回路基板102において形成される。TSV124は半導体ダイ100の裏面202から半導体ダイ100の上面204近くまで延在する。熱伝導性TSV122は、TSV122が断熱性TSV124に対して互い違いであることを示すように破線で示される。断熱性TSV124は、伝導性TSV122と熱に敏感な回路104、112との間に位置付けられる。伝導性TSV122および断熱性TSV124は、裏面202から半導体ダイ100の上面204および熱源回路120まで貫通して延在するものではない。代わりに、伝導性TSV122および断熱性TSV124は、半導体ダイ100の厚さの一部のみを通じて延在し、アクティブ回路と結合されない。
別の態様において、複数の断熱性TSV124が、熱伝導性ブラインドTSV122と熱に敏感な回路104〜118との間に配置されることができる。
別の態様において、断熱性TSV124は、二酸化ケイ素および窒化ケイ素から成る材料群のうちの1つを充填されることができる。
別の態様において、半導体デバイス200は、上面204および裏面202を有する集積回路(IC)モジュール206を備えることができる。回路基板102は、熱源回路120および熱に敏感な回路104〜118を有する回路基板102を含むことができる。回路基板102の上面204にパッケージ基板208が結合されることができる。複数の熱伝導性シリコンスルービア(TSV)122が、半導体基板102の裏面202から半導体ダイの上面204近くまで、しかし貫通はせずに、形成されることができる。TSVは半導体ダイの他の内部回路に接触しない。
別の態様において、断熱性TSV124は、二酸化ケイ素および窒化ケイ素から成る材料群のうちの1つを充填されることができる。
別の態様において、方法は、回路基板102の裏面202における複数のサーマルビア122、124のための配置を選択することを含むことができ、それによって、サーマルビアは回路基板102の上面204までは延在せず、回路基板102の他の回路に接続されず、回路基板102における熱源回路120と熱に敏感な回路104〜118との間に配置される。次いで、サーマルビア122、124が形成され充填される。回路基板102の裏面202はパッケージ基板208に電気的に結合される。
別の態様において、方法は、ヒートスプレッダ218をパッケージ化された半導体デバイス200に付着させることをさらに含むことができる。
Claims (20)
- 半導体デバイスであって、
熱源回路と、
熱に敏感な回路と、
前記熱源回路と前記熱に敏感な回路との間に配置される複数のシリコンスルービア(TSV)であって、熱伝導性のブラインドビアである複数の熱伝導性ブラインドTSVとを備え、前記複数の熱伝導性ブラインドTSVは、
前記熱源回路からの熱の少なくとも一部が前記熱に敏感な回路に影響を及ぼすことを防ぐための補助を行い、
該複数の熱伝導性ブラインドTSVが形成される回路基板の一部分のみを通じて延在しており、
アクティブ回路には接続されていない、半導体デバイス。 - 前記複数の熱伝導性ブラインドTSVに結合されたヒートシンクをさらに備える、請求項1に記載の半導体デバイス。
- 前記熱伝導性ブラインドTSVと前記熱に敏感な回路との間に配置される複数の断熱性TSVをさらに備える、請求項1に記載の半導体デバイス。
- 前記熱伝導性ブラインドTSVは列を成すように形成されており、該列は断熱性TSVの列に対して互い違いである、請求項3に記載の半導体デバイス。
- 前記断熱性TSVは、二酸化ケイ素、窒化ケイ素およびエーロゲルから成る材料群のうちの1つを用いて形成される、請求項3に記載の半導体デバイス。
- 前記半導体デバイスはウィンドウ型ボールグリッドアレイ(BGA)基板をさらに備えており、前記熱源回路、前記熱に敏感な回路および前記熱伝導性ブラインドTSVは前記回路基板に備えられており、前記回路基板の上面は前記ウィンドウ型BGA基板に結合される、請求項1に記載の半導体デバイス。
- 前記熱に敏感な回路はダイナミックランダムアクセスメモリセルであり、前記熱源回路は、センスアンプ回路、メモリセル書込回路およびメモリセルプリチャージ回路から成る群のうちの少なくとも1つである、請求項1に記載の半導体デバイス。
- 前記熱伝導性ブラインドTSVは、銅、タングステン、金、アルミニウム、銀、窒化ホウ素および窒化アルミニウムから成る材料群のうちの1つを用いて形成される、請求項3に記載の半導体デバイス。
- 上面および裏面を有する回路基板を有する半導体デバイスであって、
該回路基板は、
熱源回路と、
熱に敏感な回路と、
該回路基板の前記上面に結合されるパッケージ基板と、
該回路基板の前記裏面から該回路基板の前記上面の近くまで、前記上面には貫通することなく形成される複数の熱伝導性シリコンスルービア(TSV)と、を備えており、
前記複数の熱伝導性TSVは、前記回路基板の内部または外部のアクティブ回路とは接触しない、半導体デバイス。 - 前記複数の熱伝導性TSVの上部は前記回路基板の一方の面において露出されており、前記半導体デバイスは、
前記複数の熱伝導性TSVの前記上部に結合されるヒートスプレッダをさらに備える、請求項9に記載の半導体デバイス。 - 前記熱源回路と前記熱に敏感な回路との間に配置される複数の断熱性TSVをさらに備えており、前記複数の断熱性TSVは、前記回路基板における金属層および絶縁層のうちの一部の層のみを通じて形成される、請求項9に記載の半導体デバイス。
- 前記複数の熱伝導性TSVは列を成すように形成されており、該列は断熱性TSVの列に対して互い違いである、請求項11に記載の半導体デバイス。
- 前記断熱性TSVは、二酸化ケイ素、窒化ケイ素およびエーロゲルから成る材料群のうちの1つを用いて形成される、請求項11に記載の半導体デバイス。
- 前記パッケージ基板はウィンドウ型ボールグリッドアレイ(BGA)基板であり、前記回路基板は、ボンディングワイヤを用いて前記ウィンドウ型BGAに結合される、請求項9に記載の半導体デバイス。
- 前記熱に敏感な回路はダイナミックランダムアクセスメモリセルであり、前記熱源回路は、センスアンプ回路、メモリセル書込回路およびメモリセルプリチャージ回路から成る群のうちの少なくとも1つである、請求項9に記載の半導体デバイス。
- 前記複数の熱伝導性TSVは、銅、タングステン、金、アルミニウム、銀、窒化ホウ素および窒化アルミニウムから成る材料群からの1つを用いて形成される、請求項11に記載の半導体デバイス。
- 前記複数の熱伝導性TSVは、前記熱源回路の1〜10マイクロメートルの範囲内において配置される、請求項9に記載の半導体デバイス。
- 回路基板の裏面における複数のサーマルビアのための配置を選択する工程であって、該工程によって、前記サーマルビアは
前記回路基板の上面まで部分的にのみ延在し、
前記回路基板におけるアクティブ回路に接続されず、
前記回路基板における熱源回路と熱に敏感な回路との間に配置される、前記選択する工程と、
前記サーマルビアを充填する工程と、
前記回路基板の上面をパッケージ基板に電気的に結合する工程と、を備える、方法。 - 前記サーマルビアは、熱伝導性ビアおよび断熱性ビアから成る群のうちの少なくとも1つである、請求項18に記載の方法。
- 熱伝導性接着層を前記回路基板の裏面に被着させる工程と、
ヒートシンクを前記熱伝導性接着層に付着させる工程とをさらに備える、請求項18に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/485,886 | 2012-05-31 | ||
US13/485,886 US8680674B2 (en) | 2012-05-31 | 2012-05-31 | Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013251545A true JP2013251545A (ja) | 2013-12-12 |
JP2013251545A5 JP2013251545A5 (ja) | 2016-07-14 |
JP6168686B2 JP6168686B2 (ja) | 2017-07-26 |
Family
ID=49669203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013114003A Active JP6168686B2 (ja) | 2012-05-31 | 2013-05-30 | 熱に敏感な半導体デバイスの熱への露出を低減するための方法および構造体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8680674B2 (ja) |
JP (1) | JP6168686B2 (ja) |
BR (1) | BR102013013566B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017503175A (ja) * | 2013-12-31 | 2017-01-26 | キヤノン ユー.エス. ライフ サイエンシズ, インコーポレイテッドCanon U.S. Life Sciences, Inc. | 現場配置可能な小型フォーマットの迅速一次結果マイクロ流体システム |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9093429B2 (en) | 2012-06-27 | 2015-07-28 | Freescale Semiconductor, Inc. | Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices |
US10319660B2 (en) * | 2013-10-31 | 2019-06-11 | Nxp Usa, Inc. | Semiconductor device packages using a thermally enhanced conductive molding compound |
US9472483B2 (en) | 2014-12-17 | 2016-10-18 | International Business Machines Corporation | Integrated circuit cooling apparatus |
US9184112B1 (en) | 2014-12-17 | 2015-11-10 | International Business Machines Corporation | Cooling apparatus for an integrated circuit |
CN108010931B (zh) * | 2017-12-28 | 2021-03-30 | 苏州晶方半导体科技股份有限公司 | 一种光学指纹芯片的封装结构以及封装方法 |
US11276470B2 (en) * | 2020-07-17 | 2022-03-15 | Micron Technology, Inc. | Bitline driver isolation from page buffer circuitry in memory device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661382A (ja) * | 1992-08-12 | 1994-03-04 | Matsushita Electric Ind Co Ltd | 半導体冷却装置 |
JPH08222700A (ja) * | 1995-02-16 | 1996-08-30 | Nissan Motor Co Ltd | 半導体装置 |
JP2003347488A (ja) * | 2002-05-27 | 2003-12-05 | Denso Corp | 半導体装置およびその製造方法 |
JP2004363602A (ja) * | 2003-06-03 | 2004-12-24 | Agilent Technol Inc | 集積回路デバイスおよびその製作方法 |
JP2005294760A (ja) * | 2004-04-05 | 2005-10-20 | Renesas Technology Corp | 半導体装置 |
JP2011249430A (ja) * | 2010-05-24 | 2011-12-08 | Panasonic Corp | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6190943B1 (en) | 2000-06-08 | 2001-02-20 | United Test Center Inc. | Chip scale packaging method |
TW497236B (en) | 2001-08-27 | 2002-08-01 | Chipmos Technologies Inc | A soc packaging process |
US7335972B2 (en) * | 2003-11-13 | 2008-02-26 | Sandia Corporation | Heterogeneously integrated microsystem-on-a-chip |
JP4504798B2 (ja) * | 2004-12-16 | 2010-07-14 | パナソニック株式会社 | 多段構成半導体モジュール |
US7339267B2 (en) | 2005-05-26 | 2008-03-04 | Freescale Semiconductor, Inc. | Semiconductor package and method for forming the same |
US7446407B2 (en) * | 2005-08-31 | 2008-11-04 | Chipmos Technologies Inc. | Chip package structure |
US7750459B2 (en) * | 2008-02-01 | 2010-07-06 | International Business Machines Corporation | Integrated module for data processing system |
US7935571B2 (en) | 2008-11-25 | 2011-05-03 | Freescale Semiconductor, Inc. | Through substrate vias for back-side interconnections on very thin semiconductor wafers |
US8604603B2 (en) * | 2009-02-20 | 2013-12-10 | The Hong Kong University Of Science And Technology | Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers |
-
2012
- 2012-05-31 US US13/485,886 patent/US8680674B2/en active Active
-
2013
- 2013-05-30 JP JP2013114003A patent/JP6168686B2/ja active Active
- 2013-05-31 BR BR102013013566-6A patent/BR102013013566B1/pt active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661382A (ja) * | 1992-08-12 | 1994-03-04 | Matsushita Electric Ind Co Ltd | 半導体冷却装置 |
JPH08222700A (ja) * | 1995-02-16 | 1996-08-30 | Nissan Motor Co Ltd | 半導体装置 |
JP2003347488A (ja) * | 2002-05-27 | 2003-12-05 | Denso Corp | 半導体装置およびその製造方法 |
JP2004363602A (ja) * | 2003-06-03 | 2004-12-24 | Agilent Technol Inc | 集積回路デバイスおよびその製作方法 |
JP2005294760A (ja) * | 2004-04-05 | 2005-10-20 | Renesas Technology Corp | 半導体装置 |
JP2011249430A (ja) * | 2010-05-24 | 2011-12-08 | Panasonic Corp | 半導体装置及び半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017503175A (ja) * | 2013-12-31 | 2017-01-26 | キヤノン ユー.エス. ライフ サイエンシズ, インコーポレイテッドCanon U.S. Life Sciences, Inc. | 現場配置可能な小型フォーマットの迅速一次結果マイクロ流体システム |
Also Published As
Publication number | Publication date |
---|---|
BR102013013566B1 (pt) | 2021-04-20 |
US20130320480A1 (en) | 2013-12-05 |
JP6168686B2 (ja) | 2017-07-26 |
BR102013013566A8 (pt) | 2017-10-10 |
BR102013013566A2 (pt) | 2015-10-20 |
US8680674B2 (en) | 2014-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6168686B2 (ja) | 熱に敏感な半導体デバイスの熱への露出を低減するための方法および構造体 | |
JP6746667B2 (ja) | 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法 | |
TW415056B (en) | Multi-chip packaging structure | |
TWI285420B (en) | Heat stud for stacked chip packsge | |
US9666571B2 (en) | Package-on-package structures | |
US8604621B2 (en) | Semiconductor device and information processing system including the same | |
TW201428936A (zh) | 將中央處理單元/圖形處理單元/邏輯晶片嵌入疊合式封裝結構基板之方法 | |
KR20130020570A (ko) | 반도체 장치 | |
TW201715692A (zh) | 半導體晶片模組及包含其之半導體封裝 | |
US7224059B2 (en) | Method and apparatus for thermo-electric cooling | |
US11183484B2 (en) | Semiconductor module, DIMM module, manufacturing method of semiconductor module, and manufacturing method of DIMM module | |
TW202131460A (zh) | 用以切斷熱串擾之散熱片切斷器及絕緣矽穿孔 | |
TW201423921A (zh) | 改善疊合式結構內邏輯晶片的熱效能 | |
US20130068509A1 (en) | Method and apparatus for connecting inlaid chip into printed circuit board | |
US20230378148A1 (en) | Semiconductor packages and methods for forming the same | |
US7030487B1 (en) | Chip scale packaging with improved heat dissipation capability | |
US9093429B2 (en) | Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices | |
US9343449B2 (en) | Alternative 3D stacking scheme for DRAMs atop GPUs | |
KR20110036150A (ko) | 열방출 수단을 갖는 적층 칩 반도체 패키지 | |
JPH1187574A (ja) | 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール | |
US9111948B2 (en) | Method of fabricating semiconductor package structure | |
KR20110115304A (ko) | 방열 유닛 및 그 제조방법과 이를 이용한 스택 패키지 | |
US20240030125A1 (en) | Electronic device | |
US8466563B2 (en) | Apparatus and methods for 3-D stacking of thinned die | |
TW565915B (en) | Thermally-enhanced cavity-down ball grid array package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6168686 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |