BR102013013566B1 - dispositivo semicondutor que usa vias através de silício cegas condutoras termicamente para a redução da exposição ao calor de dispositivos semicondutores sensíveis termicamente - Google Patents
dispositivo semicondutor que usa vias através de silício cegas condutoras termicamente para a redução da exposição ao calor de dispositivos semicondutores sensíveis termicamente Download PDFInfo
- Publication number
- BR102013013566B1 BR102013013566B1 BR102013013566-6A BR102013013566A BR102013013566B1 BR 102013013566 B1 BR102013013566 B1 BR 102013013566B1 BR 102013013566 A BR102013013566 A BR 102013013566A BR 102013013566 B1 BR102013013566 B1 BR 102013013566B1
- Authority
- BR
- Brazil
- Prior art keywords
- circuit
- tsvs
- heat
- semiconductor device
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
MÉTODOS E ESTRUTURAS PARA REDUZIR EXPOSIÇÃO DE CALOR DE DISPOSITIVOS SEMICONDUTORES SENSÍVEIS TERMICAMENTE. Um dispositivo semicondutor compreende uma matriz de circuito integrado (IC) tendo um lado de topo e um lado de trás. O substrato de circuito inclui um circuito de fonte de calor, um circuito sensível ao calor, um substrato de embalagem juntamente com o lado de topo do substrato de circuito, e uma pluralidade de vias através de silício (TSVs) condutoras termicamente formadas a partir do lado de trás do substrato circuito para perto, mas não através do lado de topo do substrato de circuito.
Description
Esta divulgação refere-se genericamente a dispositivos semicondutores e, mais especificamente, para a redução da exposição ao calor de dispositivos semicondutores sensíveis termicamente.
Componentes semicondutores sensíveis termicamente podem ser sensíveis ao calor transferido a partir dos componentes vizinhos sobre uma matriz mesmo se os dispositivos não geram muito calor em si. Por exemplo, transistores em uma matriz de memória de Memória de Acesso Aleatório (RAM) de Taxa de Dados Dupla tipo 3 (DDR3) podem ser sensíveis ao calor a partir de circuitos vizinhos de amplificadores de detecção, escrita e pré-carga. À medida que a temperatura dos transistores aumenta, os transistores vazam corrente e a taxa de atualização dos transistores tem de ser aumentada para evitar os transistores perderem os dados sendo armazenados. Taxas de atualização aumentadas usam mais energia do que taxas de atualização mais baixas. Como substrato de circuito é projetado com crescente requisitos de velocidade e funcionalidade, é desejável encontrar formas de reduzir o consumo de energia, bem como reduzir / eliminar o calor gerado pela matriz.
A presente descrição é ilustrada por meio de exemplo, e não é limitada pelas figuras anexas, nas quais referências semelhantes indicam elementos semelhantes. Elementos nas figuras são ilustrados pela simplicidade e clareza e não necessariamente foram desenhados em escala.
A Figura 1 mostra uma vista de topo de uma modalidade de uma matriz de semicondutor de acordo com a presente invenção.
A Figura 2 mostra uma vista lateral em corte transversal de uma modalidade de um dispositivo semicondutor embalado que inclui a matriz de semicondutor da Figura 1.
A Figura 3 mostra outra vista lateral em corte transversal do dispositivo semicondutor embalado da Figura 2, que inclui a matriz de semicondutor da Figura 1.
Modalidades de métodos e dispositivos semicondutores revelados aqui fornecem uma solução de baixo custo usando vias através de silício condutoras termicamente (TSVs) que são colocadas entre os circuitos de fonte de calor e os circuitos sensíveis ao calor ou elementos sobre um substrato de circuito para proteger os circuitos sensíveis ao calor a partir circuitos que geram calor.
A Figura 1 mostra uma vista de topo de uma modalidade de uma parte de trás da matriz de semicondutor 100 em conformidade com a presente invenção, que pode incluir um substrato de circuito 102 com um ou mais circuitos de fonte de calor 120, um ou mais circuitos sensíveis ao calor 104-118, e TSVs cegas condutoras termicamente 122 colocadas entre o circuito de fonte de calor (s) 120 e o circuito sensível ao calor (s) 104-118. As TSVs cegas 122 ajudam a prevenir pelo menos parte do calor proveniente do circuito de fonte de calor (s) 120 de afetar o circuito sensível ao calor (s) 104-118.
Como exemplo de uma utilização para TSVs 122, matriz de semicondutor 100 pode ser matriz de memória de Memória de Acesso Aleatório (RAM) de Taxa de Dados Dupla tipo 3 (DDR3) que é usada para armazenar dados em um sistema de processamento de computador (não mostrados). Em um dispositivo de memória DDR3RAM, dispositivos sensíveis ao calor 104-118 podem ser qualquer tipo de células de bits de memória de acesso aleatório dinâmico (DRAM) que são utilizadas para armazenar dados em um sistema de processamento de computador. O dispositivo de memória DDR3 também pode incluir circuitos de fonte de calor 120 como amplificadores de detecção, circuitos de escrita, circuitos de pré-carga, circuitos de I/O e / ou outros circuitos que geram calor. Em uma memória de acesso aleatório (RAM) de taxa de dados dupla tipo 3 (DDR3), alguns circuitos de fonte de calor 120 podem ser posicionados ao longo de uma coluna central de matriz 100 com os conjuntos de células de bits de circuitos sensíveis ao calor 104-118 implementados em um ou ambos os lados ou a coluna central na matriz de memória.
Como as células de bits são expostas a aumento da temperatura gerado por circuitos de fonte de calor 120, começam a vazar corrente e com o decorrer do tempo perdem dados. Os dados podem ser atualizados com maior frequência para restaurar a carga, mas a operação de atualização consome energia em situações em que é mais desejável reduzir o consumo de energia. Em algumas implementações, circuitos de fonte de calor 120, tais como circuitos de amplificador de detecção podem ser incorporados no interior dos conjuntos de células de bits, que são circuitos sensíveis ao calor 104-118 e podem ser pelo menos parcialmente termicamente isoladas por TSVs condutoras termicamente 122 colocadas entre os circuitos de fonte de calor 120 e os circuitos sensíveis ao calor 104118.
TSVs 122 podem ser formadas em uma linha ou outro arranjo apropriado entre o circuito de fonte de calor (s) 120 e o circuito sensível ao calor (s) 104-118. TSVs 122 não se estendem por todo o caminho através do substrato de circuito 102. Em algumas implementações, TSVs 122 não estão conectadas a qualquer circuito ativo. O termo "circuito ativo" refere-se a componentes que são capazes de conduzir o fluxo de elétrons. TSVs 122 podem ser indiretamente ligadas à terra quando substrato 102 é aterrado. TSVs 122 podem ser preenchidas com qualquer material condutor térmico ou combinação de materiais, tais como cobre, tungstênio, ouro, alumínio, e / ou prata. Outros materiais adequados podem ser utilizados.
Além de TSVs condutoras termicamente 122, TSVs isolantes termicamente 124 podem ser colocadas entre as TSVs condutoras termicamente 122 e o circuito sensível ao calor (s) 104-118, e / ou entre TSVs condutoras termicamente 122 e um circuito de fonte de calor (s) 120. Em outras implementações, TSVs isolantes termicamente 124 podem ser usadas em vez de TSVs condutoras termicamente 122. Como mostrado na Figura 1, TSVs isolantes termicamente 124 podem ser formadas em uma linha que é escalonada em relação à linha de TSVs 122. O alinhamento escalonado pode ajudar a manter a integridade estrutural do substrato em que TSVs 122, 124 são formadas. Outros arranjos adequados de TSVs 122, 124 podem ser utilizados.
TSVs isolantes termicamente 124 podem ser preenchidas com qualquer material de isolamento térmico apropriado ou combinação de materiais. Exemplos de materiais de isolamento são o dióxido de silício, nitreto de silício, aerogéis de sílica, ou suas combinações. Outros materiais de isolamento térmico adequados podem ser utilizados.
TSVs 122, 124 podem ser referidas como vias "cegas", porque elas não se estendem por todo o caminho através do substrato de circuito 102. TSVs 122, 124 podem ser formadas por gravação ou usando um laser para formar as aberturas parcialmente através de camadas de substrato de circuito 102, e enchendo as aberturas com respectivo material condutor ou isolante termicamente. TSVs 122 podem ser formadas a partir de cerca de um mícron até cerca de 10 mícrons a partir de circuitos de fonte de calor 120.
A Figura 2 mostra uma vista lateral em corte transversal 1-1 de uma modalidade de um dispositivo semicondutor embalado 200 que inclui o substrato de circuito 102 da Figura 1 com TSVs 122 formadas no substrato de circuito 102. TSVs 122 estendem desde a parte de trás 202 de matriz de semicondutor 100 para perto, mas não através, de um lado de topo 204 de matriz de semicondutor 100. Note-se que TSVs isolantes termicamente 124 mostradas em linhas tracejadas na Figura 2 são discutidas em ligação com a Figura 3 aqui. Uma ou mais TSVs 122 estão localizadas entre o circuito de fonte de calor 120 e os circuitos sensíveis ao calor 104, 112. Circuitos de fonte de calor 120 e os circuitos sensíveis ao calor 104, 112 estão situados no lado de topo 204 de matriz de semicondutor 100. Circuito sensível ao calor está posicionado em um dos lados de uma das TSVs condutoras termicamente 122, enquanto o circuito de fonte de calor 120 está posicionado entre a primeira e a segunda TSVs 122. Outro circuito sensível ao calor 112 está posicionado no outro lado da segunda TSV 122.
Seções encapsulantes 214, 216 são posicionadas em torno da periferia da matriz de semicondutor 100. Circuito de fonte de calor 120 inclui um ou mais circuitos que geram calor tal como um circuito de amplificador de detecção, um circuito de escrita de célula de memória, um circuito de pré-carga de célula de memória, circuito I / O ou outro dispositivo gerador de calor.
Dispositivo semicondutor embalado 200 pode incluir um difusor de calor condutor termicamente 218 ligado anexado à parte de trás 202 de matriz de semicondutor 100 utilizando uma camada de adesivo condutor termicamente 220 ou outro mecanismo de fixação adequado pode ser utilizado. Difusor de calor 218 ajuda a dissipar o calor conduzido para longe de circuitos de fonte de calor 120 por TSVs 122. Difusor de calor 218 pode ser formado de qualquer material condutor termicamente apropriado ou combinação de materiais, tais como cobre, tungstênio, ouro, alumínio, e / ou prata. Em outras modalidades, difusor de calor 218 pode ser formado de condutores térmicos, materiais eletricamente isolantes, tais como o nitreto de boro, nitreto de alumínio, e / ou suas combinações. Outros materiais adequados podem ser utilizados.
Dispositivo 200 pode incluir matriz 100 anexada ou montada sobre um substrato de embalagem adequado, tal como o substrato de conjunto de grade de esfera (BGA) de janela 208 mostrado na Figura 2. Substrato BGA de janela 208 pode incluir seções de substrato 234, 236 e encapsulante 224 em uma abertura na parte central do substrato 208 que é referida como uma janela. Ligações de fio 230 e 232 podem ser formadas através da janela para conectar eletricamente contatos condutores ou almofadas 226, 228 sobre os circuitos de fonte de calor 120 para contactos condutores 238, 240 sobre respectivas seções de substrato 234, 236. Encapsulante 224 preenche a janela para proteger ligações de fio 230, 232. Uma matriz de saliências eletricamente condutoras 242 são formadas na parte inferior do substrato BGA 208 e podem ser utilizadas para ligar dispositivos semicondutores 200 para outro substrato tal como uma placa de circuito impresso.
Matriz de semicondutor 100 podem incluir uma ou mais camadas de metal (não mostrado), e uma ou mais camadas isolantes (não mostradas) entre as camadas de metal que formam circuitos eletrônicos tais como transistores, circuitos amplificadores de detecção, pré-carga, circuitos de escrita e circuitos de I / O. A parte superior da TSVs condutoras termicamente 122 pode ser exposta no lado de trás 202 da matriz 100 de modo que TSVs 122 podem conduzir o calor para aquecer difusor 218.
TSVs condutoras termicamente 122 podem ser preenchidas com cobre, tungstênio, ouro, alumínio, prata e / ou de outro material condutor térmico. Em outras modalidades, TSVs 122 podem ser formadas de condutores térmicos, materiais eletricamente isolantes, tais como o nitreto de boro, nitreto de alumínio, e / ou suas combinações. Outros materiais adequados podem ser utilizados.
TSVs 122 ajudam a prevenir circuito de fonte de calor 120 de afetar o funcionamento de circuitos sensíveis ao calor 104, 112.
A Figura 3 mostra uma outra vista lateral de secção transversal 2-2 do dispositivo semicondutor embalado 200 com TSVs isolantes termicamente 124 formadas em substrato de circuito 102. TSVs 124 estendem-se desde a parte de trás 202 de matriz de semicondutor 100 para perto do lado superior 204 de matriz de semicondutor 100. TSVs condutoras termicamente 122 são mostradas em linhas tracejadas para indicar que TSVs 122 são escalonadss em relação às TSVs isolantes termicamente 124. TSVs isolantes 124 estão posicionadas entre TSVs condutoras 122 e os circuitos sensíveis ao calor 104, 112. TSVs condutoras 122 e TSVs isolantes 124 não se estendem por todo o caminho a partir de parte de trás 202 para um lado de todo 204 de matriz de semicondutor 100 e circuitos de fonte de calor 120. Em vez TSVs condutoras 122 e TSVs isolantes 124 prolongam através de apenas uma parte de matriz de semicondutor 100 e não estão ligadas a qualquer circuito ativo.
TSVs isolantes 124 podem ser colocadas entre TSVs condutoras termicamente 122 e um circuito sensível ao calor (s) 104, 112. TSVs condutoras termicamente 122 podem ser formadas entre TSVs isolantes termicamente 124 e um circuito de fonte de calor 120 ou outros locais adequados. TSVs condutoras 122 e TSVs isolantes 124 podem ser formadas em uma ou mais respectivas linhas e / ou intercaladas entre si. Linha (s) de TSVs condutoras 122 podem ser escalonadas em relação a uma ou mais linhas das TSVs isolantes termicamente 124.
TSVs isolantes termicamente 124 podem ser preenchidas com material isolante térmico apropriado ou combinação de materiais. Exemplos de materiais de isolamento são o dióxido de silício, nitreto de silício, aerogéis de sílica, ou suas combinações. Outros materiais condutores térmicos adequados podem ser utilizados.
Agora deve ser apreciado que embora uma DDR3RAM tenha sido utilizada como um exemplo aqui espera-se que TSVs 122 e / ou TSVs 124 possam ser utilizadas em qualquer dispositivo semicondutor em que é desejável evitar que o calor gerado pelos circuitos de fonte de calor 120 afete a operação de circuitos sensíveis ao calor 104-118.
Em algumas modalidades, um dispositivo semicondutor 200 pode compreender um circuito de fonte de calor 120, um circuito sensível ao calor 104-118, e uma pluralidade de vias através de silício (TSVs) cegas condutoras termicamente 122 colocadas entre o circuito de fonte de calor 120 e o circuito sensível ao calor 104-118. As TSVs ajudam a impedir pelo menos parte do calor gerado no circuito de fonte de calor 120 de afetar o circuito sensível ao calor 104-118. As TSVs não se estendem por todo o caminho através substrato de circuito 102 no qual as TSVs condutoras 122 são formadas, e não estão ligadas a qualquer dos circuitos.
Em um outro aspecto, um dissipador de calor pode ser acoplado à pluralidade de TSVs.
Em outro aspecto, uma pluralidade de TSVs isolantes termicamente 124 podem ser colocadas entre as TSVs cegas condutoras termicamente 122 e o circuito sensível ao calor 104-118.
Em um outro aspecto, as TSVs cegas condutoras termicamente 122 podem ser formadas em uma linha e a linha pode ser escalonada em relação a uma linha das TSVs isolantes termicamente 124.
Em outro aspecto, as TSVs isolantes termicamente 124 podem ser preenchidas com um de um grupo de materiais que consiste em: um dióxido de silício e um nitreto de silício.
Em um outro aspecto, o circuito de fonte de calor 120, o circuito sensível ao calor 104-118 e as TSVs podem ser incluídos no substrato de circuito 102 e um lado de topo 204 do substrato de circuito 102 pode ser acoplado à substrato BGA de janela 208.
Em um outro aspecto, o circuito sensível ao calor 104118 pode ser uma célula de memória de acesso aleatório dinâmico e o circuito de fonte de calor 120 é pelo menos um do grupo constituído por: um circuito de amplificador de detecção, um circuito de escrita de célula de memória, e um circuito de pré-carga de célula de memória.
Em um outro aspecto, as TSVs cegas condutoras termicamente 122 pode ser preenchidas com um de um grupo de materiais que consiste em: cobre, tungstênio, ouro, alumínio, prata.
Em uma outra modalidade, um dispositivo semicondutor 200 pode compreender um módulo de circuito integrado (IC) 206 tendo um lado de topo 204 e um lado de trás 202. O substrato de circuito 102 pode incluir um substrato de circuito 102 com um circuito de fonte de calor 120 e um circuito sensível ao calor 104-118. Um substrato de embalagem 208 pode ser acoplado ao lado de topo 204 do substrato de circuito 102. Uma pluralidade de vias através de silício (TSVs) condutoras térmicos 122 podem ser formadas a partir do lado de trás 202 do substrato de circuito 102 para perto, mas não através do lado de topo 204 da matriz de semicondutor. As TSVs não contatam outros circuitos internos da matriz de semicondutor.
Em outro aspecto, uma topo das TSVs condutoras termicamente 122 pode ser exposto em um lado de trás da matriz de semicondutor. O dispositivo semicondutor 200 pode ainda incluir um difusor de calor acoplado ou ligado ao topo das TSVs condutoras termicamente.
Em outro aspecto, uma pluralidade de TSVs isolantes termicamente 124 podem ser colocadas através de apenas um subconjunto de camadas de metal e camadas de isolamento do substrato de circuito 102 e colocadas entre o circuito de fonte de calor 120 e o circuito sensível ao calor 104-118.
Em outro aspecto, as TSVs condutoras termicamente 122 podem ser formadas em uma linha e a linha pode ser escalonada em relação a uma linha das TSVs isolantes termicamente 124.
Em outro aspecto, as TSVs isolantes termicamente 124 podem ser preenchidas com um de um grupo de materiais que consiste em: um dióxido de silício e um nitreto de silício.
Em um outro aspecto, o substrato de embalagem 208 pode ser uma substrato de conjunto de grade de esfera (BGA) de janela e o substrato de circuito 102 pode ligado por fio para interligar no substrato BGA de janela.
Em um outro aspecto, o circuito sensível ao calor 104 pode ser uma célula de memória de acesso aleatório dinâmico e o circuito de fonte de calor 120 pode ser pelo menos um do grupo constituído por: um circuito de amplificador de detecção, uma circuito de escrita de célula de memória, e um circuito de pré-carga de célula de memória.
Em outro aspecto, as TSVs condutoras termicamente 122 podem ser preenchidas com um de um grupo de materiais que consiste em: cobre, tungstênio, ouro, alumínio, prata, nitreto de boro e nitreto de alumínio.
Em outro aspecto, as TSVs condutoras termicamente 122 podem ajudar a impedir que o calor do circuito de fonte de calor 120 de afetar o funcionamento do circuito sensível ao calor 104-118.
Em uma outra modalidade, o método pode compreender a escolha de locais para uma pluralidade de vias de térmicas 122, 124 no lado de trás 202 do substrato de circuito 102 de modo que as vias térmicas não se estendem para um lado de topo 204 do substrato de circuito 102, não são ligadas a outro circuito no substrato de circuito 102, e são colocadas entre o circuito de fonte de calor 120 e um circuito sensível ao calor no 104-118 substrato de circuito 102. As vias térmicas 122, 124 são então formadas e cheias. A parte de trás 202 de um substrato de circuito 102 é acoplada eletricamente a um substrato de embalagem 208.
Em um outro aspecto, as vias térmicas são pelo menos uma do grupo consistindo de: vias condutoras termicamente 122 e vias isolantes termicamente 124.
Em um outro aspecto, o método pode ainda compreender anexar um difusor de calor 218 para o dispositivo semicondutor embalado 200. Porque o aparelho implementando a presente revelação é, em grande parte, composto por componentes eletrônicos e circuitos conhecidos dos especialistas na técnica, detalhes de circuito não serão explicados em qualquer extensão maior do que o considerado necessário, tal como ilustrado acima, para a compreensão e apreciação dos conceitos subjacentes da presente divulgação e de forma a não ofuscar ou distrair os ensinamentos da presente divulgação.
Embora a divulgação seja aqui descrita com referência a modalidades específicas, várias modificações e alterações podem ser feitas sem sair do âmbito da presente divulgação, como definidas nas reivindicações abaixo. Assim, a especificação e figuras são consideradas em uma forma ilustrativa e não restritiva, e destinam-se que todas essas modificações sejam incluídas dentro do âmbito da presente revelação. Quaisquer benefícios, vantagens e soluções para os problemas que estão descritos neste documento no que diz respeito a modalidades específicas não têm a intenção de serem interpretados como uma característica desejada, essencial ou crítica ou elemento de qualquer ou de todas as reivindicações.
Além disso, os termos "um" ou "uma", como aqui utilizados, são definidos como um ou mais de um. Além disso, a utilização de frases introdutórias como "pelo menos um" e "um ou mais" nas reivindicações, não deve ser interpretada como implicando que a introdução de um outro elemento de reivindicação pelos artigos indefinidos "um" ou "uma" limite qualquer reivindicação particular que contém tal elemento de reivindicação introduzido para divulgações contendo apenas um elemento desse tipo, mesmo quando a mesma reivindicação inclui as frases introdutórias "um ou mais" ou "pelo menos um" e artigos indefinidos, como "um" ou "uma". O mesmo vale para o uso de artigos definidos.
Salvo disposição em contrário, termos como "primeiro" e "segundo" são usados para distinguir arbitrariamente entre os elementos que tais termos descrevem. Assim, estes termos não se destinam necessariamente a indicar temporal ou outra de tais elementos.
Claims (9)
1. Dispositivo semicondutor (100) caracterizado pelo fato de que compreende: um circuito de fonte de calor (120); um circuito sensível ao calor (104-118); uma pluralidade de vias através de silício (TSVs) cegas condutoras termicamente (122) colocadas entre o circuito de fonte de calor e o circuito sensível ao calor, em que as TSVs: evitam calor a partir do circuito de fonte de calor de afetar a operação do circuito sensível ao calor, estendem-se apenas parcialmente através de um substrato de circuito (102) em que as TSVs são formadas, e não são conectadas a qualquer circuito ativo; uma pluralidade de TSVs isolantes termicamente (124) colocadas entre as TSVs cegas condutoras termicamente e o circuito sensível ao calor.
2. Dispositivo semicondutor, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende ainda: um dissipador de calor (218) acoplado à pluralidade de TSVs.
3. Dispositivo semicondutor, de acordo com a reivindicação 1, caracterizado pelo fato de que as TSVs cegas condutoras termicamente são formadas em uma linha e a linha é escalonada em relação a uma linha da TSVs isolantes termicamente.
4. Dispositivo semicondutor, de acordo com a reivindicação 1, caracterizado pelo fato de que as TSVs isolantes termicamente são formadas com um de um grupo de materiais que consiste em: um dióxido de silício, nitreto de silício, e um aerogel.
5. Dispositivo semicondutor, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende ainda: um substrato de conjunto de grade de esfera (BGA) de janela (208), em que o circuito de fonte de calor, o circuito sensível ao calor e as TSVs estão incluídos no substrato de circuito e um lado de topo do substrato de circuito está acoplado ao substrato BGA de janela.
6. Dispositivo semicondutor, de acordo com a reivindicação 1, caracterizado pelo fato de que o circuito sensível ao calor é uma célula de memória de acesso aleatório dinâmico e o circuito de fonte de calor é pelo menos um de um grupo que consiste em: um circuito amplificador de detecção, um circuito de escrita de célula de memória, e um circuito de pré-carga de célula de memória.
7. Dispositivo semicondutor, de acordo com a reivindicação 1, caracterizado pelo fato de que as TSVs cegas condutoras termicamente são formadas com um de um grupo de materiais que consiste em: cobre, tungstênio, ouro, alumínio, prata, nitreto de boro e nitreto de alumínio.
8. Dispositivo semicondutor, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende: o substrato de circuito que tem um lado de topo e um lado de trás, o substrato de circuito incluindo: um circuito de fonte de calor; um circuito sensível ao calor; um substrato de embalagem acoplado à parte de topo do substrato de circuito; uma pluralidade de vias através de silício condutoras termicamente (TSVs) formadas a partir do lado de trás do substrato de circuito para perto, mas 5não através do lado de topo do substrato de circuito, onde as TSVs não contatam circuito ativo interno ou externo ao substrato de circuito.
9. Dispositivo semicondutor, de acordo com a reivindicação 8, caracterizado pelo fato de que um topo das 10 TSVs condutoras termicamente está exposto em um dos lados do substrato de circuito, o dispositivo semicondutor compreendendo ainda: um difusor de calor acoplado ao topo das TSVs condutoras termicamente.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/485,886 US8680674B2 (en) | 2012-05-31 | 2012-05-31 | Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices |
| US13/485886 | 2012-05-31 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| BR102013013566A2 BR102013013566A2 (pt) | 2015-10-20 |
| BR102013013566A8 BR102013013566A8 (pt) | 2017-10-10 |
| BR102013013566B1 true BR102013013566B1 (pt) | 2021-04-20 |
Family
ID=49669203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BR102013013566-6A BR102013013566B1 (pt) | 2012-05-31 | 2013-05-31 | dispositivo semicondutor que usa vias através de silício cegas condutoras termicamente para a redução da exposição ao calor de dispositivos semicondutores sensíveis termicamente |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8680674B2 (pt) |
| JP (1) | JP6168686B2 (pt) |
| BR (1) | BR102013013566B1 (pt) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9093429B2 (en) | 2012-06-27 | 2015-07-28 | Freescale Semiconductor, Inc. | Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices |
| US10319660B2 (en) * | 2013-10-31 | 2019-06-11 | Nxp Usa, Inc. | Semiconductor device packages using a thermally enhanced conductive molding compound |
| JP2017503175A (ja) * | 2013-12-31 | 2017-01-26 | キヤノン ユー．エス． ライフ サイエンシズ， インコーポレイテッドＣａｎｏｎ Ｕ．Ｓ． Ｌｉｆｅ Ｓｃｉｅｎｃｅｓ， Ｉｎｃ． | 現場配置可能な小型フォーマットの迅速一次結果マイクロ流体システム |
| US9184112B1 (en) | 2014-12-17 | 2015-11-10 | International Business Machines Corporation | Cooling apparatus for an integrated circuit |
| US9472483B2 (en) | 2014-12-17 | 2016-10-18 | International Business Machines Corporation | Integrated circuit cooling apparatus |
| CN108010931B (zh) * | 2017-12-28 | 2021-03-30 | 苏州晶方半导体科技股份有限公司 | 一种光学指纹芯片的封装结构以及封装方法 |
| US11276470B2 (en) * | 2020-07-17 | 2022-03-15 | Micron Technology, Inc. | Bitline driver isolation from page buffer circuitry in memory device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661382A (ja) * | 1992-08-12 | 1994-03-04 | Matsushita Electric Ind Co Ltd | 半導体冷却装置 |
| JPH08222700A (ja) * | 1995-02-16 | 1996-08-30 | Nissan Motor Co Ltd | 半導体装置 |
| US6190943B1 (en) | 2000-06-08 | 2001-02-20 | United Test Center Inc. | Chip scale packaging method |
| TW497236B (en) | 2001-08-27 | 2002-08-01 | Chipmos Technologies Inc | A soc packaging process |
| JP3791459B2 (ja) * | 2002-05-27 | 2006-06-28 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US7129640B2 (en) * | 2003-06-03 | 2006-10-31 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Integrated circuit device for driving a laser diode with reduced heat transfer and method for fabricating the device |
| US7335972B2 (en) * | 2003-11-13 | 2008-02-26 | Sandia Corporation | Heterogeneously integrated microsystem-on-a-chip |
| JP4458906B2 (ja) * | 2004-04-05 | 2010-04-28 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4504798B2 (ja) * | 2004-12-16 | 2010-07-14 | パナソニック株式会社 | 多段構成半導体モジュール |
| US7339267B2 (en) | 2005-05-26 | 2008-03-04 | Freescale Semiconductor, Inc. | Semiconductor package and method for forming the same |
| US7446407B2 (en) * | 2005-08-31 | 2008-11-04 | Chipmos Technologies Inc. | Chip package structure |
| US7750459B2 (en) * | 2008-02-01 | 2010-07-06 | International Business Machines Corporation | Integrated module for data processing system |
| US7935571B2 (en) | 2008-11-25 | 2011-05-03 | Freescale Semiconductor, Inc. | Through substrate vias for back-side interconnections on very thin semiconductor wafers |
| US8604603B2 (en) * | 2009-02-20 | 2013-12-10 | The Hong Kong University Of Science And Technology | Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers |
| JP2011249430A (ja) * | 2010-05-24 | 2011-12-08 | Panasonic Corp | 半導体装置及び半導体装置の製造方法 |
-
2012
- 2012-05-31 US US13/485,886 patent/US8680674B2/en active Active
-
2013
- 2013-05-30 JP JP2013114003A patent/JP6168686B2/ja active Active
- 2013-05-31 BR BR102013013566-6A patent/BR102013013566B1/pt active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013251545A (ja) | 2013-12-12 |
| US20130320480A1 (en) | 2013-12-05 |
| US8680674B2 (en) | 2014-03-25 |
| BR102013013566A2 (pt) | 2015-10-20 |
| BR102013013566A8 (pt) | 2017-10-10 |
| JP6168686B2 (ja) | 2017-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BR102013013566B1 (pt) | dispositivo semicondutor que usa vias através de silício cegas condutoras termicamente para a redução da exposição ao calor de dispositivos semicondutores sensíveis termicamente | |
| JP6117787B2 (ja) | Ｉｃパッケージ内へのｄｒａｍ及びｓｏｃのパッケージング | |
| US7522421B2 (en) | Split core circuit module | |
| US9922962B2 (en) | Cooling system for 3D IC | |
| US8350389B2 (en) | Semiconductor device and information processing system including the same | |
| US8274847B2 (en) | Semiconductor system | |
| US20160086917A1 (en) | Multi-Stacked Structures of Semiconductor Packages | |
| BR112017024277B1 (pt) | Dispositivo de pacote sobre pacote (pop) compreendendo resfriador termoelétrico bidirecional | |
| US9858181B2 (en) | Memory module having different types of memory mounted together thereon, and information processing device having memory module mounted therein | |
| US7224059B2 (en) | Method and apparatus for thermo-electric cooling | |
| US11239133B2 (en) | Apparatus and method for dissipating heat in multiple semiconductor device modules | |
| JP2021517294A5 (pt) | ||
| JP2011023587A5 (pt) | ||
| WO2015130551A1 (en) | Heat dissipation for substrate assemblies | |
| US20190103290A1 (en) | Thermal vapor chamber arrangement | |
| KR20230047499A (ko) | 하이퍼칩 | |
| TW202131460A (zh) | 用以切斷熱串擾之散熱片切斷器及絕緣矽穿孔 | |
| US9093429B2 (en) | Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices | |
| KR20170066843A (ko) | 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법 | |
| JP2013251545A5 (pt) | ||
| CN110473846B (zh) | 与半导体装置一起使用的散热器 | |
| KR100236671B1 (ko) | 인쇄회로기판과 방열판을 구비하는 수직실장형 반도체 칩패키지 및 그를 포함하는 패키지 모듈 | |
| US11901349B2 (en) | Semiconductor packages and methods for forming the same | |
| KR100842472B1 (ko) | 칩 면적 축소를 위한 반도체 소자의 구조 및 제조 방법 | |
| Park et al. | Thermal and electrical performance for wafer level package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B03A | Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette] | ||
| B25A | Requested transfer of rights approved |
Owner name: NXP USA, INC. (US) |
|
| B06F | Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette] | ||
| B06U | Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette] | ||
| B07A | Application suspended after technical examination (opinion) [chapter 7.1 patent gazette] | ||
| B09A | Decision: intention to grant [chapter 9.1 patent gazette] | ||
| B16A | Patent or certificate of addition of invention granted [chapter 16.1 patent gazette] |
Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 31/05/2013, OBSERVADAS AS CONDICOES LEGAIS. |