JPH0661011A - チップ電子部品 - Google Patents

Abstract

(57)【要約】 【目的】 電極間寸法のばらつきを抑制して抵抗値の高
精度化を図ったチップ電子部品を提供する。 【構成】 本部品１０は、チップ素体１２と、このチッ
プ素体１２の同一表面（上面）１２ａ上の両端側にそれ
ぞれ形成した下地電極１３，１３と、この下地電極１３
に接続すると共に両下地電極１３，１３の対向縁１３ａ
が露出するようにチップ素体１２の両端部にそれぞれ形
成した端子電極１４，１４と、両下地電極１３，１３の
対向縁１３ａを被覆する絶縁膜１５とを有する。下地電
極１３，１３は、チップ素体１２の上面１２ａに形成さ
れるので、電極喰われ（電極の半田への拡散移行）が生
じ難くなり、下地電極間寸法のばらつきが抑制される。
これにより、抵抗値の高精度化を図れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、チップＮＴＣサーミス
タ，チップＰＴＣサーミスタ，チップバリスタ等のチッ
プ電子部品に関し、より詳しくは抵抗値の高精度化に関
する。

【０００２】

【従来の技術】この種のチップ電子部品は、プリント基
板に実装する際に、半田付けにより接続されるため、チ
ップ素体の両端部にその半田付けのための端子電極を形
成している。そして、その端子電極は、従来、電極ペー
ストの粘度管理，作業場の温度管理の下で、ディップ法
により形成されていた。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
ディップ法では、上述の管理を行っても図５中破線で示
すように、端子電極１が内側にだれて、電極間寸法Ｌ₁
の精度が悪くなり、チップ素体２の寸法のばらつきが更
に影響して、抵抗値（特性）にばらつきを生じていた。

【０００４】そこで、本発明は、上記事情に鑑みてなさ
れたものであり、電極間寸法のばらつきを抑制して抵抗
値の高精度化を図ったチップ電子部品を提供することを
目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に請求項１記載のチップ電子部品は、チップ素体と、こ
のチップ素体の少なくとも一面以上の同一表面上の両端
側にそれぞれ形成した下地電極と、この下地電極に接続
すると共に前記両下地電極の対向縁が露出するように前
記チップ素体の両端部にそれぞれ形成した端子電極とを
有することを特徴とするものである。

【０００６】また、請求項２記載のチップ電子部品は、
前記両下地電極の少なくとも対向縁部を、絶縁膜により
被覆したことを特徴とするものである。

【０００７】

【作用】上記構成のチップ電子部品の作用を説明する。

【０００８】請求項１記載のチップ電子部品によれば、
下地電極は、チップ素体の同一表面上に厚膜又は薄膜に
より形成しているので、電極だれが生じ難くなり、下地
電極間寸法のばらつきが抑制される。

【０００９】請求項２記載のチップ電子部品によれば、
プリント基板に当該部品を半田付けにより実装する際
に、絶縁膜は下地電極の少なくとも対向縁部を保護する
ので、下地電極の電極喰われ（電極の半田への拡散移
行）が防止され、抵抗値変動及びばらつきが抑制され
る。

【００１０】

【実施例】以下、本発明の実施例を図面を参照して詳述
する。

【００１１】図１は本発明のチップ電子部品の一実施例
を示す断面図、図２はその斜視図である。

【００１２】同図に示す本実施例のチップ電子部品１０
は、チップ素体１２と、このチップ素体１２の同一表面
（上面）１２ａ上の両端側にそれぞれ形成した下地電極
１３，１３と、チップ素体１２の両端部にそれぞれ形成
した端子電極１４，１４と、両下地電極１３，１３の対
向縁１３ａを被覆する絶縁膜１５とを有する例えばチッ
プサーミスタである。

【００１３】前記チップ素体１２は、直方体状を有する
例えば酸化マンガンＭｎＯ，酸化コバルトＣｏＯ，酸化
ニッケルＮｉＯ等を主成分とする焼結体からなる。な
お、形状は、円板状等でもよい。

【００１４】前記下地電極１３は、例えば金，銀又はニ
ッケルを含有する金属からなり、厚膜又は薄膜で形成さ
れる。厚膜の場合は、例えばスクリーン印刷により、薄
膜の場合は、例えば蒸着，スパッタリングにより形成さ
れる。

【００１５】前記端子電極１４は、例えば銀，パラジウ
ム合金，銅等からなり、ディップ法により厚膜で形成さ
れる。

【００１６】前記絶縁膜１５は、樹脂，ガラス等からな
り、例えばスクリーン印刷により形成される。

【００１７】次に、本実施例のチップ電子部品１０の一
製造方法を図３及び図４をも参照して説明する。

【００１８】まず、図３に示すように、焼結体であるチ
ップ素体１２を用意し、その上面１２ａの両端側にスク
リーン印刷により厚膜で下地電極１３，１３を形成し、
乾燥する。なお、下地電極１３を薄膜で形成した場合
は、下地電極１３，１３を形成した後、次工程に進む。

【００１９】次に、図４に示すように、下地電極１３に
接続すると共に、両下地電極１３，１３の対向縁１３ａ
が露出するようにチップ素体１２の両端部にそれぞれ端
子電極１４，１４をディップ法により厚膜で形成し、焼
付けを行う。

【００２０】次に、図１，図２に示すように、両下地電
極１３，１３の対向縁１３ａを被覆するように絶縁膜１
５をスクリーン印刷により形成する。なお、絶縁膜１５
は両下地電極１３，１３が露出している部分全体に形成
してもよい。このようにして本チップ電子部品１０が製
造される。

【００２１】このような上記実施例の効果を表１をも参
照して説明する。

【００２２】

【表１】

【００２３】表１は本実施例品及び従来品各々１０サン
プル（１ｋΩ品）について抵抗値の測定結果を示すもの
である。なお、従来品は端子電極１における電極間寸法
Ｌ₁が１．０ｍｍ、本実施例品は下地電極１３における
電極間寸法Ｌ₁₀が０．８ｍｍの場合について測定したも
のである。その結果、同表に示すように、標準偏差σ
は、従来品が２１．８４Ωであるのに対し、本実施例品
は９．７７Ωと約１／２以下の抵抗値のばらつきとな
り、Ｃ．Ｖ値は従来品が２．１６％であるのに対し、本
実施例品は０．９７％と約１／２以下になっていること
が分かる。

【００２４】従って、同表から明らかなように、下地電
極１３をチップ素体１２の同一表面（上面）１２ａ上に
形成して、下地電極１３の電極喰われ（電極の半田への
拡散移行）が生じ難くしているので、電極間寸法Ｌ₁₀の
ばらつきを抑制でき、抵抗値の高精度化を図ることがで
きる。更に下地電極１３をスクリーン印刷により形成し
ているため、抵抗値の高精度化をより図ることができ
る。また、従来と同程度の抵抗値の許容値であれば、歩
留り向上が図れる。

【００２５】また、下地電極１３は、チップ素体１２の
表面に形成しているので、レーザ等によるトリミングを
行い易く、電極の幅と電極間寸法のみで、膜厚は抵抗値
（特性）に影響しないため、温度等の諸条件を緩和でき
るので、下地電極１３を容易に形成でき、製造が容易と
なる。

【００２６】また、絶縁膜１５を設けて下地電極１３の
対向縁１３ａを保護しているので、プリント基板に当該
チップ電子部品１０を半田付けにより実装する際に、下
地電極１３の電極喰われによる抵抗値変動の発生を防止
できる。

【００２７】なお、本発明は、上記実施例に限定され
ず、種々に変形実施できる。

【００２８】

【発明の効果】以上詳述した請求項１記載の発明によれ
ば、下地電極をチップ素体の同一表面上に形成して、電
極だれを生じ難くしているので、電極間寸法のばらつき
を抑制して抵抗値の高精度化を図ったチップ電子部品を
提供することができる。

【００２９】請求項２記載の発明によれば、請求項１記
載の効果に加え、プリント基板に当該部品を半田付けに
より実装する際に、絶縁膜は下地電極の対向縁を保護す
るので、下地電極の電極喰われの発生を防止して、抵抗
値変動及び電極間寸法のばらつきを抑制できる。

【図面の簡単な説明】

【図１】本発明のチップ電子部品の一実施例を示す断面
図である。

【図２】本実施例の斜視図である。

【図３】本実施例の一製造方法を示す斜視図である。

【図４】本実施例の一製造方法を示す斜視図である。

【図５】従来のチップ電子部品の斜視図である。

【符号の説明】

１０ チップ電子部品 １２ チップ素体 １２ａ チップ素体の同一表面 １３ 下地電極 １３ａ 対向縁 １４ 端子電極 １５ 絶縁膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】 チップ素体と、このチップ素体の少なく
   とも一面以上の同一表面上の両端側にそれぞれ形成した
   下地電極と、この下地電極に接続すると共に前記両下地
   電極の対向縁が露出するように前記チップ素体の両端部
   にそれぞれ形成した端子電極とを有することを特徴とす
   るチップ電子部品。
2. 【請求項２】 前記両下地電極の少なくとも対向縁部
   を、絶縁膜により被覆したことを特徴とする請求項１記
   載のチップ電子部品。