JPH0660236A - データキャリア - Google Patents

データキャリア

Info

Publication number
JPH0660236A
JPH0660236A JP5031835A JP3183593A JPH0660236A JP H0660236 A JPH0660236 A JP H0660236A JP 5031835 A JP5031835 A JP 5031835A JP 3183593 A JP3183593 A JP 3183593A JP H0660236 A JPH0660236 A JP H0660236A
Authority
JP
Japan
Prior art keywords
information
data carrier
block
write
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5031835A
Other languages
English (en)
Other versions
JP3415869B2 (ja
Inventor
Steffen Drews
ドレヴィス シュテフェン
Wolfgang Tobergte
トバーグテ ヴォルフガング
Volker Timm
ティム ヴォルカー
Klaus Axer
アクサー クラウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV, Koninklijke Philips Electronics NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH0660236A publication Critical patent/JPH0660236A/ja
Application granted granted Critical
Publication of JP3415869B2 publication Critical patent/JP3415869B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/357—Cards having a plurality of specified features
    • G06Q20/3576—Multiple memory zones on card
    • G06Q20/35765—Access rights to memory zones

Landscapes

  • Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 読取及び書込が禁止されているメモリの領域
を柔軟に他に利用でき、不正な読取又は書込に対する防
護機能を高めたデータキャリアを提供する。 【構成】 メモリ５を複数のブロックに構成し、各ブロ
ックは書込を禁止したブロックを識別する書込禁止情報
用の第１メモリ位置、読取を禁止したブロックを識別す
る読取禁止情報用の第２メモリ位置、パスワード用の第
３メモリ位置、及びモードビット用の第４メモリ位置を
有し、禁止手段が、書込禁止情報により識別されたブロ
ックへの書込を禁止し、読取禁止情報により識別される
ブロックからの読取を禁止し、端末６からデータキャリ
ア１へ伝達されるパスワード情報と第３メモリ位置内の
パスワードとの比較を行い、モードビットと前記の比較
の結果との組合せ制御の下で、書込禁止情報により書込
が禁止されていないブロック内への書込を可能化あるい
は不可能化するように構成されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、端末とデータキャリア
との間でデータを交換するために端末に着脱自在に結合
し得る当該データキャリアに関するものであって、この
データキャリアは読取／書込メモリと、前記の端末によ
る前記のメモリからの読み取り及び前記のメモリ内への
書込の双方又はいずれか一方を禁止又は可能化するよう
に構成された禁止手段とを有している。本発明はまた、
そのようなデータキャリア内へ書き込むための方法にも
関連しており、且つそのようなデータキャリアに使用す
るための集積回路にも関連している。
【０００２】
【従来の技術】この種のデータキャリアは米国特許第3,
971,916 号から既知である。この引用した米国特許は、
禁止情報を記憶するための幾つかの可能性を記載してい
る。一つの可能性は、各使用に対してメモリが始めから
連続的にアドレスされ、完全なアドレスは２個の比較器
内で固定されたアドレスと比較され、前記固定されたア
ドレスは例えば禁止されたゾーンの始まりと終わりとを
表している。これらのアドレスはデータキャリアの製造
の間に先に固定される。比較器の代わりに、多数の禁止
アドレスを数える計数器を使用することもできる。数と
出発点、例えばアドレス零ともカードの製造の間に固定
される。所定のメモリ位置への重ね書きを禁止するもう
一つの可能性は、書込処理の間に付加的ビットが各メモ
リ位置に記憶されることにあり、前記のビットが関連す
るメモリ位置への重ね書きを禁止する。しかし、その場
合にはそうすることが望ましい場合にはこれらのメモリ
位置に重ね書きすることも可能である。かくして、この
既知のデータキャリアは非常に特殊の用途に特別に企図
されている。それ故に、各特定の応用に対して異なるデ
ータキャリアが設計されねばならない。
【０００３】米国特許第4,211,919 号はメモリ部分が三
つのゾーンに細分されているデータキャリアを記載して
いる。第１ゾーンは秘密であるデータを含んでおり、デ
ータキャリア内でのみ用いられ得て、且つ重ね書きされ
得ない。第２ゾーンは周囲から又は周囲へ書込及び読取
が自由にでき、所定の防護情報に依存して、このゾーン
内に書き込み及び読み取りするために、前もって正しい
パスワードを伝達することが必要である。このパスワー
ド情報がデータキャリアの第３ゾーンに記憶され、その
ゾーン内では書込はできないがもっぱら読取はできる。
個別のゾーンに対する制限アドレスも第３ゾーンに含ま
れ、データキャリアの初期化の後にはもはや修正できな
い。
【０００４】
【発明が解決しようとする課題】とりわけ、読取又は書
込を禁止されているメモリのゾーンが使用者による異な
る応用に柔軟に適用され得て、もし必要なら、後の段階
で修正され、禁制の読取又は書込に対して高度の防護が
なお保証される、前述の種類のデータキャリアを提案す
ることが、本発明の目的である。
【０００５】
【課題を解決するための手段】この目的は、前記のメモ
リは複数のブロックに構成され、各ブロックは複数のメ
モリ位置を有し、前記のメモリは書き込みが禁止された
ブロックを識別する書込禁止情報に対する第１メモリ位
置と、読み取りが禁止されたブロックを識別する読取禁
止情報に対する第２メモリ位置と、パスワードに対する
第３メモリ位置と、モードビットに対する第４メモリ位
置とを有しており、前記の禁止手段は、 - 前記の書込禁止情報により識別されたブロックへの書
き込みを禁止し、 - 前記の読取禁止情報により識別されたブロックからの
読み取りを禁止し、 - 前記の端末からデータキャリアへ伝達されるパスワー
ド情報と第３メモリ位置内のパスワードとの比較を行
い、 - モードビットと前記の比較の結果との組合せ制御の下
で、書込禁止情報により書き込みが禁止されていないブ
ロック内への書き込みを可能化あるいは不可能化する、
ように構成されている、本発明により達成される。
【０００６】読取及び書込を禁止されているメモリゾー
ンはかくしてメモリ自身に記憶されている情報によって
も決定される。個別のブロックへのメモリの細分と読取
と書込とに対する禁止情報が常に密着しているがメモリ
内に別々に記憶されると言う事実との結果として、パス
ワードと同時にデータキャリアの非常に柔軟な使用が可
能である。書込と読取とに対する禁止情報は、各ブロッ
クに対して予定された位置に別々に存在するビットの最
も単純な場合にあり得る。代わりに、例えば、禁止され
ていないブロックを確認するために、書込及び読取を禁
止されていないブロックの系列内の最初のブロックの番
号と系列内の最後のブロックの番号とを使用することも
できる。モードビットは、例えば書込がパスワード有り
で許容されるのか又はパスワード無しで許容されるかの
いずれかを調節するために働く。
【０００７】本発明によるデータキャリアの一実施例
は、前記の禁止手段が、 - モードビットが第１の値を有する場合に、前記のパス
ワード情報が第３メモリ位置内のパスワードと一致した
ことを条件として、書き込みを可能にし、 - モードビットが第２の値を有する場合に無条件で書き
込みを可能化する、ように構成されていることを特徴と
している。この方法においては、モードビットは、禁止
されていないブロックに書き込むためにパスワードが要
求されるか否かを示すために用いられる。モードビット
の第２値のためにパスワード情報が書込に対して必要無
く、且つ第１メモリ位置が書込防護されていない極端な
場合には、書込禁止情報が存在する可能性はその時重ね
書きされ得るので、データキャリアはでたらめに書き込
まれ且つ読み取られ得る。しかし、これはモードビット
が第１値の場合には不可能であり、その時読取のみが可
能であり、言い換えれば不禁止ブロックを形成する。し
かし、パスワードが既知の場合には、あらゆる禁止情報
の存在が前もって重ね書きされることからも、でたらめ
に書込及び読取が行われ得る。パスワードの認識無しで
読み取られ得るブロックの指示の修正も、パスワードの
認識により可能である。
【０００８】しかしながら、書込禁止情報自身を含んで
いるブロックへの重ね書きを禁止することも可能であ
る。その場合には重ね書きされ得るブロックと疑似読取
専用メモリを表すブロックとへの細分は、パスワードが
知られた場合でさえも、もはや修正され得ない。しか
し、不禁止ブロックにおける書込は、パスワードが知ら
れている場合のみ可能であり、読取を禁止されていない
ブロックはなおあらゆる場合に読み取れる。
【０００９】本発明によるデータキャリアの一実施例に
おいてはもっと柔軟な使用さえも提供され、その実施例
では前記の第１及び第２メモリ位置が互いに異なるブロ
ックにある。第１及び第２メモリ位置はそれぞれ第１ブ
ロック及び第２ブロック内に設けられ得る。パスワード
の認識無しの読取はその時第２ブロック内の第２メモリ
位置における読取禁止情報により決定されるブロックに
対して制限され、そこで、パスワードが知られている場
合には、メモリの完全な読取が、第２ブロック内の読取
禁止情報がそれに応じて重ね書きされることで可能であ
る。特に第１ブロックが重ね書きを禁止されている場合
には、パスワード無しの読取は、例えば重ね書きを禁止
されている個別のブロックに対して制限され得て、そこ
でパスワードが知られている場合には、書込を禁止され
ないブロック内で行われ得て、読取は全部のブロックで
行われ得る。この細分、又はその他の細分は、関連する
応用に依存して使用者により選択され得て、特殊の工程
を必要とせずに、正常な書込処理により調節され得る。
【００１０】パスワードに対する別の記憶位置が任意の
ブロック内に設けられ得る。これは原理的に現在のパス
ワードが知られている場合に現在のパスワードが新しい
パスワードによって重ね書きもされ得るからである。パ
スワードを含むブロックに重ね書きを禁止することによ
り重ね書きできるパスワードを離れる可能性は禁止され
得る。しかし、同時に書込禁止情報も重ね書きを禁止さ
れている場合にのみこれが意味をなす。それ故に、本発
明による方法の別の変形では、前記の第１、第３及び第
４メモリ位置が同じブロックにある。かくして、パスワ
ードのための第４メモリ位置とモードビットのための第
３メモリ位置とが第１ブロック内に設けられる。これが
他のブロックのもっと自由な使用を可能にする。
【００１１】本発明によるデータキャリアの一実施例
は、データキャリアが、ブロックアドレス及びブロック
内アドレスをメモリに供給するアドレス手段を有し、前
記の禁止手段が、 - メモリから書込禁止情報をロードする第１レジスタ
と、 - 前記アドレス手段及び第１レジスタに結合された入力
端子を有し、ブロックアドレスと第１レジスタの内容と
を受け、第１レジスタの内容をブロックアドレスと比較
し、これに応じて書き込みを禁止又は可能化する第１出
力信号を形成する第１比較器と、 - 伝達されたパスワード情報を第３メモリ位置内のパス
ワードと比較し、これに応じて第２出力信号を形成する
ように構成された第２比較器と、 - メモリからモードビットをロードし第３出力信号をそ
れから形成する第２レジスタと、 - 第１、第２及び第３出力信号を受け、これに応答して
メモリ内への書き込みを禁止及び可能化するように構成
された制御手段と、を具えたことを特徴としている。こ
の実施例は限られた手段のみを必要とし、種々の用途に
用いられ得るデータキャリアとなる。また、データキャ
リアへの書込要求の場合には、禁止情報が読取処理無し
に直接得られるから、そのような要求が認容され得るか
どうか、あるいは禁止されたブロックが関連しているか
どうかを端末へ非常に迅速に示され得る。
【００１２】モードビットの値が完全なパスワード情報
が書込処理の前に伝達されねばならないか否かを決定す
る。最初に、この情報がデータキャリアから前に読み取
られていなかった場合には、端末においてこれは簡単に
は知られない。本発明によるデータキャリアへの書込方
法においては、書込処理が、 - 端末とデータキャリアとの間の接触を達成する工程
と、 - 端末からデータキャリアにモード情報を伝達する工程
と、 - その後パスワード情報を伝達し、データキャリア内で
前記のモード情報をモードビットと比較する工程と、 - モード情報とモードビットとが不一致の場合で、モー
ドビットが第１の値を有し、モード情報が第２の値を有
する場合に書込処理が直ちに終了される工程と、 - モード情報とモードビットとが不一致の場合で、モー
ドビットが第２の値を有し、モード情報が他の値を有す
る場合に、伝達されたパスワード情報と第３メモリ位置
内のパスワードとの比較を無視する工程と、を具える。
予防策として端末は従ってモードビットの認識に無関係
に、正しいと想定されるパスワード情報を転送できる。
しかし、結合されたデータキャリアが読み取られたモー
ドビットの２進値に従って書き込むために完全なパスワ
ード情報を実際に必要としない場合には、読み取られた
モードビットの第２値の場合には、転送されたパスワー
ド情報に無関係に、不禁止ブロック内で書込が好適に行
われる。それ故に、端末により転送されたパスワード情
報はデータキャリアにより考慮されず、別の処理がパス
ワード情報が転送されなかったかのように実行される。
この処理はパスワード情報と共に転送されたモード情報
がモードビットと比較されることで直接に制御され得
る。
【００１３】この比較の間に４個の異なる組み合わせが
起こり得る。モード情報が記憶されたモードビットと一
致する限りにおいては、問題にはならない。しかし、そ
うでない場合には、比較は更に明瞭な定義処理を始めね
ばならない。データキャリアのメモリにおける、書込処
理の始まりにおいて、なるべく最初にモード情報がデー
タキャリアへ転送され、そこでそれがモードビットと比
較されて、不一致の場合で、モードビットが「１」２進
値を有しモード情報が他の２進値を有する場合には、デ
ータキャリア内の次に転送されるパスワード情報が評価
されないことを保証し、モードビットが他の２進値を有
しモード情報が「１」の２進値を有する場合には、書込
処理が直接中断される。後者の場合には最初に解決でき
ない不一致が現れ、明瞭な反応が起こり、書込処理を中
断することが可能であり、そこでは例えば最初の結合に
際してのように、データキャリア内に読取を禁止されて
いないブロックが端末へ転送されるように循環的に反復
する方法で読み取られる。
【００１４】正しくないパスワードが転送された場合に
は同様の不一致が起こる。それ故、本発明による方法の
別の実施例は、モードビットが第１値を有し且つモード
情報が第１値を有する場合で、パスワードとパスワード
情報との不一致の場合には、書込処理が直ちに中断され
る。書込処理が中断された場合にはデータキャリアは再
び読取状態へ入り、端末へ情報を急送する。
【００１５】端末へのデータキャリアの結合の後に、ダ
ータキャリアが用いられる場合は、それらの間のデータ
の交換が異なる方法で開始できる。本発明によるデータ
キャリアの読取方法の魅力的な実施例は、 - 端末とデータキャリアとの間を接触させる工程と、 - その際、読み取りが禁止されていないブロックの内容
をデータキャリアに読み取らせる工程と、 - これらブロックの内容を繰り返し端末に伝達し、各ブ
ロックの内容の伝達後に休止（ポーズ）を導入する工程
と、 - 端末がメモリ内に書き込むための書込データを有して
いる場合に、端末により前記休止中に書込要求信号をデ
ータキャリアに伝達させる工程と、 - データキャリアが書込要求信号を受けると、データキ
ャリアがブロックの内容の伝達を終了するようにする工
程と、を具えている。休止の間に、端末は、データキャ
リア内へ書き込まれるべきデータの存在に際して、デー
タキャリアへ予定された書込要求信号を転送し、それが
読取と端末へのデータキャリアからの転送処理とを終了
させ、且つそれが書き込まれるべきデータの受信のため
にデータキャリアを準備する。この方法においては、デ
ータキャリアと端末との間の指令の前の交換を必要とせ
ずに、活動が直接開始され、それから端末が最初に、例
えばデータキャリアをチェックでき且つ所定の次の書込
処理が試験結果とデータキャリアの別の内容とに依存し
て選択され得るので、データキャリアの読取と端末への
転送とが最も重要な処理である。間隔が読み取られた各
ブロックの後に挿入されているので、この書込処理は任
意のブロックの読取の後に開始され得て、それで読取の
間に待ち期間は生じない。
【００１６】読取は一般に順次に行われるので、本発明
による方法の別の変形においては、第２メモリ位置に読
取を禁止されない最初のブロックの番号と読取を禁止さ
れない最後のブロックの番号とが記憶され、それらのブ
ロックと中間のブロックとが読取処理中に読み取られ
る。この方法においては容易に読み取られ得る一般に複
数のブロックの密着する部分が得られるので、これはブ
ロックが読取を禁止されているかどうかをチェックする
ために、限られた制御手段を必要とするのみである。
【００１７】どのブロックが読み取られ得て殿ブロック
が重ね書きされ得るか、及びそれをするために完全なパ
スワードが必要かどうかを既に読取中に決定するため
に、本発明による方法の別の変形においては、最初に完
全な書込禁止情報または完全な読取禁止情報と同時にモ
ードビットが書込処理と読取処理とに先立ってメモリか
ら読み取られる。その結果、特にデータキャリア上の書
込要求の場合には、禁止情報が読取処理無しに直接得る
ことができるので、そのような要求が認容されるかどう
か、あるいは禁止ブロックが関係しているかどうかを端
末へ非常に迅速に知らせることができる。
【００１８】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
【００１９】図１を参照して、ワイヤレス・データ送信
のためのデータキャリア１はデータのみでなくエネルギ
ーもデータキャリア１へそれを介して送信されるコイル
２を具えている。コイル２はインタフェース回路３へ接
続され、インタフェース回路が受け取られたエネルギー
から要素３及び４のための供給電圧を抽出し、アクセス
制御システム４へ供給するために受け取られたデータを
再構成し、且つまたそれによってコイル２へ供給するた
めに読み取られたデータを受け取る。キャリア上のデー
タを変調する方法及びコイル２と端末６のコイル７との
間のデータの伝達の方法は本質的に既知であり、且つそ
れらは本発明の正しい理解のために重要ではないので、
ここでは詳述しない。コイル７は端末６内の変調器９に
より駆動され且つ復調器８へ受信されたあらゆるデータ
を伝達する。受信されたデータを処理するため、及び伝
達されるべきデータを発生するための端末６の別の要素
はつずれも図示されていない。
【００２０】データキャリア１内のアクセス制御システ
ム４がメモリ５からのデータの読取と同時にそこへのデ
ータの書込を制御する。アクセス制御システム４の幾つ
かの本質的要素とそれらの相互接続とが図２に示されて
おり、且つ以下に詳細に説明しよう。二重線は特にデー
タとアドレスとがビット並列方法でそれを介して伝達さ
れる接続を示している。
【００２１】図２にも示され且つ図１に示されたメモリ
５に本質的に一致しているメモリ10がアドレス装置14に
より制御される。メモリ10内のメモリ位置のブロックが
選択されるマルチビット接続線15を介してと同時に、選
択されたブロック内でマルチビットデータワードに対す
るメモリ位置を選択するマルチビット接続線17を介して
制御が行われる。読み取られあるいは書き込まれるべき
データワードは、接続線11を介して、制御装置12によっ
て本質的に交換される。
【００２２】制御装置12はデータの交換のために図１の
インタフェース回路３と通信する。制御装置12により受
信されたデータが、例えば次に書き込まれるべきデータ
に対するアドレスを表現する場合には、接続線13を介し
てこのデータがアドレス装置14へ印加され、適当な制御
信号が導線33を介して伝達される。次に書き込まれるべ
きデータが到達した場合には、制御装置12は接続線11を
介してメモリ10のデータ入力端子へ書き込まれるべきデ
ータを印加し、且つ書込可能化信号が導線27を介して到
達した場合のみ、導線31を介してメモリ10へ書込信号を
も印加する。
【００２３】導線27上にこの可能化信号を発生するため
に、メモリ10から少なくとも所定のブロックを読み取る
ことが最初に必要である。これらのブロック内の情報の
配置は以下に詳細に説明されるであろう。この点におい
て、これらのブロックがパスワード、モードビットと同
時に書込及び読取に対する禁止情報を含むことが単に注
意されるべきである。
【００２４】この情報は相継いで接続線11上に現れる。
パスワードは導線35を介して制御装置12の制御の下に比
較器20のレジスタ内へ書き込まれ、モードビットがレジ
スタ22へ導線11a を介して相当するビット導線からの接
続線11から分岐され、且つ書込と読取とに対する禁止情
報が、情報が記憶されるレジスタ16へ印加される。
【００２５】記憶された禁止情報が比較器18へ接続線19
を介して印加され、比較器がこの禁止情報をアドレス装
置14により供給される接続線15上のブロックアドレスと
比較する。関連するブロックが書込を禁止されていない
場合には、比較器18が導線29上に信号を発生し、その信
号が AND素子26の一方の入力端子へ印加される。レジス
タ22内に記憶されたモードビットの値がメモリ内に書込
を可能化するために完全なパスワードが供給される必要
がないことを示す場合には、レジスタ22が導線23上へ信
号を出力し、その信号が AND素子26の他方の入力端子
へ、OR素子24と導線25とを介して到達するので、可能化
信号が導線27上に現れる。しかしながら、モードビット
が他の２進値を有する場合には、書込に先立って正しい
パスワード情報がデータキャリアへ、且つそれ故に制御
装置12へ印加されねばならず、それから制御装置12が比
較器20へ接続線11を介してパスワード情報を印加し、比
較器内でパスワード情報がレジスタ内に記憶されたパス
ワードと比較される。一致した場合には、出力端子21が
信号を出力し、その信号が AND素子26の他方の入力端子
へ、OR素子24と導線25とを介して印加され、かくして導
線27上に可能化信号を発生する。好適には、パスワード
情報は端末へのデータキャリアの結合の後に一回だけ印
加され、比較器により作り出された比較結果は、例えば
複数のブロックに対する書込処理が完了するまで、又は
データキャリアが端末から再び取り除かれるまで記憶さ
れているので、連続信号が導線21上に存在する。
【００２６】この例においては読取禁止情報は読み取り
を可能化された最初のブロックと最後のブロックとの指
示から成っている。接続線19を介して、この情報は比較
器18へ印加され、且つアドレス装置14により発生したブ
ロックアドレスが読み取りを可能化されたこの領域の外
側に置かれた場合には、アドレス装置が読み取りを可能
化された最初のブロックに到達するまで進められる。そ
れから、このブロックと次のブロックとが、読み取りを
可能化された最後のブロックに到達するまで、接続線11
と制御装置とを介して順次に読み取られ且つ出力され
る。
【００２７】制御装置はマイクロプロセッサから構成さ
れてもよい。その場合には、図２に示されたその他の要
素が好適にマイクロプロセッサに含まれて、単純な構造
となる。幾つかの要素、例えば比較器はその時一つだけ
存在すればよく、それで異なる機能に対するそれらの多
重使用がプログラムによって可能化される。
【００２８】図３は図２のメモリ10の論理構造を示して
いる。メモリの全体アドレス空間は多数のブロックB0〜
Bnに細分されており、今後単純化のために８個のブロッ
クが想定される。これらのブロックは図２の接続線15を
介してアドレスされる。
【００２９】各ブロックは例えば８ビットを具えている
それぞれのデータワードに対して多数のメモリ位置を含
んでいる。この例では、15メモリ位置がブロック当たり
に設けられ、前記の位置は図２の接続線17を介してアド
レスされる。
【００３０】最初に、ブロックB0は幾つかのメモリ位置
を占有するパスワードPWと、次のメモリ位置にモードビ
ットMBと、且つ続くメモリ位置に書込禁止情報BWP を含
んでいる。各ブロックに対して、メモリワードBWP の８
ビットが８ブロックの一つを毎回明瞭に割り当てられ得
るので、この禁止情報は所定のビットを要求する。ビッ
トが例えば２進値「１」を有する場合に、関連するブロ
ックは書き込みを禁止される。ビットはブロックB0にも
割当られるから、このブロックも禁止され得るので、パ
スワードとモードビットがもはや修正され得ないのみで
なく、書き込み得るブロックと書き込みを防止されたブ
ロックとへの全部のメモリの細分が共に修正され得な
い。書き込みを防止されたブロックはかくして実質的に
読取専用メモリとなり、且つそれらの瞬時の内容は疑似
凍結される。ブロックB0の別のメモリ位置は関連する応
用に依存して任意の目的に使用され得る。
【００３１】ブロックB1の最後の２個のメモリ位置は、
データキャリアの環境に対して、どのブロックが読み取
りを禁止されているかを示す情報を記憶している。最後
の一つ前のメモリ位置の部分BFに最初の読取可能なブロ
ックを示すブロック番号が指定されており、且つ最後の
メモリ位置の部分BLに最後の読取可能なブロックの番号
が指定されていることによりこれが実現される。更に最
後の一つ前のメモリ位置においてブロックB1が付加的に
読み取られるべきか否かを示す。
【００３２】読取可能なブロックが密着するか又は連続
すると言う事実は、個々のブロックが重ね書きを禁止さ
れる前には、個々のブロックへ書き込まれるべき情報の
割当は、書き込みの間にでたらめに最初に選択され得る
ので、実際には制限を意味しない。従って、ブロックの
読取可能なゾーンは書込禁止ブロック又は書込禁止され
ていないブロックの任意の組み合わせを含んでもよい。
【００３３】ほとんどの場合には、ブロックB0内のメモ
リワードBWP の関連するビットが、内容に無関係に評価
されないことで、ブロックB1は重ね書きを好適に禁止さ
れない。ブロックB1が書き込みを防止されていない場合
には、パスワードPWの認識無しではブロックB1の最後の
２個のメモリ位置の内容によって指示されたブロックを
読み取ることのみが可能であり、しかし、パスワードPW
が既知の場合には、これらの内容が重ね書きされ得るの
でその時全部のブロックが読み取られ得る。しかしなが
ら、ブロックB0とb1とが双方とも重ね書きを防止されて
いる場合には、ブロックBF及びBL又はB1の間のゾーンの
外側に置かれたブロックの内容は、データキャリアの外
側からは決して再び読み取られ得ない。
【００３４】パスワードPWのためのメモリ位置、モード
ビットMBと同時に禁止情報BWP 及びBFとBLとB1の位置
は、明らかに図２内の制御装置12内に記憶されねばなら
ない。その他のメモリ位置及びその他のブロックは使用
者により任意に使用され得る。
【００３５】図１のデータキャリア１が端末６へ結合さ
れた場合には、アクセス制御システム４、すなわち図２
の制御装置12が、最初に読取状態へデータキャリアを設
定する。データキャリア１から端末６へ伝達される情報
の時間系列はその時図４に示されたごとくである。
【００３６】端末へのデータキャリアの結合の後に、最
初に供給電圧がデータキャリア内に確立され、且つ最初
の時間間隔Ｒの間に全回路が初期状態へリセットされ
る。更に、ブロックB0とB1との禁止情報が最初に読み取
られる。続いて、ブロックB1の内容が読み取られ、この
ブロック内のビットB1が適当な値を有することが想定さ
れる。続いて、ブロックB1内に示されたブロックBF, BF
+1の内容が読み取られ、最後のブロックBLまで続けられ
る。その後、読取処理がブロックB1その他について循環
的に再来する。読取防止をされていない場合には、ブロ
ックB1が常に最初に伝達されるので、端末においては最
後の２個のメモリ位置の情報に基づいて、どのブロック
が続いて伝達されるべきかが直接知られる。
【００３７】毎回１ブロックの内容の伝達の間には、そ
の間端末がどのデータがそこに書き込まれるべきかをデ
ータキャリアに知らせることができる期間Ｃが挿入され
る。これは、例えば毎回１ブロックの伝達の終わりの後
に同時に所定の位置で所定の数のパルスの伝達によって
実現される。パルスが伝達されない場合には、循環的読
取処理が続けられる。しかし、規定されたパルスが間隔
Ｃの間に到着する場合には、データキャリアは読取処理
を終了し且つ続いて端末からの情報を待つ。
【００３８】図５は、データキャリアにおける情報の書
込の間の情報系列を示している。行ａ）は、所定のブロ
ックの個別のメモリ位置において書込が行われる場合の
情報系列を示しており、行ｂ）は、完全なブロックの書
込のための情報系列を示している。
【００３９】行ａ）に対しては、伝達処理に続いて、次
の第１期間Ｃの間にパルスが書込状態にデータキャリア
を設定するために伝達されてしまうことが想定される。
続いて、端末がデータキャリアへモード情報MIを伝達
し、その情報はこの場合には単一のビットのみから構成
されることを想定される。このモード情報はデータキャ
リアにおいてモードビットMBと比較される。これらの二
つの値が一致しない場合には、これらの二つの値に依存
して、二つの異なる不一致状態が起こる。
【００４０】（ａ）モードビットMBが２進値「１」を有
するので、データキャリアが書込処理を実行するために
正しいパスワード情報を要求し、モード情報MBが端末へ
パスワードが伝達されないことを意味する２進値「０」
を有する場合には、正しい書込処理が実行され得ないこ
とがその時直接に認識され得るので、データキャリアは
直ちに書込処理を中断し、読取状態に入る。従って不必
要な時間損失が回避される。
【００４１】（ｂ）モードビットMBが、パスワード情報
無しに書込が可能であることを意味する２進値「０」を
有し、モード情報MIが、続いてパスワード情報がデータ
キャリアへ伝達されるだろうことを意味する２進値
「１」を有する場合には、データキャリアはこのパスワ
ード情報を無視し、いつものように次の情報により書込
処理を実行する。その結果、パスワード情報の不必要な
伝達を無視して、この不一致状態においては時間の不必
要な損失が再び回避される。
【００４２】モード情報MIに続いて、もし２進値「１」
を有する場合には、パスワード情報PIが伝達される。モ
ードビットMBが２進値「１」を有する場合には、パスワ
ード情報がデータキャリア内のパスワードPWと比較さ
れ、一致の場合には別の書込処理が可能化される。
【００４３】続いて、書込がブロックの単一メモリ位置
において行われるべきか全メモリ位置において行われる
べきかを指示する指標ビットＡを伝達される。行ａ）に
対しては個別のメモリ位置が書き込まれるべきであるこ
とが規定されるから、続いてブロックアドレスBAが伝達
され、それからメモリ位置アドレスSAが伝達され、その
後書き込まれるべきデータワードＤがビット様式で伝達
される。これは、データキャリアがアドレスとデータワ
ードとが正しく受け取られたかどうかをチェックできる
ように防護ビットＳ、例えばパリティビットにより追従
される。続いて伝達無しの時間間隔があり、その間に伝
達されたデータワードがデータキャリアのメモリ内へ書
き込まれる。
【００４４】この時間間隔は試験間隔Ｃにより追従さ
れ、その間に正しいパルスの伝達により、データキャリ
アが書込状態のままであるべきか、読取状態に入るべき
かを決定することができる。パルスが伝達されない場合
には、データキャリアは読取状態に入り、その状態では
最初にプログラムされた最後のデータブロックが読み取
られ、図４に示された図面に従った読取により追従され
る。しかし、その時データキャリアは最後のプログラム
されたブロックの読取の直後に再び書込状態へ切り換え
られ得るので、書込と書き込まれたデータの直接次の試
験とが連続して多数回可能である。
【００４５】行ｂ）に対しては全ブロックのメモリ位置
が引き続いて書き込まれなくてはならないことが想定さ
れる。モード情報MIの試験と、場合によってはパスワー
ド情報PIとの試験に続いて、指標ビットＡが異なる値に
より伝達され、メモリ位置が引き続いて書き込まれるべ
きブロックを指示するためのブロックアドレスBAにより
追従され、最初のメモリ位置に対するデータワードＤに
より追従され、防護情報Ｓにより追従される。このデー
タワードをデータキャリアのメモリ内へ書き込むための
時間間隔は、試験間隔Ｃにより追従され、その間にデー
タキャリアが読取状態へ再び切り換えられ得る。正常な
場合に書込処理を継続するために、書込状態へデータキ
ャリアを設定するためのパルスがこの時間間隔の間に再
び伝達され、この場合にはアドレスが再び伝達される必
要がない最初にアドレスされたブロックの第２のメモリ
位置に対するデータワードＤによって直接に継承され
る。これは防護情報Ｓとデータワードを書き込むための
時間間隔とにより追従され、このブロックの全部のデー
タワードが伝達され、且つ書き込まれてしまうまで続
く。
【００４６】ブロックアドレスBAが書込処理の間、言い
換えれば行ａ）に従った個別のメモリワードの書込の間
と同時に行ｂ）に従った全ブロックの書込の間に、重ね
書きを禁止されているブロックをアドレスした場合に
は、データキャリアは直ちに書込処理を中断し、読取状
態に入り、その状態では読取を禁止されていないブロッ
クが、毎回中間試験間隔Ｃと共に順次に伝達される。同
様に、防護情報に基づいて、アドレス又はデータワード
が不正確に受け取られてしまったことが決定された場合
には、データキャリアは直接読取状態に入る。かくし
て、すべての情報に応答して明確な処理がすべての状態
で行われ、特に端末がすぐさま適切に反応できるように
する。端末は特に、正しい処理の場合にはデータキャリ
アそれ自身がデータを伝達するかどうかを決定するよう
に、データキャリアがメモリ位置内へデータワードを書
き込む時間間隔を監視できる。この場合には、書込処理
が中断され、且つ伝達されたデータワードが書き込まれ
なかったことを端末は知らされる。次の試験間隔Ｃの間
の適当なパルスを介して、その時端末は毎回、伝達が継
続されるべきかどうか、例えば書込のためのデータワー
ドの伝達が反復されるべきかどうか、あるいはデータキ
ャリアからの全ブロックの完全な読取が待たれるべきか
どうかを、最初に決定できる。
【図面の簡単な説明】
【図１】データキャリアと端末との間のワイヤレス結合
を最も重要な素子と一緒に図式的に示している。
【図２】データキャリアにおけるアクセス制御システム
の構造をブロック線図の形で示している。
【図３】ブロックの形態でメモリ内容の構成と最初の２
ブロックの所定のメモリ位置の割当とを示している。
【図４】データキャリアから読み取る間の情報系列を図
式的に示している。
【図５】データキャリア内に書き込む間の情報系列を示
しており、ａ）は所定のブロックのメモリ位置において
書込が行われる場合の情報系列を示し、ｂ）は完全なブ
ロックの書込のための情報系列を示している。
【符号の説明】
１ データキャリア ２ コイル ３ インタフェース回路 ４ アクセス制御システム ５ メモリ ６ 端末 ７ コイル ８ 復調器 ９ 変調器 10 メモリ 11 接続線 11a 導線 12 制御装置 13 接続線 14 アドレス装置 15 マルチビット接続線 16 レジスタ 17 マルチビット接続線 18 比較器 19 接続線 20 比較器 21 出力端子 22 レジスタ 23 導線 24 OR素子 25 導線 26 AND 素子 27, 29, 31, 33, 35 導線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｋ 17/00 Ｆ 7459−5Ｌ Ｇ１１Ｃ 5/00 Ｂ 6741−5Ｌ (72)発明者 ヴォルフガング トバーグテ ドイツ連邦共和国 2083 ハルシュテンベ ク ジーベンタンネルヴェーク 55 (72)発明者 ヴォルカー ティム ドイツ連邦共和国 2080 ピンネベルク ペスタロッツィーシュトラーセ 64 (72)発明者 クラウス アクサー ドイツ連邦共和国 2400 リュベック テ ィルキスヴェーク ２

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 端末とデータキャリアとの間でデータを
    交換するために端末に着脱自在に結合し得る当該データ
    キャリアであって、このデータキャリアは読取／書込メ
    モリと、前記の端末による前記のメモリからの読み取り
    及び前記のメモリ内への書込の双方又はいずれか一方を
    禁止又は可能化するように構成された禁止手段とを有し
    ているデータキャリアにおいて、 前記のメモリは複数のブロックに構成され、各ブロック
    は複数のメモリ位置を有し、前記のメモリは書き込みが
    禁止されたブロックを識別する書込禁止情報に対する第
    １メモリ位置と、読み取りが禁止されたブロックを識別
    する読取禁止情報に対する第２メモリ位置と、パスワー
    ドに対する第３メモリ位置と、モードビットに対する第
    ４メモリ位置とを有しており、前記の禁止手段は、 - 前記の書込禁止情報により識別されたブロックへの書
    き込みを禁止し、 - 前記の読取禁止情報により識別されたブロックからの
    読み取りを禁止し、 - 前記の端末からデータキャリアへ伝達されるパスワー
    ド情報と第３メモリ位置内のパスワードとの比較を行
    い、 - モードビットと前記の比較の結果との組合せ制御の下
    で、書込禁止情報により書き込みが禁止されていないブ
    ロック内への書き込みを可能化あるいは不可能化する、
    ように構成されていることを特徴とするデータキャリ
    ア。
  2. 【請求項２】 前記の禁止手段は、 - モードビットが第１の値を有する場合に、前記のパス
    ワード情報が第３メモリ位置内のパスワードと一致した
    ことを条件として、書き込みを可能にし、 - モードビットが第２の値を有する場合に無条件で書き
    込みを可能化する、ように構成されていることを特徴と
    する請求項１に記載のデータキャリア。
  3. 【請求項３】 前記の第１及び第２メモリ位置が互いに
    異なるブロックにあることを特徴とする請求項１又は２
    に記載のデータキャリア。
  4. 【請求項４】 前記の第１、第３及び第４メモリ位置が
    同じブロックにあることを特徴とする請求項１〜３のう
    ちいずれか一項に記載のデータキャリア。
  5. 【請求項５】 データキャリアが、ブロックアドレス及
    びブロック内アドレスをメモリに供給するアドレス手段
    を有し、前記の禁止手段が、 - メモリから書込禁止情報をロードする第１レジスタ
    と、 - 前記アドレス手段及び第１レジスタに結合された入力
    端子を有し、ブロックアドレスと第１レジスタの内容と
    を受け、第１レジスタの内容をブロックアドレスと比較
    し、これに応じて書き込みを禁止又は可能化する第１出
    力信号を形成する第１比較器と、 - 伝達されたパスワード情報を第３メモリ位置内のパス
    ワードと比較し、これに応じて第２出力信号を形成する
    ように構成された第２比較器と、 - メモリからモードビットをロードし第３出力信号をそ
    れから形成する第２レジスタと、 - 第１、第２及び第３出力信号を受け、これに応答して
    メモリ内への書き込みを禁止及び可能化するように構成
    された制御手段と、を具えたことを特徴とする請求項１
    〜４項のうちいずれか一項に記載のデータキャリア。
  6. 【請求項６】 データキャリアが、 - モード情報を端末から受け、 - このモード情報をモードビットと比較し、 - モード情報とモードビットとが不一致の場合で、モー
    ドビットが第１の値を有し、モード情報が第２の値を有
    する場合に、いかなる書込処理をも直ちに終了させ、 - モード情報とモードビットとが不一致の場合で、モー
    ドビットが第２の値を有し、モード情報が他の値を有す
    る場合に、パスワード情報を無視する、制御手段を具え
    ていることを特徴とする請求項２に記載のデータキャリ
    ア。
  7. 【請求項７】 請求項１〜６のうちのいずれか一項に記
    載のデータキャリアに用いるのに適しており、読取／書
    込メモリ及び禁止手段を有していることを特徴とする集
    積回路。
  8. 【請求項８】 請求項１に記載のデータキャリアにデー
    タを書き込むに当たり、書込処理が、 - 端末とデータキャリアとの間の接触を達成する工程
    と、 - 端末からデータキャリアにモード情報を伝達する工程
    と、 - その後パスワード情報を伝達し、データキャリア内で
    前記のモード情報をモードビットと比較する工程と、 - モード情報とモードビットとが不一致の場合で、モー
    ドビットが第１の値を有し、モード情報が第２の値を有
    する場合に書込処理が直ちに終了される工程と、 - モード情報とモードビットとが不一致の場合で、モー
    ドビットが第２の値を有し、モード情報が他の値を有す
    る場合に、伝達されたパスワード情報と第３メモリ位置
    内のパスワードとの比較を無視する工程と、を具えるこ
    とを特徴とするデータ書込方法。
  9. 【請求項９】 モードビットが第１の値を有し、モード
    情報が第１の値を有する場合で、パスワードとパスワー
    ド情報とが不一致である場合に、書込処理を直ちに終了
    させることを特徴とする請求項８に記載のデータ書込方
    法。
  10. 【請求項１０】 請求項１に記載のデータキャリア内に
    データを書き込むに当たり、 - 端末とデータキャリアとの間を接触させる工程と、 - その際、読み取りが禁止されていないブロックの内容
    をデータキャリアに読み取らせる工程と、 - これらブロックの内容を繰り返し端末に伝達し、各ブ
    ロックの内容の伝達後に休止を導入する工程と、 - 端末がメモリ内に書き込むための書込データを有して
    いる場合に、端末により前記休止中に書込要求信号をデ
    ータキャリアに伝達させる工程と、 - データキャリアが書込要求信号を受けると、データキ
    ャリアがブロックの内容の伝達を終了するようにする工
    程と、を具えることを特徴とするデータ書込方法。
JP03183593A 1992-02-22 1993-02-22 端末−データキャリア間のデータ交換装置 Expired - Fee Related JP3415869B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4205567:9 1992-02-22
DE4205567A DE4205567A1 (de) 1992-02-22 1992-02-22 Verfahren zum steuern des zugriffs auf einen speicher sowie anordnung zur durchfuehrung des verfahrens

Publications (2)

Publication Number Publication Date
JPH0660236A true JPH0660236A (ja) 1994-03-04
JP3415869B2 JP3415869B2 (ja) 2003-06-09

Family

ID=6452418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03183593A Expired - Fee Related JP3415869B2 (ja) 1992-02-22 1993-02-22 端末−データキャリア間のデータ交換装置

Country Status (4)

Country Link
US (1) US5467081A (ja)
EP (1) EP0558132B1 (ja)
JP (1) JP3415869B2 (ja)
DE (2) DE4205567A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998032097A1 (fr) * 1997-01-21 1998-07-23 Rohm Co., Ltd. Carte a circuit integre sans contact
JP2009042927A (ja) * 2007-08-07 2009-02-26 Toppan Forms Co Ltd 情報記憶装置および情報管理システム
JP2009190261A (ja) * 2008-02-14 2009-08-27 Seiko Epson Corp 印刷装置管理システム、印刷装置管理方法および印刷装置管理プログラム
JP2013137744A (ja) * 2011-12-02 2013-07-11 Toshiba Corp 半導体記憶装置

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420257B2 (ja) * 1992-03-12 2003-06-23 キヤノン株式会社 再生装置
DE4341887C2 (de) * 1993-12-08 1996-12-19 Siemens Ag Verfahren zum Verhindern einer unberechtigten Datenänderung bei einer Vorrichtung mit einem nichtflüchtigen Speicher
DE4411435A1 (de) * 1994-03-31 1995-10-05 Bayerische Motoren Werke Ag Verfahren zum Steuern der Benutzung eines Kraftfahrzeugs mit Hilfe eines aus zwei Teilen bestehenden Codesignals
JPH0823424A (ja) * 1994-07-11 1996-01-23 Canon Inc ファクシミリ装置
FR2730330B1 (fr) * 1995-02-02 1997-04-18 Cohen Solal Bernard Simon Systeme d'information universel interactif par appareil et carte multi-services
EP0776577A4 (en) * 1995-03-13 1999-02-24 Motorola Inc RADIO FREQUENCY IDENTIFICATION SYSTEM FOR RELIABLE COMMUNICATIONS
DE19533309A1 (de) * 1995-09-08 1997-03-13 Bayerische Motoren Werke Ag Schlüssel für Kraftfahrzeuge
US5818771A (en) * 1996-09-30 1998-10-06 Hitachi, Ltd. Semiconductor memory device
TR199901431T2 (xx) * 1996-12-23 1999-10-21 Deutsche Bank Ag �ip kart ve kullan�m metodu.
FR2757654B1 (fr) * 1996-12-24 1999-02-05 Sgs Thomson Microelectronics Memoire avec zones protegees en lecture
US6802453B1 (en) * 1997-06-04 2004-10-12 Sony Corporation External storage apparatus and control apparatus thereof, and data transmission reception apparatus
US6141774A (en) * 1998-04-17 2000-10-31 Infineon Technologies North America Corp. Peripheral device with access control
US6744713B1 (en) * 1998-06-15 2004-06-01 Samsung Electronics Co., Ltd. Recording medium for storing write protection information and write protection method thereof
KR100601598B1 (ko) * 1998-06-15 2006-07-14 삼성전자주식회사 기록 방지 정보를 저장하는 기록 매체와 기록 방지 방법
FR2797968B1 (fr) * 1999-08-24 2001-10-12 Schlumberger Systems & Service Dispositif et procede de chargement de commandes dans une carte a circuit integre
DE60039849D1 (de) * 2000-02-21 2008-09-25 Iris Corp Berhad System um den Zugriff auf geschützte Daten zu ermöglichen
FR2810138B1 (fr) 2000-06-08 2005-02-11 Bull Cp8 Procede de stockage securise d'une donnee sensible dans une memoire d'un systeme embarque a puce electronique, notamment d'une carte a puce, et systeme embarque mettant en oeuvre le procede
US7555361B2 (en) * 2000-12-25 2009-06-30 Sony Corporation Apparatus, system and method for electronic ticket management and electronic ticket distribution authentication
US9619742B2 (en) * 2001-05-18 2017-04-11 Nxp B.V. Self-descriptive data tag
WO2003052673A1 (en) * 2001-12-17 2003-06-26 Koninklijke Philips Electronics N.V. Communication station for inventorizing transponders by means of selectable memory areas of the transponders
JP2005524179A (ja) * 2002-04-30 2005-08-11 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｒｆｉｄトランスポンダの停止を保護する方法
CN100347727C (zh) * 2002-06-28 2007-11-07 Nxp股份有限公司 具有用于检测存储装置所存储信息产生变化的检测装置的数据载体
US7395435B2 (en) * 2002-09-20 2008-07-01 Atmel Corporation Secure memory device for smart cards
CA2468611A1 (en) * 2002-09-23 2004-04-08 Siemens Aktiengesellschaft Method for transmitting data, particularly over an air interface
US7298243B2 (en) * 2003-11-12 2007-11-20 Rsa Security Inc. Radio frequency identification system with privacy policy implementation based on device classification
US7750793B2 (en) * 2004-07-29 2010-07-06 Emc Corporation Methods and apparatus for RFID device authentication
TWI260549B (en) * 2004-12-14 2006-08-21 Ind Tech Res Inst Electronic tag reading design method concealing partial information
DE102005032473B4 (de) * 2005-07-07 2007-05-10 Atmel Germany Gmbh Verfahren zur Zugriffssteuerung auf einen Transponder
US20070013487A1 (en) * 2005-07-18 2007-01-18 Jan Scholtz Digital certificate on connectors and other products using RFID tags and/or labels as well as RFID reader/interrogator
GB0525635D0 (en) 2005-12-16 2006-01-25 Innovision Res & Tech Plc Chip card and method of data communication
US8378786B2 (en) * 2006-02-03 2013-02-19 Emc Corporation Security provision in standards-compliant RFID systems
US7652672B2 (en) * 2006-06-29 2010-01-26 Mediatek, Inc. Systems and methods for texture management
JP4974613B2 (ja) * 2006-08-29 2012-07-11 株式会社日立製作所 Ｉｃメモリ並びにｉｃメモリ用のアクセス装置及び正当性検証方法
US7791451B2 (en) * 2006-10-17 2010-09-07 International Business Machines Corporation Methods, systems, and computer program products for providing mutual authentication for radio frequency identification (RFID) security
US8228175B1 (en) * 2008-04-07 2012-07-24 Impinj, Inc. RFID tag chips and tags with alternative behaviors and methods
US8044774B1 (en) * 2006-10-24 2011-10-25 Impinj, Inc. RFID tag chips and tags able to be partially killed and methods
GB2444798B (en) * 2006-12-15 2010-06-30 Innovision Res & Tech Plc Communications devices comprising near field RF communicators
US8044801B1 (en) 2007-03-07 2011-10-25 Impinj, Inc. RFID tag with double-switch rectifier
US8115597B1 (en) 2007-03-07 2012-02-14 Impinj, Inc. RFID tags with synchronous power rectifier
DE102007016467B3 (de) * 2007-03-27 2008-03-27 Atmel Germany Gmbh Transponder mit Zugriffsschutz und Verfahren zum Zugriff auf den Transponder
US20090096574A1 (en) * 2007-10-16 2009-04-16 Rcd Technology, Inc. Rfid tag using encrypted password protection
US8242892B2 (en) * 2009-02-12 2012-08-14 International Business Machines Corporation System, method and program product for communicating a privacy policy associated with a radio frequency identification tag and associated object
US9298902B2 (en) * 2009-02-12 2016-03-29 International Business Machines Corporation System, method and program product for recording creation of a cancelable biometric reference template in a biometric event journal record
US8359475B2 (en) * 2009-02-12 2013-01-22 International Business Machines Corporation System, method and program product for generating a cancelable biometric reference template on demand
US8289135B2 (en) 2009-02-12 2012-10-16 International Business Machines Corporation System, method and program product for associating a biometric reference template with a radio frequency identification tag
US8327134B2 (en) * 2009-02-12 2012-12-04 International Business Machines Corporation System, method and program product for checking revocation status of a biometric reference template
US8301902B2 (en) * 2009-02-12 2012-10-30 International Business Machines Corporation System, method and program product for communicating a privacy policy associated with a biometric reference template
US9792472B1 (en) 2013-03-14 2017-10-17 Impinj, Inc. Tag-handle-based authentication of RFID readers
US11361174B1 (en) 2011-01-17 2022-06-14 Impinj, Inc. Enhanced RFID tag authentication
US9940490B1 (en) * 2011-11-30 2018-04-10 Impinj, Inc. Enhanced RFID tag authentication
US10121033B1 (en) 2011-11-30 2018-11-06 Impinj, Inc. Enhanced RFID tag authentication
US9405945B1 (en) 2011-04-08 2016-08-02 Impinj, Inc. Network-enabled RFID tag endorsement
FR2992759A1 (fr) * 2012-06-29 2014-01-03 France Telecom Procede de gestion du mode de fonctionnement d'une etiquette sans contact et etiquette correspondante.
US9740894B1 (en) * 2016-06-13 2017-08-22 Motorola Mobility Llc Silent RFID state and restore back
US10365824B2 (en) * 2017-04-24 2019-07-30 Advanced Micro Devices, Inc. Silent active page migration faults
US11276258B2 (en) * 2020-06-15 2022-03-15 Delphian Systems, LLC Enhanced security for contactless access card system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971916A (en) * 1974-03-25 1976-07-27 Societe Internationale Methods of data storage and data storage systems
FR2266222B1 (ja) * 1974-03-25 1980-03-21 Moreno Roland
FR2401459A1 (fr) * 1977-08-26 1979-03-23 Cii Honeywell Bull Support d'information portatif muni d'un microprocesseur et d'une memoire morte programmable
JPH0818473B2 (ja) * 1985-07-31 1996-02-28 トッパン・ムーア株式会社 機密水準を設定できるｉｃカード
JP2537199B2 (ja) * 1986-06-20 1996-09-25 株式会社東芝 Ｉｃカ―ド
FR2626095B1 (fr) * 1988-01-20 1991-08-30 Sgs Thomson Microelectronics Systeme de securite pour proteger des zones de programmation d'une carte a puce
JPH01277948A (ja) * 1988-04-30 1989-11-08 Nec Corp メモリーカード
JP2504137B2 (ja) * 1988-09-27 1996-06-05 日本電気株式会社 メモリ書き込みプロテクト回路
JPH081747B2 (ja) * 1989-05-08 1996-01-10 三菱電機株式会社 半導体記憶装置およびその動作方法
JP2682700B2 (ja) * 1989-05-09 1997-11-26 三菱電機株式会社 Ｉｃカード
JPH04124789A (ja) * 1990-09-14 1992-04-24 Toshiba Corp Ｉｃカード
US5293424A (en) * 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998032097A1 (fr) * 1997-01-21 1998-07-23 Rohm Co., Ltd. Carte a circuit integre sans contact
US6679424B2 (en) 1997-01-21 2004-01-20 Rohm Co., Ltd. Non contact type IC card
JP2009042927A (ja) * 2007-08-07 2009-02-26 Toppan Forms Co Ltd 情報記憶装置および情報管理システム
JP2009190261A (ja) * 2008-02-14 2009-08-27 Seiko Epson Corp 印刷装置管理システム、印刷装置管理方法および印刷装置管理プログラム
JP2013137744A (ja) * 2011-12-02 2013-07-11 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
EP0558132A2 (de) 1993-09-01
JP3415869B2 (ja) 2003-06-09
DE59308486D1 (de) 1998-06-10
DE4205567A1 (de) 1993-08-26
EP0558132A3 (ja) 1994-03-02
US5467081A (en) 1995-11-14
EP0558132B1 (de) 1998-05-06

Similar Documents

Publication Publication Date Title
JP3415869B2 (ja) 端末−データキャリア間のデータ交換装置
KR920006616B1 (ko) 멀티프로세서 시스템장치 및 그 통신방법
US5826007A (en) Memory data protection circuit
US4964038A (en) Data processing system having automatic address allocation arrangements for addressing interface cards
US5991197A (en) Semiconductor memory device having data protection feature
EP0625753B1 (en) Dynamically programmable bus arbiter with provisions for historical feedback
US4583196A (en) Secure read only memory
US6493278B2 (en) Semiconductor device and control device for use therewith
EP0526221B1 (en) Data processing system with progressively programmable nonvolatile memory and method therefor
US9524250B2 (en) Block or page lock features in serial interface memory
KR960701415A (ko) 프로그램으로 제어되는 시큐리티 액세스 콘트롤을 가진 보안성 메모리 카드
US5890191A (en) Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory
KR100305490B1 (ko) 비휘발성메모리제어회로
US5420987A (en) Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units
SG48001A1 (en) A secure memory card
JPH05173890A (ja) 携帯データキャリヤー用データ保護マイクロプロセッサー回路
GB2385167A (en) Non-volatile memory initialisation by a controller loading firmware from the non-volatile memory to volatile memory attached to a processor.
US6715049B1 (en) Microcomputer and information processing system
US6572024B1 (en) Memory array with address scrambling
US4481579A (en) Digital data apparatus having a plurality of selectively addressable peripheral units
EP0331407A2 (en) IC card
US5812446A (en) Method and apparatus for the protection of non-volatile memory zones
US5796092A (en) IC card and IC card system
RU99120288A (ru) Способ и устройство для выполнения с высокой надежностью одним процессором нескольких функций с различным уровнем критичности
JPS63116258A (ja) デ−タ処理システム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees