RU99120288A - Способ и устройство для выполнения с высокой надежностью одним процессором нескольких функций с различным уровнем критичности - Google Patents
Способ и устройство для выполнения с высокой надежностью одним процессором нескольких функций с различным уровнем критичности Download PDFInfo
- Publication number
- RU99120288A RU99120288A RU99120288/09A RU99120288A RU99120288A RU 99120288 A RU99120288 A RU 99120288A RU 99120288/09 A RU99120288/09 A RU 99120288/09A RU 99120288 A RU99120288 A RU 99120288A RU 99120288 A RU99120288 A RU 99120288A
- Authority
- RU
- Russia
- Prior art keywords
- processor
- access
- addressable
- function
- task
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/468—Specific access rights for resources, e.g. using capability register
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Claims (12)
1. Способ выполнения нескольких функций, каждая из которых объединяет друг с другом несколько задач, с использованием одного единственного процессора (70), который имеет адресный доступ к адресуемому пространству и имеет память (81) программ и память (82) данных и регистры (77) ввода-вывода, обеспечивающие связь этого процессора с внешними элементами системы, отличающийся тем, что он включает следующие стадии: назначение права доступа каждой функции (F1, F2), выполняемой процессором (70), разделение пространства, адресуемого процессором, на адресуемые разделы и ассоциирование каждого адресуемого раздела с правом доступа одной из функций таким образом, чтобы обеспечить доступ каждой из функций по крайней мере к одному адресуемому разделу, разделение времени использования процессора на циклические временные интервалы и ассоциирование каждого циклического временного интервала с правом доступа одной из функций таким образом, чтобы каждая функция выполнялась в течение по крайней мере одного временного интервала, подтверждение в начале каждого нового временного интервала окончания выполнения процессором предыдущей функции и передачу на процессор сигнала ошибки в том случае, если выполнение предыдущей функции не закончено, обновление текущего права доступа на право доступа, соответствующего праву на доступ, ассоциированному с новым временным интервалом, и выполнение задач соответствующей функции и считывание в течение каждого обращения процессора (70) к адресуемому разделу права доступа, ассоциированного с адресуемым разделом, к которому в этот момент обращается процессор, сравнение этого права доступа с правом доступа, ассоциированным с текущим временным интервалом, и передачу на процессор сигнала ошибки, возникающей в том случае, если в результате сравнения окажется, что права доступа не согласуются друг с другом.
2. Способ по п.1, отличающийся тем, что функции выполняются периодически, а каждая задача имеет определенный уровень критичности, при этом способ включает также следующие стадии: разделение разделов адресуемого пространства на адресуемые области и ассоциирование прав доступа с этими областями, распределение прав доступа областей каждого адресуемого раздела по задачам функции, соответствующей адресуемому разделу, в зависимости от соответствующих уровней критичности задач, обновление текущего права доступа в начале выполнения каждой задачи и сравнение в процессе обращения к адресуемой области права доступа, ассоциированного с этой адресуемой областью, с правом доступа выполняемой в настоящее время задачи.
3. Способ по п.1 или 2, отличающийся тем, что он также включает установление для каждой задачи минимального и максимального времени выполнения, проверку в конце выполнения задачи того, что продолжительность ее выполнения лежит в заданном диапазоне между минимальным и максимальным временем выполнения, и передачу сигнала ошибки, формируемого при нарушении этого условия.
4. Способ по п.1 или 2, отличающийся тем, что области адресуемого процессором (70) пространства, которые могут использоваться на каждом временном интервале, отделены друг от дуга неиспользуемыми областями.
5. Способ по п.4, отличающийся тем, что неиспользуемые области памяти (81) программ и памяти (82) данных заполнены выполняемым процессором (70) кодом, по которому можно остановить или временно прервать выполнение программы, что позволяет увеличить максимальное время, отведенное на выполнение текущей задачи.
6. Способ по любому из предыдущих пунктов, отличающийся тем, что обращение процессора (70) к области адресуемого пространства разрешено в том случае, когда для одного и того же циклического временного интервала право доступа текущей задачи выше права доступа адресуемой области.
7. Способ по любому из предыдущих пунктов, отличающийся тем, что право доступа, ассоциированное с каждой задачей, содержит область разрешенного доступа для чтения и область разрешенного права доступа для записи, и этот способ также включает наложение запрета на обращение к области памяти при нарушении доступа к записи и формирование соответствующего сигнала при запрещении обращений для чтения.
8. Устройство для осуществления способа по любому из предыдущих пунктов, отличающееся тем, что оно имеет: устройство (79) для разделения пространства, адресуемого процессором, на адресуемые разделы и адресуемые области и для выделения по крайней мере одного адресуемого раздела и по крайней мере одной адресуемой области соответственно каждой функции и каждой задаче, которые выполняются микропроцессором, устройство (79) для разделения времени использования процессора на циклические временные интервалы и для выделения этих временных интервалов соответственно на выполнение каждой функции, устройство для последовательного выполнения в заданном порядке задач каждой функции в течение временных интервалов, выделенных данной функции, устройство (111) для обновления и хранения прав доступа, соответствующих выполняемой в данный момент задачи, и устройство (113) для проверки во время каждого обращения к адресуемой области того, что права доступа, выделенные текущей задаче, соответствуют правам доступа адресованной области.
9. Устройство по п.8, отличающееся тем, что оно также имеет устройство, которое проверяет, что время выполнения каждой задачи согласуется с заданным минимальным и максимальным временем, отведенным на выполнение этой задачи, и передает сигнал ошибки при нарушении этого условия.
10. Устройство по п. 8 или 9, отличающееся тем, что оно также имеет устройство (79) для проверки адресных плат адресуемого микропроцессором (70) пространства, которое содержит запоминающие устройства (81, 82) и регистры ввода-вывода.
11. Устройство по любому из пп.8 - 10, отличающееся тем, что временные интервалы ограничены прерываниями, которые подаются на процессор и подача которых на процессор может быть задержана, если он выполняет программу, которая не должна прерываться.
12. Устройство по п. 11, отличающееся тем, что оно имеет устройство, которое предназначено для генерирования сигнала прерывания, которое не маскируется выполняемой без прерываний программой сразу же после начала циклического временного интервала в том случае, когда в этот момент выполнение функции в предыдущем временном интервале не закончено, и для передачи сигнала ошибки, который возникает при ошибочном выполнении этой функции.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR97/02212 | 1997-02-25 | ||
FR9702212A FR2760109B1 (fr) | 1997-02-25 | 1997-02-25 | Procede et dispositif pour l'execution par un processeur unique de plusieurs fonctions de niveaux de criticite differents, avec une grande securite de fonctionnement |
PCT/FR1998/000337 WO1998038572A1 (fr) | 1997-02-25 | 1998-02-20 | Procede et dispositif pour l'execution par un processeur unique de plusieurs fonctions de niveaux de criticite differents, avec une grande securite de fonctionnement |
Publications (1)
Publication Number | Publication Date |
---|---|
RU99120288A true RU99120288A (ru) | 2001-08-27 |
Family
ID=9504133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU99120288/09A RU99120288A (ru) | 1997-02-25 | 1998-02-20 | Способ и устройство для выполнения с высокой надежностью одним процессором нескольких функций с различным уровнем критичности |
Country Status (9)
Country | Link |
---|---|
US (1) | US6415190B1 (ru) |
EP (1) | EP0961970B1 (ru) |
JP (1) | JP2001513239A (ru) |
CN (1) | CN1115626C (ru) |
CA (1) | CA2281639C (ru) |
DE (1) | DE69805058T2 (ru) |
FR (1) | FR2760109B1 (ru) |
RU (1) | RU99120288A (ru) |
WO (1) | WO1998038572A1 (ru) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7526767B1 (en) * | 1998-08-28 | 2009-04-28 | Oracle International Corporation | Methods for automatic group switching according to a resource plan |
US7017156B1 (en) * | 1998-08-28 | 2006-03-21 | Oracle International Corporation | System for computing an estimate execution time by totaling the time value base on an architecture or a software operating environment |
US7451448B1 (en) | 1998-08-28 | 2008-11-11 | Oracle International Corporation | Methods for selectively quiescing a computer system |
DE10065498B4 (de) * | 2000-12-28 | 2005-07-07 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Rekonstruktion des Prozessablaufs eines Steuerprogramms |
FR2819598B1 (fr) * | 2001-01-16 | 2003-04-11 | Thomson Csf | Dispositif de synchronisation tolerant aux pannes pour reseau informatique temps reel |
US7020797B2 (en) * | 2001-09-10 | 2006-03-28 | Optimyz Software, Inc. | Automated software testing management system |
FR2844946B1 (fr) * | 2002-03-15 | 2004-10-22 | Thales Sa | Procede de selection et de tri de paquets mis a disposition d'un equipement par un reseau de transmission de donnees par paquets |
FR2840482B1 (fr) * | 2002-05-28 | 2004-10-15 | Thales Sa | Procede de reconstitution de messages achemines par un ou plusieurs reseaux de transmission par paquets |
KR101533744B1 (ko) * | 2008-10-16 | 2015-07-10 | 삼성전자주식회사 | 플래시 메모리 시스템 및 그것의 플래시 변환 계층 설계 방법 |
EP2221694B1 (de) * | 2009-02-19 | 2013-03-27 | Siemens Aktiengesellschaft | Verfahren zur Einräumung einer Berechtigung zur Nutzung einer Funktion in einem mehrere vernetzte Steuerungseinheiten umfassenden industriellen Automatisierungssystem und industrielles Automatisierungssystem |
KR101349561B1 (ko) * | 2011-11-02 | 2014-01-08 | 건국대학교 산학협력단 | 임계성에 기초한 파티션 스케쥴링 장치 및 방법 |
US9110878B2 (en) | 2012-01-18 | 2015-08-18 | International Business Machines Corporation | Use of a warning track interruption facility by a program |
US9104508B2 (en) | 2012-01-18 | 2015-08-11 | International Business Machines Corporation | Providing by one program to another program access to a warning track facility |
US8850450B2 (en) | 2012-01-18 | 2014-09-30 | International Business Machines Corporation | Warning track interruption facility |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2357022A1 (fr) | 1976-07-02 | 1978-01-27 | Thomson Csf | Dispositif de visualisation combinee d'une carte mobile et d'informations de navigation et systeme indicateur electronique de navigation comportant un tel dispositif |
US4333144A (en) * | 1980-02-05 | 1982-06-01 | The Bendix Corporation | Task communicator for multiple computer system |
US4799159A (en) * | 1985-05-30 | 1989-01-17 | Honeywell Inc. | Digital automatic flight control system with disparate function monitoring |
KR910006851A (ko) * | 1989-09-01 | 1991-04-30 | 원본미기재 | 실시간 컴퓨터 구조장치 및 그 방법 |
FR2682202B1 (fr) * | 1991-10-03 | 1994-03-11 | Sextant Avionique | Procede et dispositif pour la gestion temps reel d'un systeme comprenant au moins un processeur apte a gerer plusieurs fonctions. |
US5550736A (en) * | 1993-04-27 | 1996-08-27 | Honeywell Inc. | Fail-operational fault tolerant flight critical computer architecture and monitoring method |
FR2706153B1 (fr) * | 1993-06-07 | 1995-08-18 | Sextant Avionique | Dispositif de pilotage automatique pour aérodynes. |
-
1997
- 1997-02-25 FR FR9702212A patent/FR2760109B1/fr not_active Expired - Fee Related
-
1998
- 1998-02-20 CN CN98802844A patent/CN1115626C/zh not_active Expired - Lifetime
- 1998-02-20 JP JP53736598A patent/JP2001513239A/ja active Pending
- 1998-02-20 EP EP98910800A patent/EP0961970B1/fr not_active Expired - Lifetime
- 1998-02-20 RU RU99120288/09A patent/RU99120288A/ru not_active Application Discontinuation
- 1998-02-20 DE DE69805058T patent/DE69805058T2/de not_active Expired - Lifetime
- 1998-02-20 WO PCT/FR1998/000337 patent/WO1998038572A1/fr active IP Right Grant
- 1998-02-20 CA CA002281639A patent/CA2281639C/fr not_active Expired - Fee Related
- 1998-02-20 US US09/380,066 patent/US6415190B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1115626C (zh) | 2003-07-23 |
CA2281639C (fr) | 2005-12-27 |
CN1249044A (zh) | 2000-03-29 |
CA2281639A1 (fr) | 1998-09-03 |
EP0961970A1 (fr) | 1999-12-08 |
FR2760109A1 (fr) | 1998-08-28 |
DE69805058D1 (de) | 2002-05-29 |
JP2001513239A (ja) | 2001-08-28 |
DE69805058T2 (de) | 2002-11-14 |
FR2760109B1 (fr) | 1999-05-28 |
US6415190B1 (en) | 2002-07-02 |
WO1998038572A1 (fr) | 1998-09-03 |
EP0961970B1 (fr) | 2002-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950012052B1 (ko) | 타이머 및 타이머를 구비한 집적 회로 | |
KR920006616B1 (ko) | 멀티프로세서 시스템장치 및 그 통신방법 | |
RU99120288A (ru) | Способ и устройство для выполнения с высокой надежностью одним процессором нескольких функций с различным уровнем критичности | |
US4257097A (en) | Multiprocessor system with demand assignable program paging stores | |
KR960003409B1 (ko) | 집적 회로 타이머 | |
US5117498A (en) | Processer with flexible return from subroutine | |
US4683532A (en) | Real-time software monitor and write protect controller | |
KR960005388B1 (ko) | 타이머 장치 | |
WO2002047020A3 (en) | Concurrent communication with multiple applications on a smart card | |
KR950014179B1 (ko) | 서비스 프로세서 | |
EP0355463B1 (en) | Timer channel with multiple timer reference features | |
EP0283891B1 (en) | Cache memory with hit predictive logic | |
EP0033915A1 (en) | Method for releasing common memory resources in a multiprocessor system | |
CA1299758C (en) | Task scheduling mechanism for large data processing systems | |
US6925569B2 (en) | Secured microprocessor comprising a system for allocating rights to libraries | |
US5204957A (en) | Integrated circuit timer with multiple channels and dedicated service processor | |
JPH0115098B2 (ru) | ||
US5355465A (en) | Data storing device having a plurality of registers allotted for one address | |
US7111298B1 (en) | Inter-processor competition for a shared resource | |
US6397243B1 (en) | Method and device for processing several technical applications each provided with its particular security | |
US20080077759A1 (en) | Memory control apparatus and method for allocating access rights | |
JPS6285372A (ja) | マルチプロセツサシステムにおけるコンペアアンドスワツプ方式 | |
US3551898A (en) | Computer memory addressing | |
RU2022344C1 (ru) | Устройство для ввода и вывода дискретных сигналов | |
EP0033914A2 (en) | Conditioned memory access apparatus and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FA93 | Acknowledgement of application withdrawn (no request for examination) |
Effective date: 20041126 |