JPH0659787A - 携帯式情報処理装置のｃｐｕのスリープモード制御方式 - Google Patents
携帯式情報処理装置のｃｐｕのスリープモード制御方式Info
- Publication number
- JPH0659787A JPH0659787A JP4235313A JP23531392A JPH0659787A JP H0659787 A JPH0659787 A JP H0659787A JP 4235313 A JP4235313 A JP 4235313A JP 23531392 A JP23531392 A JP 23531392A JP H0659787 A JPH0659787 A JP H0659787A
- Authority
- JP
- Japan
- Prior art keywords
- sleep mode
- cpu
- key input
- data
- portable information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】 （修正有）
【目的】キー入力終了後直ちにＣＰＵをスリープモード
にし、キー入力が行われない限りスリープモードから脱
出しないことにより省電力化を可能にした携帯式情報処
理装置を提供する。 【構成】データを入力するためのキーボード１と、入力
されたデータを記憶する記憶部３と、ＣＰＵ５に割り込
み信号を発生するキー入力検出部４等から構成される。
にし、キー入力が行われない限りスリープモードから脱
出しないことにより省電力化を可能にした携帯式情報処
理装置を提供する。 【構成】データを入力するためのキーボード１と、入力
されたデータを記憶する記憶部３と、ＣＰＵ５に割り込
み信号を発生するキー入力検出部４等から構成される。
Description
【０００１】
【産業上の利用分野】本発明は、携帯式情報処理装置に
関するものである。
関するものである。
【０００２】
【従来の技術】従来の携帯式情報処理装置でのスリープ
モード制御において、第３図のブロック図に示すよう
に、ＣＰＵ５と、データを入力するためのキーボード１
と、入力されたデータを記憶する記憶部３と、キーボー
ド１からのキー入力を検出しＣＰＵ５に対して割り込み
信号を発する機能と、入力データを渡すキー入力検出部
４と、一定時間計時を行うタイマー３と、情報を出力す
る印字装置６と、データを表示する表示部７からなって
おり、第４図のフローチャートで示すように、キーボー
ド１のキー入力がタイマー３により計時される一定時間
内行われないと、ＣＰＵ５はスリープモードとなる。一
方、キー入力検出部４はキーボードからのキー入力によ
ってＣＰＵ５に対して割り込み信号を発し、ＣＰＵ５は
これによってスリープモードより脱出する。その後キー
入力による処理を行い、処理終了後再びタイマー３によ
り計時される一定時間内キー入力がない時にはスリープ
モードに入る。また、従来の携帯式情報処理装置の別の
実施例では、第５図に示すように、ＣＰＵ５と、データ
を入力するためのキーボード１と、入力されたデータを
記憶する記憶部３と、一定時間計時を行うタイマー３
と、情報を出力する印字装置６と、データを表示する表
示部７から構成されている。この動作を第４図のフロー
チャートに基づいて説明すると、スリープモードに入っ
ているＣＰＵ５は、タイマー３の一定時間計時によって
発生する割り込みに信号に応じて、スリープモードを脱
出し、キー入力の検出を行い、キー入力がなければ再び
スリープモードに入るという制御方式も提案されてい
る。
モード制御において、第３図のブロック図に示すよう
に、ＣＰＵ５と、データを入力するためのキーボード１
と、入力されたデータを記憶する記憶部３と、キーボー
ド１からのキー入力を検出しＣＰＵ５に対して割り込み
信号を発する機能と、入力データを渡すキー入力検出部
４と、一定時間計時を行うタイマー３と、情報を出力す
る印字装置６と、データを表示する表示部７からなって
おり、第４図のフローチャートで示すように、キーボー
ド１のキー入力がタイマー３により計時される一定時間
内行われないと、ＣＰＵ５はスリープモードとなる。一
方、キー入力検出部４はキーボードからのキー入力によ
ってＣＰＵ５に対して割り込み信号を発し、ＣＰＵ５は
これによってスリープモードより脱出する。その後キー
入力による処理を行い、処理終了後再びタイマー３によ
り計時される一定時間内キー入力がない時にはスリープ
モードに入る。また、従来の携帯式情報処理装置の別の
実施例では、第５図に示すように、ＣＰＵ５と、データ
を入力するためのキーボード１と、入力されたデータを
記憶する記憶部３と、一定時間計時を行うタイマー３
と、情報を出力する印字装置６と、データを表示する表
示部７から構成されている。この動作を第４図のフロー
チャートに基づいて説明すると、スリープモードに入っ
ているＣＰＵ５は、タイマー３の一定時間計時によって
発生する割り込みに信号に応じて、スリープモードを脱
出し、キー入力の検出を行い、キー入力がなければ再び
スリープモードに入るという制御方式も提案されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、前記で
述べた前者のスリープモード制御方式においては、キー
入力による処理終了後、一定時間キー入力を検出してい
るために第３図で示すＣＰＵ５が動作し、その間の電力
消費は大きなものとなってしまう。また、後者の方式に
おいては、キー入力が行われないにもかかわらず一定時
間ごとにＣＰＵが動作するため、待機時間が減少し省電
力化の効果が薄れるという問題点がある。本発明は前記
従来例の問題点を解決し、キー入力による処理終了後直
ちにＣＰＵをスリープモードにし、キー入力が行われな
い限りスリープモードから脱出しない事により、省電力
化を実現する事を目的とする。
述べた前者のスリープモード制御方式においては、キー
入力による処理終了後、一定時間キー入力を検出してい
るために第３図で示すＣＰＵ５が動作し、その間の電力
消費は大きなものとなってしまう。また、後者の方式に
おいては、キー入力が行われないにもかかわらず一定時
間ごとにＣＰＵが動作するため、待機時間が減少し省電
力化の効果が薄れるという問題点がある。本発明は前記
従来例の問題点を解決し、キー入力による処理終了後直
ちにＣＰＵをスリープモードにし、キー入力が行われな
い限りスリープモードから脱出しない事により、省電力
化を実現する事を目的とする。
【０００４】
【課題を解決するための手段】本発明は前記目的を達成
するため、ＣＰＵがスリープモードより脱出するための
キーボード割り込み回路を有し、キーの割り込みのみに
よってスリープモードから脱出し、処理終了後ただちに
ＣＰＵはスリープモードに入るものである。
するため、ＣＰＵがスリープモードより脱出するための
キーボード割り込み回路を有し、キーの割り込みのみに
よってスリープモードから脱出し、処理終了後ただちに
ＣＰＵはスリープモードに入るものである。
【０００５】
【実施例】以下、図面により本発明の実施例を詳細に説
明する。第５図は本発明の一実施例のブロック図であ
り、ＣＰＵ５と、データを入力するためのキーボード１
と、入力されたデータを記憶する記憶部３と、キーボー
ド１からのキー入力を検出しＣＰＵ５に対して割り込み
信号を発する機能と、入力データを渡すキー入力検出部
４と、情報を出力する印字装置６と、データを表示する
表示部７により構成されている。次に本発明の具体例を
第１図及び第２図に基づいて説明する。電源投入後、Ｃ
ＰＵ５は一定の初期処理を行い、直ちにスリープモード
にはいる。ＣＰＵ５のスリープモードとは、通常記憶部
よりのプログラムの読み出しや、記憶部へのデータの読
み書きを停止するもである。キー入力検出部４はキーボ
ード１へのキー入力を常にサンプリングしており、キー
ボード１へのキー入力があった場合、キー入力データを
保持し、更にＣＰＵ５に対しＮＭＩ割り込み信号を発生
した後、キーボード１に対するキー入力のサンプリング
を中止する。ＣＰＵ５はこのＮＭＩ割り込み入力に割り
込み信号が入力されることによりスリープモードから脱
出し、キー入力検出部４より保持されているキー入力デ
ータを受取り、このキー入力データに基づいた一連の処
理を行なう。処理終了後、ＣＰＵ５はキー入力検出部に
保持されているキー入力データのクリアを行い、これに
よりキー入力検出部４はキーボード１へのキー入力サン
プリングを開始する。その後、再びＣＰＵ５はスリープ
モードに入る。キー入力検出部４はＣＰＵ５がスリープ
モードに入っている場合でも、常に動作しているため電
力が消費されてしまうが、ＣＰＵ５がスリープモードに
入らずプログラムの実行を行うのに比べて極めて少ない
電力で動作可能なため、ＣＰＵ５をスリープモードに
し、キー入力検出部４のみの動作でキーボード１からの
キー入力をサンプリングすることで省電力化を可能にす
る。
明する。第５図は本発明の一実施例のブロック図であ
り、ＣＰＵ５と、データを入力するためのキーボード１
と、入力されたデータを記憶する記憶部３と、キーボー
ド１からのキー入力を検出しＣＰＵ５に対して割り込み
信号を発する機能と、入力データを渡すキー入力検出部
４と、情報を出力する印字装置６と、データを表示する
表示部７により構成されている。次に本発明の具体例を
第１図及び第２図に基づいて説明する。電源投入後、Ｃ
ＰＵ５は一定の初期処理を行い、直ちにスリープモード
にはいる。ＣＰＵ５のスリープモードとは、通常記憶部
よりのプログラムの読み出しや、記憶部へのデータの読
み書きを停止するもである。キー入力検出部４はキーボ
ード１へのキー入力を常にサンプリングしており、キー
ボード１へのキー入力があった場合、キー入力データを
保持し、更にＣＰＵ５に対しＮＭＩ割り込み信号を発生
した後、キーボード１に対するキー入力のサンプリング
を中止する。ＣＰＵ５はこのＮＭＩ割り込み入力に割り
込み信号が入力されることによりスリープモードから脱
出し、キー入力検出部４より保持されているキー入力デ
ータを受取り、このキー入力データに基づいた一連の処
理を行なう。処理終了後、ＣＰＵ５はキー入力検出部に
保持されているキー入力データのクリアを行い、これに
よりキー入力検出部４はキーボード１へのキー入力サン
プリングを開始する。その後、再びＣＰＵ５はスリープ
モードに入る。キー入力検出部４はＣＰＵ５がスリープ
モードに入っている場合でも、常に動作しているため電
力が消費されてしまうが、ＣＰＵ５がスリープモードに
入らずプログラムの実行を行うのに比べて極めて少ない
電力で動作可能なため、ＣＰＵ５をスリープモードに
し、キー入力検出部４のみの動作でキーボード１からの
キー入力をサンプリングすることで省電力化を可能にす
る。
【０００６】
【発明の効果】以上述べたように、本発明のスリープモ
ード方式によれば、通常動作時には多くの電力を消費す
るＣＰＵをキーボードからのキー入力がない限り、スリ
ープモード状態にしておくことで電力の消費を最小限に
抑えることができ、特にバッテリーを使用した携帯式情
報処理装置においてはバッテリーの消耗を極力抑えるこ
とができ、装置の使用時間を延ばすという効果を奏し、
さらに、キー入力の検出をハードウェアーが行っている
ため、プログラムを簡素化することができ、ひいてはプ
ログラムを記憶させておく記憶部の容量を小し、コスト
軽減及び、装置全体の小型化を図るという効果も奏す
る。
ード方式によれば、通常動作時には多くの電力を消費す
るＣＰＵをキーボードからのキー入力がない限り、スリ
ープモード状態にしておくことで電力の消費を最小限に
抑えることができ、特にバッテリーを使用した携帯式情
報処理装置においてはバッテリーの消耗を極力抑えるこ
とができ、装置の使用時間を延ばすという効果を奏し、
さらに、キー入力の検出をハードウェアーが行っている
ため、プログラムを簡素化することができ、ひいてはプ
ログラムを記憶させておく記憶部の容量を小し、コスト
軽減及び、装置全体の小型化を図るという効果も奏す
る。
【第１図】第１図は本発明の一実施例のブロック図
【第２図】第２図は同実施例のフローチャート
【第３図】第３図は従来技術による一実施例のブロック
図
図
【第４図】第４図は同実施例のフローチャート
【第５図】第５図は従来技術による一実施例のブロック
図
図
【第６図】第６図は同実施例のフローチャート
１ キーボード ２ 記憶部 ３ タイマー ４ キー入力検出部 ５ ＣＰＵ ６ 印字装置 ７ 表示部
Claims (1)
- データを入力するためのキーボードと、このキー入力を
検出するための検出回路と、データ処理用プログラム及
びデータを格納する記憶部と、これらのプログラムを実
行し、消費電力を抑えるためのスリープモードと割り込
み禁止のできない割り込み入力（以下ＮＭＩと称す）を
備えたＣＰＵと、データを表示する表示部と、情報を出
力するための印字装置を備えた携帯式情報処理装置にお
いて、キー入力されない間はＣＰＵがスリープモードに
入り、電力の消費を低減することを特徴とするスリープ
モード制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4235313A JPH0659787A (ja) | 1992-08-11 | 1992-08-11 | 携帯式情報処理装置のｃｐｕのスリープモード制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4235313A JPH0659787A (ja) | 1992-08-11 | 1992-08-11 | 携帯式情報処理装置のｃｐｕのスリープモード制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0659787A true JPH0659787A (ja) | 1994-03-04 |
Family
ID=16984264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4235313A Pending JPH0659787A (ja) | 1992-08-11 | 1992-08-11 | 携帯式情報処理装置のｃｐｕのスリープモード制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659787A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013206249A (ja) * | 2012-03-29 | 2013-10-07 | Seiko Epson Corp | 情報処理装置、プロジェクター装置、情報処理装置の制御方法 |
-
1992
- 1992-08-11 JP JP4235313A patent/JPH0659787A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013206249A (ja) * | 2012-03-29 | 2013-10-07 | Seiko Epson Corp | 情報処理装置、プロジェクター装置、情報処理装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5083266A (en) | Microcomputer which enters sleep mode for a predetermined period of time on response to an activity of an input/output device | |
| EP1099167B1 (en) | Method and apparatus for power mode transition in a multi-thread processor | |
| JP3058986B2 (ja) | コンピュータシステムの節電制御装置 | |
| JP3090767B2 (ja) | コンピュータシステムの節電制御装置 | |
| JPH04130510A (ja) | 情報処理装置の省電力方式 | |
| US6105141A (en) | Method and apparatus for power management of an external cache of a computer system | |
| JPH05108218A (ja) | コンピユータシステム | |
| JP2000047872A (ja) | 低消費電力動作機能を備えたマイクロプロセッサ | |
| US20070204180A1 (en) | Method for power management of central processing unit and system thereof | |
| JPH0612376A (ja) | 携帯型電子装置 | |
| JPH07295694A (ja) | 演算処理装置の省電力方法 | |
| JPH0659787A (ja) | 携帯式情報処理装置のｃｐｕのスリープモード制御方式 | |
| JPH04251316A (ja) | マルチ入力ウエイクアップ技術を使用したデータ入力装置のイベント駆動型スキャニング | |
| US7197655B2 (en) | Lowered PU power usage method and apparatus | |
| JPH096489A (ja) | 情報処理装置 | |
| JPH0476716A (ja) | 電子機器 | |
| JPH0728570A (ja) | マイクロプロセッサの省電力制御装置 | |
| CN112667302B (zh) | 一种快速响应处理器外部设备请求的方法 | |
| JPH04238517A (ja) | 省電力制御方式 | |
| JP3047534B2 (ja) | 電力低消費システム | |
| JPH08320745A (ja) | 情報処理装置のスリープ方法 | |
| JP2000056816A (ja) | プログラマブルコントローラ | |
| JPH07319591A (ja) | コンピュータシステム | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JPH0675654A (ja) | コンピュータの節電方式 |