JPH0654578A

JPH0654578A - 転流遅延回路及び転流遅延方法

Info

Publication number: JPH0654578A
Application number: JP5035194A
Authority: JP
Inventors: Charles C Austin; シー．オースチンチャールズ; Bertram J White; ジェイ．ホワイトバートラム
Original assignee: Silicon Systems Inc
Current assignee: Silicon Systems Inc
Priority date: 1992-02-24
Filing date: 1993-02-24
Publication date: 1994-02-25
Anticipated expiration: 2017-04-15
Also published as: KR100300196B1; GB9224673D0; US5319289A; KR930018829A; JP3273817B2; GB2264406A

Abstract

(57)【要約】【目的】複雑な回路機構や外部要素を設けずに回転速
度の変動に適応する転流遅延を実施する。【構成】転流遅延回路はモータのトルクを最大化し電
力消費を最小化するためにモータの回転速度の関数とし
て転流遅延を調整する。従来技術と異なり、転流遅延回
路は複雑な回路構成あるいは外部部品を必要としない。
転流遅延回路は単一の集積回路によって完全に実現され
る。転流遅延回路は逆ＥＭＦ感知入力，発振器，電圧ホ
ールディング回路及び比例回路，１個以上の比較器及び
付加的に外部制御回路を有する。逆ＥＭＦ感知入力は発
振器の動作を制御する。電圧ホールディング及び比例回
路は発振器出力を処理し比較器で比較される出力を供給
する。比較器は転流遅延信号及び付加的に他の信号を形
成する。転流遅延回路はまた非理想的逆ＥＭＦ対ロータ
位置対応又は転流過程に個有の固定時間遅延を補償する
ことを許容する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般には電気モータ制御
装置の分野、特に多極ブラシレス直流モータの転流遅延
を最適化するための制御装置に関するものである。

【０００２】

【従来の技術】ホール効果位置センサーを含まない多極
ブラシレス直流モータの制御及び運転にはモータからの
逆ＥＭＦ信号による位置感知が必要である。多極モータ
は巻線に順次に電流を通し、また電流を遮断することに
より作動する。このプロセスは一般的に転流と呼ばれ
る。モータの回転子が動くと巻線上に電圧が発生し、こ
れを逆ＥＭＦ（逆起電力）という。回転を行うためにモ
ータ巻線の通電をいつ変える（転流を行う）か定めるた
めに、現時点で作動していないモータ巻線からの逆ＥＭ
Ｆ信号の大きさを基準電圧と比較する。逆ＥＭＦが基準
値と交差する時点は最適時よりも早いが、次のコイル作
動状態に転流するための最適時ではない。最適時で転流
するとモータトルクが最大となり、また所定の回転速度
を得るための電力消費量が最小になることから、最適時
での転流が望ましい。モータを一定速度で運転するとき
には最適転流を一定の時間遅延で達成することができ
る。しかしモータの速度が変わる場合（例、加速中）に
は必要な遅延の量は可変である。適切な量の可変遅延を
発生させる方法が必要である。

【０００３】先行技術では周期測定及びそれに続く周期
区分は時にはカウンタ／タイマを用いてデジタル法で行
われてきた。しかし、この方法には適切な時間分解能を
得るためにかなりの回路機構が必要である。

【０００４】周期の測定及び区分のために先行技術で用
いられたもう一つの方法には複数のキャパシタの充電及
び放電を行うアナログ回路機構が含まれている。先行技
術のアナログ法には、普通は集積回路の一部としては含
まれないいくつかの外部構成要素が必要である。これら
の外部構成要素によって回路が複雑になり、回路が回路
板上に占める空間の量が増す。回路の複雑さが増すこと
によって回路の信頼性が損なわれる。

【０００５】

【発明の概要】本発明は多極ブラシレス直流モータの転
流状態の変化の中で遅延を発生させモータの性能を最適
化するための回路を提供するものである。本発明はデジ
タル回路にもとづいていないため、先行技術のデジタル
方法に関連する複雑さを回避することができる。すべて
の必要な要素が単一の集積回路に組込まれているため、
本発明によれば、先行技術のアナログ方法にともなう付
加費用と複雑さをも回避することができる。本発明はモ
ータの誤運転につながるスプリアス信号への免疫性を増
大することにより先行技術をさらに改善することができ
る。

【０００６】本発明ではモータ巻線で発生する逆ＥＭＦ
信号がタイミング回路に送られる。タイミング回路は各
転流状態の持続時間を測定する。メモリ及び比例回路は
各転流状態の持続時間の関数である値を保存し、また転
流状態の持続時間の分数を表すかまたは前回の逆ＥＭＦ
信号の発生以来の経過時間量の分数を表す出力を供給す
る。（本明細書中で使用する場合、用語「分数」は分子
及び分母を使って表される値であり、１より小さいか、
１に等しいか、または１より大きいかに関係なく任意の
値を示す）。次に比較器がタイミング回路の出力、また
は前回の逆ＥＭＦ信号の発生以来の経過時間量の分数を
表す記憶装置及び比例回路の出力を保存した持続時間の
分数を表すメモリ及び比例回路の出力と比較する。した
がって、比較器は現在の転流状態のリアルタイム持続時
間がいつ記憶装置に保存された持続時間の特定の分数に
近づくかを定めるために使用される。回転するモータの
回転慣性と負荷によって隣接転流状態の持続時間がごく
わずかに変動する。そこで、保存した前回の転流状態の
持続時間は現在の転流状態の持続時間の正確な予測値と
して役立つ。したがって、本発明は比例した時間量のあ
とで事象を現時点の転流状態に発生させることができ
る。これらの時間量を（モータの回転速度に反比例す
る）各転流状態の予測持続時間に比例させ続けることに
よって本発明はモータの回転速度の変動に適応する遅延
を行うことができる。

【０００７】本発明の好ましい実施例では転流遅延がモ
ータの回転速度に適応する。モータ巻線から出た逆ＥＭ
Ｆ信号を使用して、のこぎり波発振器をトリガーする。
のこぎり波発振器のパラメータは集積回路の外部回路機
構によって調整される場合とされない場合がある。のこ
ぎり波発振器からの出力はトラック-アンド-ホールド回
路により保存される。トラック-アンド-ホールド回路の
出力は分圧器に送られ、分圧器はトラック-アンド-ホー
ルド回路からの電圧を比例して低下させる。この比例低
下された分圧器の電圧出力は入力として比較器へ送られ
る。比較器の反転入力部はのこぎり波発振器の出力部に
結合される。

【０００８】モータ巻線からの逆ＥＭＦ信号はモータ回
転子の特定角度位置を示す時間内の特定の瞬間を定め
る。このような各瞬間に逆ＥＭＦ信号によってトリガー
されるとのこぎり波発振器は電圧を発生し始め、この電
圧は時間の経過に応じて直線的に増大する。モータ回転
子には質量があり回転慣性を示すため、瞬時に大きく速
度を変えることはできない。モータ回転子の慣性は短い
時間のあいだ実質的に均一の速度で回転し続け、のこぎ
り波発振器の出力部での電圧の増大は時間とモータ回転
子の角度位置の両方に比例する。トラック-アンド-ホー
ルド回路は次の逆ＥＭＦ信号のトリガー現象が起こると
きにのこぎり波発振器の出力部の電圧を保存する。この
値は一つの転流状態の逆ＥＭＦ信号の感知と次の転流状
態に続く逆ＥＭＦ信号とのあいだの時間の量である。分
圧器はトラック-アンド-ホールド回路により保存された
持続時間に比例する時間量である電圧を比例的に低下さ
せる。モータの回転速度は単一の転流状態の時間では比
較的均一であるためこれらの比例時間量はモータ回転子
の比例回転量を示す。比較器は分圧器の比例電圧出力を
のこぎり波発振器の出力と比較する。のこぎり波発振器
の出力により表される逆ＥＭＦ信号探知以後の時間量が
分圧器の出力により表される前回の転流状態の持続時間
の特定分数を越えるとき、比較器の出力が変わる。その
結果、比較器の出力はモータの回転速度の変動に適応
し、回転速度と無関係に回転子の一定角度位置を厳密に
表す遅延を実行する。

【０００９】本発明は単一の集積回路に複雑な回路機構
や外部構成要素を設ける必要なしにモータの回転速度の
変動に適応する多極ブラシレス直流モータのための転流
遅延を実施するため、さらに効率的で、信頼性のある、
経済的な適応型転流遅延を行う方法を提供する。

【００１０】

【実施例】モータの回転速度の変動に適応する多極ブラ
シレス直流モータのための転流遅延を提供する回路につ
いて述べる。ＣＭＯＳ技術の使用、集積回路上での本発
明の製作、バッファ増幅器の使用、キャパシタ及び抵抗
の値などの多くの特定の詳細事項について本発明をさら
に充分に説明するために以下の説明の中で詳しく述べ
る。しかし、技術精通者にはこれらの特定の詳細事項が
なくても本発明を実施できることは明白である。その他
の点では発明が不必要にわかりにくくならないよう、公
知の特徴については詳しく説明しない。

【００１１】本明細書において、用語「逆ＥＭＦ感知入
力」は逆ＥＭＦ信号を受けこれを調整するための回路の
ことを示す。

【００１２】先行技術の方法は適応する転流遅延を実施
するために開発されたがこれらの方法は本発明よりも複
雑である。先行技術で使用された１つの方法はカウンタ
／タイマなどのデジタル回路機構の使用を含む周期測定
とそれに続く周期区分を行うものである。他の先行技術
の方法では周期測定と区分を複数のキャパシタの充電及
び放電によるアナログ方法で行われる。

【００１３】先行技術の方法にはそれにともなう多くの
欠点がある。カウンタ／タイマなどの回路を使用するデ
ジタル周期測定とそれに続く周期区分では充分な時間分
解能を得るためにかなりの回路機構が必要である。複数
のキャパシタの充電及び放電にもとづくアナログ周期測
定と区分では集積回路の形態での製作が困難ないくつか
の構成要素が必要である。すべての必要な構成要素を単
一の集積回路に含めることができない場合は集積回路の
外部の他の要素を接続しなければならない。外部要素を
追加するとプリント回路板上に占める空間の量が増え、
費用がかかり、複雑な回路が必要であって回路の信頼性
が低くなる。

【００１４】本発明の実施例のブロック図を図１に示
す。この実施例では逆ＥＭＦ比較器１１９は信号１１８
を制御ロジック回路１０７へ供給する。制御ロジック回
路１０７は（制御信号１０８によって）のこぎり波発振
器１０１の作動を制御し、また（制御信号１１７によっ
て）トラック-アンド-ホールド回路１０３及び１０３_a
を制御する。のこぎり波発振器１０１は電圧が時間の直
線関数である傾斜出力を結合部１１０へ供給する。のこ
ぎり波発振器１０１は結合部１０９を通してオプション
の外部制御回路１０２により調整することができる。２
個のトラック-アンド-ホールド回路１０３と１０３_aが
設けられており、それらは交互に作動する。制御信号１
１７の作用によって１０３_aがホールドしているとき１
０３はトラッキングし（すなわちノード１１０での電圧
Ｖ_tに従い）、あるいは１０３_aがトラッキングしている
とき１０３はホールドする。普通は制御信号１０８の作
用によってのノード１１０ののこぎり波が運転サイクル
となる。トラック-アンド-ホールド回路１０３の出力は
結合部１１１を通して分圧器１０４に加えられる。分圧
器１０４は結合部１１２及び１１３で比例低下出力電圧
を発生する。これらの比例低下出力電圧は前回のサイク
ルの持続時間の分数である。経過した現在のサイクルの
分数であるのこぎり波発振器１０１の出力は、分圧器１
０４の出力とともに比較器１０５及び１０６の入力部に
加えられる。のこぎり波発振器１０１からの入力が分圧
器１０４により供給された値を越えると結合部１１４及
び１１５のこの回路の出力が状態を変える。ノード１１
０の電圧Ｖ_tは分圧器１０４_aに供給され、分圧器１０４
_aの出力１２０はトラック-アンド-ホールド回路１０３_a
の出力１２１とともに比較器１０６_aに加えられる。比
較器１０６_aは分圧器１０４_aからの電圧がトラック-ア
ンド-ホールド回路１０３_aからの電圧を越えると状態を
変える。

【００１５】本発明はその機能を果たすために複雑なデ
ジタル回路機構を必要としないため、先行技術のデジタ
ル方法の複雑さを回避できる。本発明によれば、すべて
の構成要素を単一の集積回路上に配置することができ、
あるいは本発明をモータの最も広い適用範囲に適用でき
るようにタイミング構成要素に集積回路を使用しないよ
うにすることができる。本発明は単一の集積回路上に全
部を組込むことができるため、先行技術のアナログ方法
による大きさ、費用及び複雑さを回避することができ
る。

【００１６】本発明の実施例の回路図を図２に示す。実
施例ではのこぎり波発振器ブロック１０１はスイッチ２
０１，２０２及び２０６，キャパシタ２０３，演算増幅
器２０４及びキャパシタ２０５から構成されている。ス
イッチ２０１の第１端子は電圧Ｖ_inに結合されている。
スイッチ２０１の第２端子はグランドに結合されてい
る。スイッチ２０１のベース端子はキャパシタ２０３の
第１端子に結合されている。キャパシタ２０３の第２端
子はスイッチ２０２のベース端子に結合されている。ス
イッチ２０２の第１端子はグランドに結合されている。
スイッチ２０２の第２端子は演算増幅器２０４の反転入
力部２１９に結合されている。演算増幅器２０４の非反
転入力部２１８はグランドに結合されている。キャパシ
タ２０５の第１端子は演算増幅器２０４の反転入力部２
１９に結合されており、またスイッチ２０６の第１端子
に結合されている。キャパシタ２０５の第２端子は演算
増幅器２０４の出力部２２６とスイッチ２０６の第２端
子に結合されている。スイッチ２０１及び２０２はＤＰ
ＤＴスイッチとして連動して作動する。スイッチ２０６
は制御信号１０８に結合されている。

【００１７】本発明の実施例ではトラック-アンド-ホー
ルド回路ブロック１０３はスイッチ２０９，キャパシタ
２１０及び演算増幅器２１１から構成される。スイッチ
２０９の第１端子は結合部１１０に結合されている。ス
イッチ２０９の第２端子はキャパシタ２１０の第１端子
と演算増幅器２１１の非反転入力部２２０に結合されて
いる。キャパシタ２１０の第２端子はグランドに結合さ
れている。演算増幅器２１１の反転入力部２２１は演算
増幅器２１１の出力部２２７と結合部１１１に結合され
ている。スイッチ２０９は制御信号１１７に結合されて
いる。

【００１８】分圧器ブロック１０４は抵抗２１２，２１
３，２１４及び２１５と共に本発明の実施例に組込まれ
る。抵抗２１２の第１端子は結合部１１１に結合されて
いる。抵抗２１２の第２端子は抵抗２１３の第１端子と
結合部１１２に結合されている。抵抗２１３の第２端子
は抵抗２１４の第１端子と結合部１１３に結合されてい
る。抵抗２１４の第２端子は抵抗２１５の第１端子に結
合されている。抵抗２１５の第２端子はグランドに結合
されている。

【００１９】上部の比較器ブロック１０５は比較器２１
６と共に組込まれる。比較器２１６の非反転入力部２２
２は結合部１１０に結合されている。比較器２１６の反
転入力部２２３は結合部１１２に結合されている。比較
器２１６の出力部２２８は結合部１１４に結合されてい
る。

【００２０】下段の比較器ブロック１０６は比較器２１
７と共に組込まれる。比較器２１７の非反転入力部２２
４は結合部１１０に結合されている。比較器２１７の反
転入力部２２５は結合部１１３に結合されている。比較
器２１７の出力部２２９は結合部１１５に結合されてい
る。

【００２１】トラック-アンド-ホールド回路１０３_aに
はスイッチ２０９_a，演算増幅器２１１_a及びキャパシタ
２１０_aが含まれる。スイッチ２０９_aの１つの端子は発
振器ブロック１０１からの出力部１１０に結合されてい
る。スイッチ２０９_aの他の端子は演算増幅器２１１_aの
非反転入力部２２０_aとキャパシタ２１０_aの第１端子に
結合されている。キャパシタ２１０_aの第２端子はグラ
ンドに結合されている。スイッチ２０９_aは制御ロジッ
ク回路ブロック１０７の制御信号１１７によって制御さ
れる。演算増幅器２１１_aの出力部２２７_aはそれ自体の
反転入力部２１１_aへのフィードバックループと比較器
ブロック１０６_aの比較器２３２の反転入力部２３４に
結合されている。

【００２２】分圧器１０４_aは抵抗２３０及び２３１か
らなる。のこぎり波発振器ブロック１０１からの信号１
１０は抵抗２３０と２３１を通じてグランドに結合され
ている。分圧器１０４_aの出力１２０は抵抗２３０と２
３１の接合部から得られ、比較器ブロック１０６_aの比
較器２３２の非反転入力部２３３に供給される。比較器
２３２は結合部１２２に結合される出力２３５を供給す
る。

【００２３】制御ロジック回路１０７は（制御信号１０
８により）スイッチ２０６の作動を制御する。逆ＥＭＦ
比較器１１９はモータコイル及び転流状態カウンタから
の入力を受け通電されていないモータ巻線端子に発生す
る逆起電力（逆ＥＭＦ）にもとづいて制御ロジック回路
１０７へ信号１１８を供給する。制御ロジック回路１０
７は感知した逆ＥＭＦと現在の転流状態にもとづいて制
御信号１０８をスイッチ２０６へ、また制御信号１１７
をスイッチ２０９と２０９_aへと供給する。逆ＥＭＦに
もとづいて転流信号を感知し発生する方法については、
１９９０年１１月７日に出願した米国特許出願７／６１
０,１０３号「双極／単極駆動型逆ＥＭＦ転流感知シス
テム」と１９８９年９月２５日出願の米国特許出願７／
４１１,７１２号「自己転流、逆ＥＭＦ感知、ブラシレ
ス直流モータコントローラ」に述べられている。これら
の両出願は今回の出願の譲受人に譲渡され、これらの言
及により本明細書に組込まれる。

【００２４】本発明の実施例では、のこぎり波発振器ブ
ロック１０１はスイッチド・キャパシタ電流源と積分演
算増幅器と共に組込まれる。スイッチド・キャパシタ電
流源はスイッチ２０１と２０２を使用してキャパシタ２
０３の充電及び放電を行う。キャパシタ２０５は演算増
幅器２０４のフィードバック通路内にあるため演算増幅
器２０４は積分器として機能する。スイッチ２０１と２
０２は１つのＤＰＤＴスイッチとして同時に作動する。
すなわち、スイッチ２０１と２０２はともに各第１端子
（Ｖ_inとグランド）または各第２端子（グランドと端子
２１９）上でいずれかに閉じられている。これらのスイ
ッチが第１端子上で閉じているときキャパシタ２０３は
電圧Ｖ_inへと充電される。スイッチが第２端子上で閉じ
ているとき演算増幅器２０４が正に積分するように駆動
キャパシタ２０３は積分器回路を負に放電する。スイッ
チ２０１と２０２が連続周波数で作動される場合、演算
増幅器２０４にもとづいて積分器回路の入力部に送られ
る、単位時間あたりの電荷の量（すなわち電流）は時間
の経過に対して一定である。時間の経過に対して一定の
入力電流によって積分器の出力は時間の経過とともに直
線的に増加する電圧となる。積分器の出力が増加する速
度はキャパシタ２０３の値に対するキャパシタ２０５の
値の比とスイッチ２０１と２０２が作動する速度と電圧
Ｖ_inによって定まる。スイッチ２０１と２０２が作動す
る速度はスイッチド・キャパシタ電流源のクロック周波
数、すなわちｆ_cとして示される。キャパシタ値の比と
クロック周波数は両方とも正確に制御することができる
ため積分器の特性を充分に決定することができる。

【００２５】積分サイクルが始まる時点は制御ロジック
ブロック１０７からの制御信号１０８と１１７によって
定まる。スイッチ２０６は閉じ、キャパシタ２０５を短
絡し、キャパシタを完全に放電する。次にスイッチ２０
６は開き、キャパシタ２０５は充電を開始する。キャパ
シタ２０５上の電圧はスイッチ２０６が開いてからの経
過時間に比例する電圧で「段階的」傾斜を形成する。速
度ｆ_cはスイッチ２０６の作動速度よりずっと速い。

【００２６】演算増幅器２０４の出力２２６が積分サイ
クルの完了時に最大値に達してスイッチ２０６が閉じる
前に、トラック-アンド-ホールド回路ブロック１０３は
結合部１１０でののこぎり波発振器１０１により発生さ
れる最大電圧をサンプルする。スイッチ２０９の作動は
（制御信号１１７を通じて）制御ロジック回路１０７に
より制御される。結合部１１０の電圧をサンプルするた
めにスイッチ２０９は閉じ、結合部１１０の電圧までキ
ャパシタ２１０を充電する。スイッチ２０９はスイッチ
２０６が閉じて結合部１１０の電圧がその最低電圧まで
下がる前に開く。演算増幅器への入力は普通実質的には
電流を流さない。スイッチ２０９が開いている場合、ス
イッチ２０９を通ってまたは演算増幅器２１０の非反転
入力部２２０へと実質的には電流は流れない。したがっ
て、キャパシタ２１０に保持された電荷はそこにとどま
り、のこぎり波発振器１０１の出力のピーク電圧までキ
ャパシタ２１０に充電し続ける。演算増幅器２１１は出
力部２２７に結合された反転入力部２１１により単一ゲ
インフォロアとして結線される。単一ゲインフォロアと
して出力部２２７の電圧は演算増幅器の作動範囲内の非
反転入力部２２０の電圧に等しいままとなる。その結
果、演算増幅器２１１は結合部１１１の電圧をキャパシ
タ２１０上の電圧に等しくなるよう維持する。

【００２７】結合部１１１の電圧は分圧器ブロック１０
４への入力を供給する。分圧器ブロック１０４の上端は
結合部１１１である。分圧器ブロック１０４の下端はグ
ランドであり、グランドは抵抗２１５の第２端子に結合
されている。分圧器ブロック１０４は抵抗２１２，２１
３，２１４及び２１５を使用し抵抗２１２，２１３，２
１４及び２１５の比にしたがって結合部１１１の電圧に
比例する出力電圧を発生する。抵抗２１２，２１３，２
１４及び２１５の値の比によって結合部１１２及び１１
３の電圧が定まる。これらの抵抗の正確な絶対値は回路
の作動範囲内で変更することがある。特定のモータシス
テムに期待する精密な遅延を行うかあるいは転流プロセ
スの固有の固定遅延を補償するため抵抗の比を選ぶ。た
とえば、抵抗２１２，２１３，２１４及び２１５がすべ
て同じ値を持つこともある。これらの抵抗がすべて同じ
値を持つ場合は分圧器は結合部１１２に結合部１１１の
電圧の４分の３である電圧を発生する。分圧器は結合部
１１３に結合部１１１の電圧の２分の１である電圧を発
生する。

【００２８】結合部１１１の電圧はトラック-アンド-ホ
ールド回路ブロック１０３により発生され、また前回の
積分周期ののこぎり波発振器１０１の出力のピーク電圧
であるため結合部１１２の電圧は前回の積分周期のピー
ク積分電圧の４分の３であり、結合部１１３の電圧は前
回の積分周期のピーク積分電圧の２分の１である。

【００２９】ブロック１０３_aの作動はブロック１０３
と相補関係にあり、ブロック１０３がホールディングさ
れているときはトラックし、逆の場合も同様である。ブ
ロック１０３_aは１０３が電圧Ｖ_tをトラックし始めると
キャパシタ２１０_a上の電圧Ｖ_t（結合部１１０）の値を
保存する。スイッチ２０９と２０９_aはトラック-アンド
-ホールド回路１０３がＶ_tによって達成されたピーク電
圧を保存し、トラック-アンド-ホールド回路１０３_aが
前回のサイクルからのピーク電圧の既知の分数に等しい
電圧を保存するように作動する。制御ロジックと比較器
ブロック１０５の作用によって、比較器ブロック１０５
がハイになるとスイッチ２０９_aは開く。したがって、
キャパシタ２１０_aに保存された電圧は普通は結合部１
１４、すなわちＯＵＴ₁の状態の変化によって表される
時間である前回の周期の既知の分数の代表値である。分
圧器ブロック１０４_aは電圧Ｖ_tの分数を出し、比較器１
０６_aはこのＶ_tの分数がブロック１０３_aの出力を越え
るときに状態を切替える。たとえば、結合部１１２の電
圧が結合部１１１の電圧の４分の３であり、結合部１２
０の電圧が結合部１１０の２分の１であるように分圧器
が選択した場合、比較器ブロック１０６_aはＶ_tが値の等
しい抵抗２３０と抵抗２３１のための前回のサイクルか
らのピーク値の１.５倍よりも高くなるときに状態を変
える。したがって、比較器ブロック１０６_aの状態の変
化は前回の周期に等しい時間から１.５倍の時間が経過
し逆ＥＭＦ事象が起こらなかったときにはいつでも発生
する。

【００３０】上部の比較器ブロック１０５は結合部１１
０に結合されている非反転入力部２２２の電圧を結合部
１１２に結合されている反転入力部２２３の電圧と比較
する。積分周期の初めは結合部１１０は最低電圧であ
る。結合部１１２は前回の積分周期のピーク積分電圧の
約４分の３の積分周期の持続時間でホールドされる。現
時点の積分周期が進むにつれて結合部１１０ののこぎり
波発振器の出力は増加する。結合部１１０の電圧が結合
部１１２の電圧を越えると、比較器２１６は状態を変え
出力２２８はアクティブになり、その結果結合部１１４
の状態が変わる。

【００３１】比較器ブロック１０６には比較器２１７が
含まれ、これは非反転入力部２２４と反転入力部２２５
の電圧を比較する。非反転入力部２２４は結合部１１０
に結合されている。反転入力部２２５は結合部１１３に
結合されている。結合部１１０の電圧はのこぎり波発振
器ブロック１０１の出力であり前回の逆ＥＭＦ信号の検
知以後の経過時間の量に比例して増加する。結合部１１
３の電圧は結合部１１１の電圧の半分にほぼ等しい。結
合部１１１の電圧はトラック-アンド-ホールド回路１０
３の出力を表し、前回の転流サイクルの最大積分電圧で
ある。時間の量が前回の転流サイクルの持続時間の約２
分の１に等しい現在の転流サイクルの中で経過したと
き、結合部１１０に結合されている非反転入力部２２４
の電圧は結合部１１３に結合されている反転入力部２２
５の電圧を越える。非反転入力部２２４の電圧が反転入
力部２２５の電圧を越えるとき、比較器２１７は状態を
変え出力２２９はアクティブになり、その結果結合部１
１５の状態が変わり、それがアクティブになる。

【００３２】実施例ではクロックパルスをカウントする
ことによってモータの希望の回転速度を制御するモータ
速度制御システムと一緒に使用することができる。速度
制御システムがモータの各回転が一定数のクロックパル
スカウントであるようなモータを制御する場合、各転流
周期は一定数のクロックパルスカウントにほぼ近づく。
ｆ_c（積分器クロック）を速度制御クロックに関連させ
ることによって、積分器と速度制御は構成要素の値を変
える必要なく（クロックパルス率を選択することにより
設定する）広範囲のモータ速度で最適に作動する。

【００３３】本発明のもう一つの実施例を図３に示す。
図３の本発明の実施例では、のこぎり波発振器ブロック
１０１に電流源３０１と演算増幅器３０２が含まれる。
電流源３０１の第１端子は供給電圧Ｖ_ccに結合されてい
る。電流源３０１の第２端子はボンディングパッド３０
４に、またスイッチ３０５の第１端子に、さらに演算増
幅器３０２の非反転入力部３０６に結合されている。ス
イッチ３０５の第２端子はグランドに結合されている。
演算増幅器３０２の反転入力部３０７は演算増幅器３０
２の出力部３０８に結合されている。演算増幅器３０２
の出力部３０８は結合部１１０に結合されている。スイ
ッチ３０５は制御信号１０８に結合されている。

【００３４】結合部１１０はトラック-アンド-ホールド
ブロック１０３と１０３_aに各々結合されている。トラ
ック-アンド-ホールドブロック１０３と１０３_aの制御
は制御信号１１７により規定される。トラック-アンド-
ホールドブロック１０３の出力部は結合部１１１を通し
て分圧器１０４に結合されている。トラック-アンド-ホ
ールドブロック１０３_aの出力部は結合部１２１を通し
て比較器ブロック１０６_a内の比較器２３２の反転入力
部２３４に結合されている。結合部１１０は分圧器１０
４_aにも結合されている。分圧器１０４_aの出力部は結合
部１２０を通して比較器ブロック１０６_a内の比較器２
３２の非反転入力部２３３に結合されている。比較器ブ
ロック１０５と１０６は図２に関して述べたように分圧
器１０４に結合されている。

【００３５】図３の本発明の実施例にはオプションの外
部制御回路ブロック１０２が含まれている。外部制御回
路ブロック１０２にはキャパシタ３０３が含まれる。キ
ャパシタ３０３の第１端子は結合部１０９に結合されて
いる。結合部１０９はボンディングパッド３０４に結合
されている。キャパシタ３０３の第２端子はグランドに
結合されている。

【００３６】図３の実施例のトラック-アンド-ホールド
回路ブロック１０３にはスイッチ２０９，キャパシタ２
１０及び演算増幅器２１１が含まれる。スイッチ２０９
の第１端子は結合部１１０に結合されている。スイッチ
２０９の第２端子はキャパシタ２１０の第１端子と演算
増幅器２１１の非反転入力部２２０に結合されている。
キャパシタ２１０の第２端子はグランドに結合されてい
る。演算増幅器２１１の反転入力部２１１は演算増幅器
２１１の出力部２２７と結合部１１１に結合されてい
る。スイッチ２０９は制御信号１１７に結合されてい
る。

【００３７】分圧器ブロック１０４には抵抗２１２，２
１３，２１４及び２１５が含まれる。抵抗２１２の第１
端子は結合部１１１に結合されている。抵抗２１２の第
２端子は結合部１１２と抵抗２１３の第１端子に結合さ
れている。抵抗２１３の第２端子は結合部１１３と抵抗
２１４の第１端子に結合されている。抵抗２１４の第２
端子は抵抗２１５の第１端子に結合されている。抵抗２
１５の第２端子はグランドに結合されている。

【００３８】比較器ブロック１０５には比較器２１６が
含まれる。比較器２１６の非反転入力部２２２は結合部
１１０に結合されている。比較器２１６の反転入力部２
２３は結合部１１２に結合されている。比較器２１６の
出力部２２８は結合部１１４に結合されている。

【００３９】比較器ブロック１０６には比較器２１７が
含まれる。比較器２１７の非反転入力部２２４は結合部
１１０に結合されている。比較器２１７の反転入力部は
結合部１１３に結合されている。比較器２１７の出力部
２２９は結合部１１５に結合されている。

【００４０】制御ロジック回路１０７は（制御信号１０
８を通して）スイッチ３０５の作動を制御する。図２の
ように、逆ＥＭＦ比較器１１９はモータコイルと転流状
態カウンタからの入力を受け、通電されていないモータ
巻線端子内に存在する逆起電力（逆ＥＭＦ）にもとづい
て制御ロジック回路１０７に信号１１８を発生する。制
御ロジック回路１０７は感知した逆ＥＭＦと現在の転流
状態にもとづいて制御信号１０８をスイッチ３０５へ、
また制御信号１１７をスイッチ２０９と２０９_aへ供給
する。

【００４１】図３の実施例ののこぎり波発振器ブロック
１０１は時間の経過とともに電流を積分し、電流源３０
１により制御される速度で供給電圧Ｖ_ccからキャパシタ
３０３を充電することにより直線的に増加する電圧を発
生する。演算増幅器３０２は単一ゲインフォロアとして
構成されており、反転入力部３０７は出力部３０８に結
合されている。単一ゲインフォロアは演算増幅器の作動
範囲で非反転入力部の電圧に等しい出力を供給する。制
御ロジック回路１０７により制御されるスイッチ３０５
は積分サイクルの開始を定める。積分サイクルを始める
ためにスイッチ３０５は瞬間的に閉じてキャパシタ３０
３を放電する。キャパシタ３０３が放電されると演算増
幅器３０２の入力部３０６と出力部３０８の電圧はゼロ
になる。スイッチ３０５が開いているときキャパシタ３
０３は電流源３０１から充電しはじめ、演算増幅器３０
２の入力部３０６と出力部３０８の電圧は時間とともに
直線的に増加しはじめる。キャパシタ３０３の値がキャ
パシタ２１０よりも十分大きいような実施例では、増幅
器３０２を省いて結合部３０６を結合部３０８に接続し
てもよい。

【００４２】のこぎり波発振器ブロック１０１の出力が
前回の逆ＥＭＦサイクルのピーク値に近づくと、スイッ
チ２０９は閉じてのこぎり波発振器ブロック１０１の出
力に等しい電圧までキャパシタ２１０を充電する。実施
例では、スイッチ２０９は１１４（ＯＵＴ₁）がアクテ
ィブになると閉じ、スイッチ３０５が閉じる直前に開
く。スイッチ２０９の作動は制御ロジック回路１０７に
より制御される。演算増幅器２１１は単一ゲインフォロ
アとして構成され、その反転入力部２２１はその出力部
２２７に結合されている。したがって、出力部２２７の
電圧は非反転入力部２２０の電圧に従い（フォロー
し）、結合部１１１はキャパシタ２１０が充電される電
圧に保持される。

【００４３】ブロック１０３_aでは演算増幅器２１１_aは
電圧フォロアとして構成され、その反転入力部２２１_a
は出力部２２７_aに結合されており、非反転入力部２２
０はキャパシタ２１０_aに結合されている。キャパシタ
２１０_aのもう一方の端子はグランドに結合されてい
る。スイッチ２０９_aはスイッチ２０９とは反対に作動
するよう構成されており、制御信号１１７がハイのとき
にはスイッチ２０９_aは閉じ、キャパシタ２１０_a上の電
圧がノード１１０の電圧に従う。

【００４４】ＯＵＴ₁がアクティブであるときスイッチ
２０９_aは開き、キャパシタ２１０_aはノード１１０の電
圧をホールディングし、この電圧はサイクルの開始から
ＯＵＴ₁の状態が変化するまでの経過時間（前回のサイ
クル周期の約４分の３）の目安となる。

【００４５】分圧器ブロック１０４は結合部１１１の電
圧を比例的に下げて結合部１１２と１１３で出力を供給
する。結合部１１２と１１３の電圧は前回の逆ＥＭＦ周
期の持続時間に比例する。結合部１１０の電圧は現在の
逆ＥＭＦ周期で経過した時間の量であるため結合部１１
２と１１３（すなわち１１２の２倍）の電圧により示さ
れるよりも多い時間の量が現時点の逆ＥＭＦ周期中に経
過したときに比較器ブロック１０５，１０６及び１０６
_aは出力状態を変える。

【００４６】図３に示した本発明の実施例はほとんどの
回路機構を含む単一の集積回路の外部にキャパシタ３０
３とともにボンディングパッド３０４を使用して構成す
ることができるが、ボンディングパッド３０４は使用せ
ずモータパラメータが一定のときにキャパシタ３０３の
ある値についてキャパシタ３０３を集積回路内に組込ん
でもよい。キャパシタ３０３を集積回路の外部に備える
ことによってモータパラメータの範囲が大きくなるが、
キャパシタ３０３を集積回路に含めると費用がかから
ず、部品数が少なくてすみ、回路機構の物理的大きさを
小さくすることができる。

【００４７】本発明のさらに他の実施例を図４に示す。
この実施例ののこぎり波発振器ブロック１０１には電流
源４０２，キャパシタ４０１及び演算増幅器３０２が含
まれる。電流源４０２の第１端子は供給電圧Ｖ_ccに結合
されている。電流源４０２の第２端子はスイッチ３０５
の第１端子、キャパシタ４０１の第１端子及び演算増幅
器３０２の非反転入力部３０６に結合されている。スイ
ッチ３０５とキャパシタ４０１の第２端子はグランドに
結合されている。演算増幅器３０２の反転入力部３０７
は演算増幅器３０２の出力部３０８と結合部１１０に結
合されている。電流源４０２の第３端子はボンディング
パッド３０４に結合されている。この実施例の外部制御
回路ブロック１０２は抵抗４０３を含んでいる。抵抗４
０３の第１端子は結合部１０９に結合されており、この
結合部はボンディングパッド３０４に結合されている。
抵抗４０３の第２端子はグランドに結合されている。ス
イッチ３０５は制御信号１０８に結合されている。

【００４８】回路の残りの部品としてはトラック-アン
ド-ホールド回路ブロック１０３と１０３_a，分圧器ブロ
ック１０４と１０４_a，比較器ブロック１０５，１０６
及び１０６_a及び制御ロジック回路１０７があり、これ
らは図３に示した他の実施例に使用されている回路と同
一でよい。

【００４９】図４の実施例のキャパシタ４０１はキャパ
シタ３０３が電流源３０１を通して充電される図３の他
の実施例の場合と同様の方法で電流源４０２を通して充
電される。実質的に一定の電流が電流源４０２を通るに
つれてキャパシタ４０１は時間の経過に応じて実質的に
直線的に増加する電圧へと充電される。演算増幅器３０
２は単一ゲインフォロアとして構成され、その非反転入
力部３０６の電圧に等しい出力電圧を発生する。したが
って、結合部１１０の電圧はキャパシタ４０１上の直線
的に増加する電圧に等しい。図３の実施例の場合と同様
にスイッチ３０５は逆ＥＭＦサイクルの開始にもとづい
て開きあるいは閉じる。

【００５０】図３に示した本発明の実施例ではのこぎり
波発振器ブロック１０１の出力が時間の経過とともに増
加する速度をキャパシタ３０３の値を変えることによっ
て制御することができるが、図４に示した本発明の実施
例ではこの速度を抵抗４０３の値を変えることによって
制御することができる。電流が電流源４０２を通る速度
は抵抗４０３の値によって制御される。したがって、抵
抗４０３の値を変えると電流が電流源４０２を通る速度
とキャパシタ４０１を充電する速度が変わる。

【００５１】図５はモータがほぼ一定速度で作動してい
るときに発生する波形を示している。第１波形５０１は
各々本発明の図２の実施例，図３の実施例及び図４の実
施例のキャパシタ２０５，３０３及び４０１上の電圧
（すなわち単一ゲイン電圧フォロア２２６，３０８及び
３０８の出力）を表している。電圧５０１は（図２の）
スイッチ２０６または（図３と図４の）スイッチ３０５
が閉じるまで実質的に直線的に増加し、閉じると電圧は
急速にゼロに下がる。

【００５２】第２波形５０２は３つの実施例のキャパシ
タ２１０上の電圧を表している。電圧５０２は前回の逆
ＥＭＦサイクルの持続時間の一部が経過するまでの前回
の逆ＥＭＦサイクルのあいだは電圧５０１のピーク値の
ままである。この持続時間の一部が経過した後スイッチ
２０９は閉じ、キャパシタ２１０上の電圧はのこぎり波
発振器ブロック１０１の出力をトラックする。スイッチ
２０６または３０５が閉じる直前にスイッチ２０９は開
き、電圧５０２をのこぎり波発振器ブロック１０１の出
力のピーク電圧に保持する。

【００５３】第３の波形５０５はキャパシタ２１０_aの
電圧であり、したがってこれはブロック１０３_aの出
力，結合部１２１上の電圧を表す。これは時間Ｔ₁中の
Ｖ_tの値である。第４の波形５０３は上部の比較器ブロ
ック１０５の出力を表し、それは結合部１１４にある。
比較器ブロック１０５の出力は結合部１１０の電圧が結
合部１１２の電圧より低いあいだはロジックレベルロー
のままとどまる。結合部１１０の電圧が結合部１１２の
電圧を越えると比較器ブロック１０５の出力はロジック
レベルハイに変わる。抵抗２１２，２１３，２１４及び
２１５がすべて同じ値である場合電圧５０３は逆ＥＭＦ
サイクルの約４分の３が経過したあとロジックレベルハ
イへと切替わり、各逆ＥＭＦサイクルの初めにロジック
レベルハイからロジックレベルローへ切替わる。

【００５４】転流遅延を行うことに加えて、この回路は
モータコイルからのノイズ過渡現象を切替える有害な効
果を打ち消す方法を提供する。図５では「Ｓ₁閉鎖」が
起こる時点は逆ＥＭＦ事象が起きるときである。（Ｓ₁
は各図でのスイッチ２０６，３０５，７０６及び８１３
を示す）。遅延、すなわちｔ₂、のあとモータコイルは
転流されモータコイルは誘導性のものであるため過渡的
ノイズ信号を発生する。これらの信号は比較器とロジッ
クブロック１０７により有効な逆ＥＭＦ事象として誤っ
て解釈されスプリアスモータ作動が起きることがある。
したがって、ｔ₂後のある程度の時間逆ＥＭＦ信号を遮
断するかまたは無視する必要がある。実際、正当な逆Ｅ
ＭＦ事象（Ｓ₁閉鎖）後に始まる時間のあいだ転流遅延
（ｔ₂とノイズ遮断間隔の合計）後まで、逆ＥＭＦ比較
器１１９からのすべての信号を好都合なように無視する
ことができる。周期ｔ₁のあいだ電圧５０３はこの機能
を果たす。

【００５５】図５の第５波形５０４は下部の比較器ブロ
ック１０６の出力を表している。結合部１１０の電圧が
結合部１１３の電圧よりも低いあいだ電圧５０４はロジ
ックレベルローにとどまる。結合部１１０の電圧が結合
部１１３の電圧を越えると下部比較器ブロック１０６は
ロジックレベルローからロジックレベルハイへと切替わ
る。抵抗２１２，２１３，２１４及び２１５の値が等し
い場合は電圧５０４は逆ＥＭＦサイクルのほぼ半分が経
過したあとロジックレベルローからロジックレベルハイ
へと切替わり、各逆ＥＭＦサイクルの初めにハイロジッ
クレベルからロジックレベルローへと切替わる。

【００５６】第６波形５０６は比較器ブロック１０６_a
の出力を表している。この同様のサイクル周期の例につ
いては結合部１２２に現れるＯＵＴ₃は状態を変えない
が、これはＶ_tが比較器２１０_aに保存された電圧にブロ
ック１０４_aの分圧器分数の逆数を掛けた値よりも大き
い電圧にはならないからである。

【００５７】図６はモータ加速中の本発明の実施例の作
動を示す波形でありまた逆ＥＭＦ事象間の特別な時間の
場合を表している。図６の第１波形６０１はモータ加速
中の図２の実施例、図３の実施例及び図４の実施例のキ
ャパシタ２０３，３０３及び４０１上の電圧をそれぞれ
表している。モータ速度が増加すると一定量の角回転を
行うためにモータ回転子に必要な時間の量は減少する。
結果として、逆ＥＭＦサイクルの持続時間は低下する。
時間ｔ_n，ｔ_n+1及びｔ_n+3は低下する。キャパシタ２０
３，３０３及び４０１のピーク電圧は逆ＥＭＦサイクル
の持続時間に比例しているため電圧６０１のピーク電圧
はモータが加速すると低下する。図６のように第１波形
の周期と振幅はモータが加速すると低下する。

【００５８】図６の第２波形６０３はモータ加速中の上
部比較器ブロック１０５の出力を表している。比較器ブ
ロック１０５は分圧器抵抗が等しいときに入力電圧の約
４分の３の電圧を発生する分圧器出力に結合されている
ため、前回の逆ＥＭＦサイクルの持続時間の約４分の３
後に電圧６０３のローからハイへの転換が起こり、また
次の逆ＥＭＦサイクル開始時にハイからローへの転換が
起こる。電圧５０３または６０３を使用してＳ₂の閉鎖
を直接または間接的に制御することができる。（Ｓ₂は
各図のスイッチ２０９，７０９，１５０１，１２０５_a
及び１２０５_bを示す。）

【００５９】図６の第３波形６０２はモータ加速時の比
較器ブロック１０６の出力を表している。抵抗２１２，
２１３，２１４及び２１５の値が等しい場合電圧６０２
は前回の逆ＥＭＦサイクルの持続時間の約半分が経過し
たのちにロジックレベルローからロジックレベルハイへ
と変わり、また各逆ＥＭＦサイクルの開始時にロジック
レベルハイからロジックレベルローへと変わる。各逆Ｅ
ＭＦサイクルの持続時間がモータが加速するにつれて次
第に短くなるため、電圧６０２のローからハイへの転換
は次第に早く起こるようになる。しかし、サイクルの持
続時間は減少し続けるため、電圧６０２のローからハイ
への転換はサイクルのほぼ同じ相対的位置で起こる。

【００６０】図６の第５波形６０５はキャパシタ２０１
の電圧を表している。保存された電圧は前の周期持続時
間を示している。図６の６番目の波形６０６はキャパシ
タ２１０_aの電圧を表している。保存電圧は各サイクル
の時間ｔ₁中のＶ_tの電圧に等しい。ｔ₁は分圧器１０４
により定まる前の周期の分数であるため、キャパシタ２
１０_aに保存された電圧は前の周期の持続時間の分数で
ある。

【００６１】図６に示した５番目のサイクル、すなわち
周期ｔ_n+4は比較器ブロック１０６_aの作用を示してい
る。このサイクルは前のサイクルよりずっと大きい周期
であり、モータに適用するにはスプリアス作動のエラー
があることを考慮すべきである。モータ速度は普通は隣
接サイクル間ではさほど急速に変化できないため、時間
ｔ_n+4での６０１（Ｖ_t）のような波形は逆ＥＭＦ比較器
の不適切な作動またはモータの順次作動に一時的な中断
があることを意味する。この（異常に長くまたきわめて
不適切な）周期が回路により保存されたときはそれに続
く周期ｔ_n+5はノイズブランク期内に入ることが多く
（サイクルｔ_n+5に対するｔ₁は前回の長い周期ｔ_n+4に
より定まる大きな値となるであろう）無視される。しか
し、ブロック１０３_aは周期ｔ_n+3の時間ｔ₁での電圧Ｖ_t
を保存しており、分圧器１０４_aにより設定されたＶ_tの
分数値がキャパシタ２１０_aに保存された電圧値を越え
るとき比較器ブロック１０６_aは状態を変える。比較器
ブロック１０６_aが変化するとそれによってブロック１
０３が探知から保持へと変わり、ブロック１０３_aは保
持から遮断へと変わる。次に、６０５により示された電
圧は（エラーである）ピーク値までＶ_tをトラッキング
するのを妨げられ、かわりに既知の値により前回のピー
ク値よりも大きい電圧値に制限される。

【００６２】ノイズブランク（周期ｔ₁）の作用とブロ
ック１０３_a，１０４_a及び１０６_a（周期ｔ₄）の作用に
よって、逆ＥＭＦ信号への反応は前回のサイクルの周期
にもとづいて時間を拘束される。

【００６３】図５及び図６は前回の逆ＥＭＦサイクルの
持続時間のそれぞれ４分の３及び２分の１で変化する比
較器ブロック１０５及び１０６の出力を示すが、その他
の比率は抵抗２１２，２１３，２１４及び２１５の比を
変えることによって選択することができる。抵抗２１
２，２１３，２１４及び２１５の値は（等しくてもよい
が）等しくなくてもよく、任意の適切な値に設定して希
望のタイミング関係とすることができる。同様に抵抗２
３０及び２３１の値を任意の適切な値に設定して、希望
の関係とすることができる。

【００６４】図２の本発明の実施例のＣＭＯＳ（相補型
金属酸化膜半導体）使用の例を図７に示す。ＣＭＯＳ使
用の例では正の供給電圧Ｖ_PDはｐチャンネルＭＯＳＦＥ
Ｔ７３０の第１端子に結合されている。ｐチャンネルＭ
ＯＳＦＥＴ７３０の第２端子は抵抗７３１の第１端子に
結合されている。抵抗７３１の第２端子は抵抗７３２の
第１端子に結合されている。抵抗７３２の第２端子は抵
抗７３３の第１端子に結合されている。抵抗７３３の第
２端子は抵抗７３４の第１端子に結合されている。抵抗
７３４の第２端子は抵抗７３５の第１端子に結合されて
いる。抵抗７３５の第２端子は抵抗７３６の第１端子に
結合されている。抵抗７３６の第２端子は抵抗７３７の
第１端子に結合されている。抵抗７３７の第２端子は抵
抗７３８の第１端子に結合されている。抵抗７３８の第
２端子は抵抗７３９の第１端子に結合されている。抵抗
７３９の第２端子はノードＶ_INTに結合されている。ノ
ードＶ_INTはｎチャンネルＭＯＳＦＥＴ７０１の第１端
子と抵抗７４０の第１端子にも結合されている。抵抗７
４０の第２端子は負の供給電圧Ｖ_NDに結合されている。

【００６５】ｎチャンネルＭＯＳＦＥＴ７０１の第２端
子はキャパシタ７０３の第１端子とｎチャンネルＭＯＳ
ＦＥＴ７０７の第１端子に結合されている。ｎチャンネ
ルＭＯＳＦＥＴ７０７の第２端子は負の供給電圧Ｖ_NDに
結合されている。キャパシタ７０３の第２端子はｎチャ
ンネルＭＯＳＦＥＴ７０２の第１端子とｎチャンネルＭ
ＯＳＦＥＴ７０８の第１端子に結合されている。ｎチャ
ンネルＭＯＳＦＥＴ７０８の第２端子は負の供給電圧Ｖ
_NDに結合されている。ｎチャンネルＭＯＳＦＥＴ７０１
及び７０８のゲート端子は入力部ＣＫ₂に結合されてい
る。ｎチャンネルＭＯＳＦＥＴ７０２及び７０７のゲー
ト端子は入力部ＣＫ₃に結合されている。ｎチャンネル
ＭＯＳＦＥＴ７０２の第２端子はノードＶ_Iに結合され
ている。

【００６６】ノードＶ_IはまたｎチャンネルＭＯＳＦＥ
Ｔ７４１の第１端子，演算増幅器７０４の反転入力部７
１９，キャパシタ７０５の第１端子及びｎチャンネルＭ
ＯＳＦＥＴ７０６の第１端子に結合されている。ｎチャ
ンネルＭＯＳＦＥＴ７４１の第２端子は負の供給電圧Ｖ
_NDに結合されている。制御信号１０８に等しい入力ＺＥ
ＲＯ^*はインバータ７４２の入力部に結合されている。
インバータ７４２の出力はｎチャンネルＭＯＳＦＥＴ７
０６及び７４１のゲート端子に結合されている。演算増
幅器７０４の非反転入力７１８は負の供給電圧Ｖ_NDに結
合されている。ｎチャンネルＭＯＳＦＥＴ７０６の第２
端子はノードＶ_Tに結合されている。ノードＶ_Tはまたキ
ャパシタ７０５の第２端子，演算増幅器７０４の出力部
７２６，ＣＭＯＳスイッチ７０９及び７０９_aの第１端
子，比較器７１６の非反転入力部７２２及び比較器７１
７の非反転入力部７２４に結合されており、また抵抗７
１４_aを通して比較器７１７_aの非反転入力部に結合され
ている。比較器７１７_aの非反転入力部は抵抗７１５_aを
通してＶ_NDに結合されている。

【００６７】ＣＭＯＳスイッチ７０９の第２端子はノー
ドＶ_Sに結合されている。ノードＶ_Sはまたキャパシタ７
１０の第１端子と演算増幅器７１１の非反転入力７２０
に結合されている。キャパシタ７１０の第２端子は負の
供給電圧Ｖ_NDに結合されている。演算増幅器７１１の出
力部７２７はノードＶ_Hに結合されている。ノードＶ_Hは
また演算増幅器７１１の反転入力部７２１と抵抗７１２
の第１端子に結合されている。抵抗７１２の第２端子は
ノードＶ₁に結合されている。ノードＶ₁はまた、比較器
７１６の反転入力部７２３と抵抗７１３の第１端子に結
合されている。抵抗７１３の第２端子はノードＶ₂に結
合されている。

【００６８】ＣＭＯＳスイッチ７０９_aの第２端子はノ
ード７５０に結合されている。ノード７５０はキャパシ
タ７１０_aを通してグランドに、また比較器７１１_aの非
反転入力部に結合されている。スイッチ７０９及び７０
９_aは制御信号１１７によって制御される。制御信号１
１７はインバータ７４３_aを通してスイッチ７０９_aの１
個の制御端子に結合されており、またスイッチ７０９_a
の他の制御端子に直接結合されている。制御信号１１７
はまたインバータ７４３を通してスイッチ７０９の１個
の制御端子に結合されており、またスイッチ７０９の他
の制御端子に直接結合されている。増幅器７１１_aの出
力部７２７_aは増幅器７１１_aと比較器７１７_aの反転入
力部に結合されている。

【００６９】抵抗７４４，７４５，７４６及び７４７は
端子ＩＮ₁へのどれかが選択され接続される。抵抗７４
４の第１端子は非接続のままとされる。抵抗７４４の第
２端子は抵抗７４５の第１端子に結合されている。抵抗
７４５の第２端子は抵抗７４６の第１端子に結合されて
いる。抵抗７４６の第２端子は抵抗７４７の第１端子に
結合されている。抵抗７４７の第２端子はノードＶ₂に
結合されている。入力部ＩＮ₁は図７のように抵抗７４
４，７４５，７４６及び７４７のいずれか１つの第１端
子と接続することができる。ノードＶ₂はまた比較器７
１７の反転入力部７２５と抵抗７１４の第１端子に結合
されている。抵抗７１４の第２端子は抵抗７１５の第１
端子に結合されている。抵抗７１５の第２端子は負の供
給電圧Ｖ_NDに結合されている。比較器７１６の出力部７
２８は出力部ＯＵＴ₁に結合されている。比較器７１７
の出力部７２９は出力部ＯＵＴ₂に結合されている。比
較器７１７_aの出力部７２９_aは出力部ＯＵＴ₃に結合さ
れている。

【００７０】制御信号１１７に等しい入力Ｔ_HはＣＭＯ
Ｓスイッチ７０９のｎチャンネル入力部とインバータ７
４３の入力部に結合されている。インバータ７４３の出
力部はＣＭＯＳスイッチ７０９のｐチャンネル入力部に
結合されている。制御信号１１７はインバータ７４３_a
を通してスイッチ７０９_aのｎチャンネル入力部に結合
されまたスイッチ７０９_aのｐチャンネル入力部に直接
結合されている。

【００７１】入力部Ｖ_BNは演算増幅器７０４，７１１及
び７１１_aならびに比較器７１６，７１７及び７１７_aに
結合されている。入力部ＳＬＥＥＰはｐチャンネルＭＯ
ＳＦＥＴ７３０のゲート端子，演算増幅器７０４，７１
１及び７１１_a，比較器７１６，７１７及び７１７_aに結
合されている。

【００７２】図７の回路は本発明の実施例のＣＭＯＳ使
用例であるため図７の回路の作動は図２に示した実施例
の場合と非常によく似ている。

【００７３】実施例のＣＭＯＳ使用例では抵抗７３１か
ら７４０がノードＶ_INTで電圧を発生する分圧器を形成
する。キャパシタ７０３とｎチャンネルＭＯＳＦＥＴ７
０１，７０２，７０７及び７０８は電流源として作用す
るスイッチド・キャパシタ回路を形成する。この電流源
は入力部ＣＫ₂及びＣＫ₃に存在するクロック信号の周波
数によって制御される電流の量をノードＶ_INTからノー
ドＶ_Iまで送る。入力部ＣＫ₂及びＣＫ₃に存在するクロ
ック信号は入力部ＣＫ₂の信号がハイであるとき入力部
ＣＫ₃の信号がローであり、また入力部ＣＫ₂の信号がロ
ーであるとき入力部ＣＫ₃の信号がハイであるように相
補関係にある。

【００７４】演算増幅器７０４，キャパシタ７０５，ｎ
チャンネルＭＯＳＦＥＴ７０６及び７４１及びインバー
タ７４２は積分器回路を形成する。スイッチド・キャパ
シタ電流源は積分器回路のキャパシタ７０５を充電し、
積分プロセスのあいだ時間の経過に応じて直線的に増加
する電圧を演算増幅器７０４が発生する。インバータ７
４２とｎチャンネルＭＯＳＦＥＴ７０６及び７４１を使
用して積分サイクルの開始を制御する。入力ＺＥＲＯ^*
がローになるとインバータ７４２の出力はハイになり、
ｎチャンネルＭＯＳＦＥＴ７０６及び７４１が導通状態
になる。ｎチャンネルＭＯＳＦＥＴ７０６が導通状態に
なるとキャパシタ７０５を放電する。ｎチャンネルＭＯ
ＳＦＥＴ７４１が導通状態になると演算増幅器７０４の
反転入力部７１９の電圧を負の供給電圧Ｖ_NDへ引っ張
る。入力ＺＥＲＯ^*が出現するとノードＶ_Tに存在する積
分回路の出力は最低値になる。

【００７５】積分プロセスが進むにつれてノードＶ_Tの
電圧は時間に応じて直線的に増大する。ノードＶ_Tの積
分電圧が前回の逆ＥＭＦサイクルのピーク積分電圧に達
すると入力Ｔ_Hが出現し、ＣＭＯＳスイッチ７０９をオ
ンにする。ＣＭＯＳスイッチ７０９がオンのときノード
Ｖ_Tの電圧はノードＶ_Sに導通され、キャパシタ７１０は
積分回路の出力部の電圧を充電する。次の逆ＥＭＦ事象
が発生すると入力Ｔ_Hは非出現となり、キャパシタ７１
０のノードＶ_Tの電圧を保持する。ＣＭＯＳスイッチ７
０９が非導通状態であるとき入力ＺＥＲＯ^*は一時的に
実行されてキャパシタ７０５の積分器などを再び初期化
する。演算増幅器の入力部には普通実質的には電流が全
く流れないため、ＣＭＯＳスイッチ７０９がオフのとき
キャパシタ７１０を放電する電流の流れのための通路は
ない。そのため、キャパシタ７１０は前回の積分サイク
ルのピーク電圧で保持される。演算増幅器７１１には反
転入力部７２１があり、これは演算増幅器の出力部７２
７に結合されている。演算増幅器は単一ゲインフォロア
を形成し、非反転入力部７２０の電圧として出力部７２
７に同じ出力電圧を発生する。したがって、ノードＶ_H
の電圧は前回の逆ＥＭＦサイクルのピーク積分電圧に等
しい。

【００７６】抵抗７１２，７１３，７１４及び７１５は
２個の出力電圧を発生する分圧器を形成する。これらの
出力電圧はノードＶ₁及びＶ₂に現れる。入力ＩＮ₁と抵
抗７４４，７４５，７４６及び７４７を使用してノード
Ｖ₂の電圧を調整することができる。ノードＶ₂の電圧を
調整するには外部回路により入力ＩＮ₁で電流を流れさ
せまたは供給する。この端子への電流の流れと方向を調
整することによって、遅延時間を抵抗比により設定され
た値から変更することができる。転流遅延の精密な調整
を行えるようノードＶ₂の電圧を正確に調整することが
望ましい。転流遅延を精密に調整することによって、非
理想的な逆ＥＭＦと回転子の位置の対応または転流プロ
セスに固有の一定時間遅延について補償し、モータ性能
を最適化することができる。このように、入力ＩＮ₁を
使用して適応遅延の精密な調整を外部で行い、モータの
非理想性と切替え遅延を補償することができる。入力Ｖ
_BNを使用して演算増幅器７０４及び７１１と比較器７１
６及び７１７のバイアスポイントを設定する。入力ＳＬ
ＥＥＰを使用して使用していないときの回路の静止電流
を減らす。ＭＯＳＦＥＴ７３０は抵抗７３１から７４０
を通る電流を中断し回路の電力消費量を低下させる。

【００７７】図３の本発明の他の実施例のＣＭＯＳ組込
みの例を図８に示す。ＣＭＯＳ組込みでは正の供給電圧
Ｖ_PDはｐチャンネルＭＯＳＦＥＴ８０１及び８０２の第
１端子に結合されている。ｐチャンネルＭＯＳＦＥＴ８
０１の第２端子はｐチャンネルＭＯＳＦＥＴ８０１及び
８０２のゲートとｎチャンネルＭＯＳＦＥＴ８０３の第
１端子に結合されている。ｎチャンネルＭＯＳＦＥＴ８
０３の第２端子は負の供給電圧Ｖ_NDに結合されている。
ｐチャンネルＭＯＳＦＥＴ８０２の第２端子はノードＶ
_Tに結合されている。ノードＶ_Tはまた、ＣＭＯＳスイッ
チ７０９及び８３４の第１端子，入力ＥＸＴＣ，ｎチャ
ンネルＭＯＳＦＥＴ８１３の第１端子及び比較器７１６
の非反転入力部７２３に、また比較器７１７の非反転入
力部７２５と抵抗８３１の第１端子にも結合されてい
る。

【００７８】ＣＭＯＳスイッチ７０９の第２端子はノー
ドＶ_Sに結合されている。ノードＶ_Sはまたキャパシタ７
１０の第１端子と演算増幅器７１１の非反転入力部７２
０にも結合されている。スイッチ８３４の第２端子はキ
ャパシタ８３５と比較器８３６の非反転入力部に結合さ
れている。キャパシタ７１０及び８３５の第２端子は負
の供給電圧Ｖ_NDに結合されている。演算増幅器７１１の
出力部７２７はノードＶ_Hに結合されている。ノードＶ_H
は、また演算増幅器７１１の反転入力部７２１と抵抗８
２６の第１端子にも結合されている。抵抗８２６の第２
端子はノードＶ₁に結合されている。ノードＶ₁はまた抵
抗８２７の第１端子と演算増幅器７１６の反転入力部７
２２に結合されている。入力ＩＮ₁は抵抗８１５の第１
端子に結合されている。抵抗８１５の第２端子はノード
Ｖ₂に結合されている。ノードＶ₂はまた抵抗８２７の第
２端子，抵抗８２８の第１端子及び演算増幅器７１７の
反転入力部７２４に結合されている。抵抗８２８の第２
端子は抵抗８２９の第１端子に結合されている。抵抗８
２９の第２端子は負の供給電圧Ｖ_NDに結合されている。

【００７９】制御ロジック回路１０７については図８の
点線の囲みの中に詳しく示した。比較器７１７の出力７
２９は出力部ＯＵＴ₂に結合されている。比較器７１６
の出力７２８は出力部ＯＵＴ₁，Ｄフリップフロップ８
１４のＣＫ入力８１７及びフリップフロップ８０６のＤ
入力に結合されている。（制御信号１１８を受ける）入
力ＲＡＷＣＯＭＭはＤフリップフロップ８０６のクロッ
ク入力に結合されている。入力ＣＫ₁はＤフリップフロ
ップ８０７及び８０８のクロック入力に結合されてい
る。入力ＲＳＴはＤフリップフロップ８０７及び８０８
のリセット入力部とＮＯＲゲート８０９の入力８２３に
結合されている。Ｄフリップフロップ８０６のＱ出力は
Ｄフリップフロップ８０７のＤ入力部とＯＲゲート８３
８の入力部に結合されている。ＯＲゲート８３８の出力
はフリップフロップ８１４のリセット入力部に結合され
ている。Ｄフリップフロップ８０７のＱ出力はＤフリッ
プフロップ８０８のＤ入力部とＮＯＲゲート８１１の入
力部８２５に結合されている。Ｄフリップフロップ８０
８の出力ＱはＮＯＲゲート８１１の入力部８２４とＮＯ
Ｒゲート８０９の入力部８２２に結合されている。ＮＯ
Ｒゲート８０９の出力はインバータ８１０の入力部に結
合されている。インバータ８１０の出力はＤフリップフ
ロップ８０６のリセット入力部に結合されている。ＮＯ
Ｒゲート８１１の出力はインバータ８１２の入力部に結
合されている。制御信号１０８に等しいインバータ８１
２の出力はｎチャンネルＭＯＳＦＥＴ８１３のゲート端
子に結合されている。ｎチャンネルＭＯＳＦＥＴ８１３
の第２端子は負の供給電圧Ｖ_NDに結合されている。

【００８０】フリップフロップ８１４の出力（及び制御
信号）８１８はＣＭＯＳスイッチ７０９のｎチャンネル
ゲート端子及びＣＭＯＳスイッチ８３４のｎチャンネル
ゲート端子に結合されている。フリップフロップ８１４
の出力８１９はＣＭＯＳスイッチ７０９及び８３４のｐ
チャンネルゲート端子に結合されている。

【００８１】増幅器８３６の出力８３７はそれ自体の反
転入力部にフィードバックループで結合されている。出
力８３７はまた比較器８３３の反転入力部にも結合され
ている。比較器８３３の出力８３０はＯＵＴ₃信号であ
り、またＯＲゲート８３８の１個の入力部にも結合され
ている。

【００８２】入力ＳＬＥＥＰは演算増幅器７１１，８３
６と比較器７１６，７１７及び８３３に結合されてい
る。入力Ｖ_BNはｎチャンネルＭＯＳＦＥＴ８０３のゲー
ト端子と演算増幅器７１１，８３６と比較器７１６，７
１７及び８３３に結合されている。図８に示したＣＭＯ
Ｓ組込み例は図３に示した本発明の他の実施例に基づい
ているため、図８のＣＭＯＳ組込み例の作動は図３の他
の実施例の場合と非常によく似ている。本発明の他の実
施例のＣＭＯＳ組込み例では、ｐチャンネルＭＯＳＦＥ
Ｔ８０１及び８０２とｎチャンネルＭＯＳＦＥＴ８０３
が電流源を供給するカレントミラー回路を形成する。電
流源は電流を供給し入力部ＥＸＴＣに接続された外部キ
ャパシタを充電する。外部キャパシタの値を変えること
により回路のタイミング範囲を調整し、異なる特性のモ
ータシステムを適応させることができる。

【００８３】逆ＥＭＦパルスから出た制御信号１１８は
フリップフロップ８０６のＣＫに接続された入力部ＲＡ
ＷＣＯＭＭで回路に加えられる。フリップフロップ８０
６のＤ入力はＯＵＴ₁に結合されている。所望のノイズ
ブランク期が発生するまでＯＵＴ₁はロジック０であ
り、発生するとロジック１になる。ＲＡＷＣＯＭＭ上の
最初の正の立上がり信号はＯＵＴ₁のロジックハイ信号
をフリップフロップ８０６のＱ出力へクロックする。

【００８４】ＮＯＲゲート８０９，インバータ８１０，
ＮＯＲゲート８１１，インバータ８１２，Ｄフリップフ
ロップ８１４及びＤフリップフロップ８０６，８０７及
び８０８は共同して事象が適切なタイミングで発生する
ようにシーケンス回路を形成する。逆ＥＭＦ信号により
Ｄフリップフロップ８０６のクロックが発生し、Ｄフリ
ップフロップ８０６のＤ入力がＯＵＴ₁に結合されてい
るため、ハイ値はフリップフロップを通してクロックさ
れ、Ｄフリップフロップ８０６のＱ出力に現れる。ハイ
値はＤフリップフロップ８１４のリセット入力部８１６
に加えられ、それによって制御信号８１８はローにな
り、出力８１９はハイになる。制御信号８１８がＣＭＯ
Ｓスイッチ７０９のｎチャンネルゲート端子とスイッチ
８３４のｐチャンネルゲートに結合されており、出力８
１９がＣＭＯＳスイッチ７０９のｐチャンネルゲート端
子とスイッチ８３４のＮチャンネルゲートに結合されて
いるため、ＣＭＯＳスイッチ７０９はオフになり、スイ
ッチ８３４はオンになる。Ｄフリップフロップ８０７及
び８０８のクロック入力は入力部ＣＫ₁に結合され規則
正しい速度でパルスを発生する。入力部ＣＫ₁のクロッ
ク信号はＤフリップフロップ８０７及び８０８を通して
Ｄフリップフロップ８０７のＤ入力のデータをクロック
する。Ｄフリップフロップ８０６の出力Ｑがハイになっ
た後の入力部ＣＫ₁の最初のクロックパルスでハイ値は
Ｄフリップフロップ８０７を通してクロックされ、また
Ｄフリップフロップ８０７のＱ出力はハイになり、ＮＯ
Ｒゲート８１１の入力８２５をハイにする。ＮＯＲゲー
ト８１１の入力８２５がハイになるとＮＯＲゲート８１
１の出力はローになり、またインバータ８１２はｎチャ
ンネルＭＯＳＦＥＴ８１３のゲート端子に制御信号１０
８を出現させる。このハイ信号はｎチャンネルＭＯＳＦ
ＥＴ８１３をオンにし、入力部ＥＸＴＣに結合されてい
る外部キャパシタはｎチャンネルＭＯＳＦＥＴ８１３を
通して負の供給電圧Ｖ_NDへ放電する。

【００８５】入力ＣＫ₁の次のクロックパルスではＤフ
リップフロップ８０７のＱ出力のハイ値はＤフリップフ
ロップ８０８を通してクロックされ、Ｄフリップフロッ
プ８０８のＱ出力に現れる。Ｄフリップフロップ８０８
のＱ出力部のハイ値はＮＯＲゲート８１１の入力部８２
４とＮＯＲゲート８０９の入力部８２２に加えられる。
入力部８２４のハイ値はＮＯＲゲート８１１の出力をロ
ーに保持し続け、またインバータ８１２はｎチャンネル
ＭＯＳＦＥＴ８１３のゲート端子をハイにし続け、入力
部ＥＸＴＣに結合されている外部キャパシタの放電を完
了する。入力部８２２のハイ値はＮＯＲゲート８０９の
出力部にロー値を出力し、これはインバータ８１０によ
り反転されＤフリップフロップ８０６のリセット入力部
へハイ値を供給する。Ｄフリップフロップ８０６のリセ
ット入力部のハイ値はＤフリップフロップ８０６のＱ出
力をローにする。ロー値は次にＳＲフリップフロップ８
１４の入力部８１６に加えられるが、Ｄフリップフロッ
プ８１４の出力８１８及び８１９は変化しないままとな
る。

【００８６】入力部ＣＫ₁の次のクロックパルスではＤ
フリップフロップ８０６のＱ出力のロー値はＤフリップ
フロップ８０７を通してクロックされ、Ｄフリップフロ
ップ８０７のＱ出力に現れる。このロー値はＮＯＲゲー
ト８１１の入力８２５をローにするが入力８２４がハイ
にとどまっているためＮＯＲゲート８１１の出力は変わ
らない。入力部ＣＫ₁の次のクロックパルスの後Ｄフリ
ップフロップ８０７のＱ出力のロー値はＤフリップフロ
ップ８０８を通してクロックされ、Ｄフリップフロップ
８０８のＱ出力に現れる。このロー値はＮＯＲゲート８
１１の入力８２４をローにする。ＮＯＲゲート８１１の
入力８２４と８２５が両方ともローの場合は、ＮＯＲゲ
ート８１１の出力はハイになり、インバータ８１２によ
って反転され、ロー制御信号１０８をｎチャンネルＭＯ
ＳＦＥＴ８１３のゲート端子に加える。ＭＯＳＦＥＴ８
１３をオフにすると入力部ＥＸＴＣに結合されている外
部キャパシタを負の供給電圧Ｖ_NDから外し、外部キャパ
シタをＭＯＳＦＥＴ８０１，８０２及び８０３に基づい
て電流源から充電し始めることができる。

【００８７】Ｄフリップフロップ８０８のＱ出力のロー
値はまたＮＯＲゲート８０９の入力８２２をローにして
ＮＯＲゲート８０９にハイ出力を出力する。このハイ出
力はインバータ８１０により反転されＤフリップフロッ
プ８０６のリセット入力にロー値を加える。そこで、Ｄ
フリップフロップ８０６は次の有効な逆ＥＭＦパルスで
新しいクロック信号を受ける用意ができる。入力ＲＳＴ
によってＤフリップフロップ８０６，８０７及び８０８
は同時にクリアすることができ、これは当初のパワーア
ップと同様の時間であることが望ましい。

【００８８】ｎチャンネルＭＯＳＦＥＴ８１３をオフに
すると入力部ＥＸＴＣに接続されている外部キャパシタ
は充電を開始する。ＭＯＳＦＥＴ８０１，８０２及び８
０３によって供給される電流源は一定の電流を供給する
ため、外部キャパシタの電圧は時間の経過に応じて直線
的に増加する。この電圧は比較器７１６の非反転入力部
７２３と比較器７１７の非反転入力部７２５に加えられ
る。ＣＭＯＳスイッチ７０９がオンのとき入力部ＥＸＴ
Ｃでの外部キャパシタからの電圧がノードＶＳでキャパ
シタ７１０に加えられる。上記のように、外部キャパシ
タを放電する前にシーケンス回路がＣＭＯＳスイッチ７
０９をオフにする。ＣＭＯＳスイッチ７０９がオフの場
合には外部キャパシタ上のピーク電圧はキャパシタ７１
０上に保存される。演算増幅器７１１は単一ゲインフォ
ロアとして構成されノードＶＳの電圧に等しいノードＶ
_Hの電圧を発生する。ノードＶ_Hの電圧は抵抗８２６，８
２７，８２８及び８２９を含む分圧器により比例的に低
下する。この分圧器はノードＶ₁及びＶ₂で電圧を出力す
る。ノードＶ₁は比較器７１６に対する基準電圧を発生
する。

【００８９】ノードＶ₂は比較器７１７に対する基準電
圧を発生するがこの基準電圧は入力部ＩＮ₁を通して電
流を流出させまたは供給することによって調整すること
ができる。比較器７１７の基準電圧の調整は非理想的な
逆ＥＭＦと回転子の位置の対応または転流プロセスに固
有の一定時間遅延について補償しモータ性能を最適化す
ることが望ましい。外部キャパシタ上の積分電圧が比較
器７１６のための基準電圧を越えると比較器７１６の出
力７２８と出力ＯＵＴ₁は状態を変え、Ｄフリップフロ
ップ８１４のクロック入力８１７が出現し、またフリッ
プフロップ８０６のＤ入力８２１がイネーブルされる。
入力８１７がイネーブルされるとＤフリップフロップ８
１４は状態を変えさせられ、その結果制御信号８１８は
ハイになり、出力８１９はローになる。制御信号１１７
がＣＭＯＳスイッチ７０９のｎチャンネルゲート端子に
結合されており出力８１９はＣＭＯＳスイッチ７０９の
ｐチャンネルゲート端子に結合されているため、ＣＭＯ
Ｓスイッチ７０９はオンになりキャパシタ７１０は入力
部ＥＸＴＣでの外部キャパシタの電圧まで充電すること
ができる。ＯＵＴ₃がアクティブハイになるときのサイ
クルについてはフリップフロップ８１４へのＲＥＳＥＴ
信号すなわち信号８３０は出力８１８をローにし出力８
１９をハイにする。そこで、所定時間の後フリップフロ
ップ８１４は有効な逆ＥＭＦ信号発生と同様の方法でリ
セットされる。イネーブルされたＤフリップフロップ８
０６の入力８２１の場合は入力部ＲＡＷＣＯＭＭで制御
信号１１８から受けた逆ＥＭＦ信号は有効と見なされ
る。

【００９０】入力Ｖ_BNを使用してＭＯＳＦＥＴ８０１，
８０２及び８０３ならびに演算増幅器７１１と比較器７
１６及び７１７を含めて電流源の作動を調整する。入力
ＳＬＥＥＰを使用して回路の静止入力電流を低下させ
る。

【００９１】本発明の実施例では電圧ホールディング回
路がのこぎり波発振器からその入力を受けその出力を電
圧減衰器へ供給しさらにその出力を比較器に供給する
が、本発明はその他の形態で実施することもできる。た
とえば、のこぎり波発振器の出力を電圧比例回路に結合
することができ、その出力を比較器に結合された電圧ホ
ールディング回路の出力を持つ電圧ホールディング回路
の入力部に結合することもできる。また、実施例の電圧
ホールディング回路をサンプル・ホールド回路，トラッ
ク・ホールド回路またはその他の種類の電圧ホールディ
ング回路としてもよい。

【００９２】本発明の実施例にはのこぎり波発振器が含
まれるが本発明はのこぎり波発振器の使用に限定されな
い。本発明はその他の種類の発振器で実施することがで
きる。時間の経過に応じて直線的に変化しない出力を供
給する発振器を使用してモータ速度の関数であるモータ
システムの非理想状態を補償することができる。非直線
的出力を持つ発振器を使用する場合電圧ホールディング
回路及び比例回路により供給される比例的調整を変える
必要がある場合がある。

【００９３】また本発明は時間の経過に応じて正の傾斜
を有する出力を供給する発振器の使用に限定されない。
一部に負の傾斜の波形を有する波形を発生する発振器を
本発明とともに使用することもできる。負の傾斜の出力
を有する発振器を使用する場合比較器の入力の極性逆転
が必要となる場合がある。

【００９４】本発明の実施例は２個の比較器を備えてい
るが本発明は任意の数の比較器で実施することができ
る。本発明はまた任意の数のトラック-アンド-ホールド
回路，サンプルーアンドーホールド回路，分圧器，減衰
器，増幅器回路または分圧器出力タップでも実施するこ
とができる。

【００９５】本発明のもう一つの実施例のブロック図を
図１１に示す。図１１では逆ＥＭＦ比較器１１９が信号
１１８を制御ロジック回路１０７に供給する。制御ロジ
ック回路１０７は（制御信号１０８を経て）のこぎり波
発振器１０１の作動をまた（制御信号１１７を経て）電
圧ホールディング回路１１０２の作動を制御する。外部
の制御回路１０２はオプションでありそれがある場合に
は結合部１０９によってのこぎり波発振器１０１に結合
されている。のこぎり波発振器１０１はまた電圧比例回
路１１０１に結合されている。電圧比例回路１１０１は
結合部１１０４，１１０５，１１０６及び１１１１によ
って電圧ホールディング回路１１０２に結合されてい
る。電圧ホールディング回路１１０２は結合部１１０８
により比較器ブロック１０５に結合されている。電圧ホ
ールディング回路１１０２は結合部１１０９により比較
器ブロック１０６に結合されている。電圧ホールディン
グ回路１１０２は結合部１１１０により比較器ブロック
１０６_aに結合されている。電圧ホールディング回路１
１０２は結合部１１０７により比較器ブロック１０５，
１０６及び１０６_aに結合されている。比較器ブロック
１０５は出力１１４に結合されており、また比較器ブロ
ック１０６は出力部１１５に結合されている。比較器ブ
ロック１０６_aは出力部１２２に結合されている。

【００９６】制御ロジック回路１０７からの逆ＥＭＦ制
御信号１０８はのこぎり波発振器１０１の作動を制御す
る。オプションの外部制御回路１０２がある場合にはこ
れを使用してのこぎり波発振器１０１の作動を制御す
る。のこぎり波発振器１０１は各逆ＥＭＦ信号間で時間
の経過に応じて直線的に増大する結合部１１０３の出力
を供給する。電圧比例回路１１０１はのこぎり波発振器
１０１の直線的に増加する出力の電圧を比例的に調整す
る。これらの比例的に調整された電圧とおそらくは結合
部１１０３からの無変化信号は電圧ホールディング回路
１１０２に供給される。制御信号１１７に基づいて電圧
ホールディング回路１１０２は比較のために一定電圧を
ホールディングし、また比較のためにその他の電圧をリ
アルタイムで通すことができる。制御信号１１７によっ
て電圧ホールディング回路１１０２はサンプル-アンド-
ホールド回路として機能する。電圧ホールディング回路
１１０２によって比較のためにホールディングされ、ま
たは通された電圧は結合部１１０７，１１０８，１１０
９及び１１１０に加えられる。これらの電圧は比較器ブ
ロック１０５，１０６及び１０６_aによって比較され、
出力１１４，１１５及び１２２を発生する。

【００９７】図１１のブロック図に基づく回路の構成図
を図１２に示す。図１２はのこぎり波発振器１０１及び
比較器ブロック１０５，１０６及び１０６_aを図２のよ
うに組込んだ状態を示している。これらの構成要素は逆
ＥＭＦ比較器１１９及びオプションの外部制御回路１０
２と共に図２，３または４のようにあるいはその他の適
切な方法によって組込むことができる。図２のようにの
こぎり波発振器１０１は隣接する逆ＥＭＦパルス間で時
間の経過に応じて直線的に増大する出力を供給する。こ
の出力は結合部１１０３に加えられる。結合部１１０３
は抵抗１２０１の第１端子，比較器２１６の非反転入力
部２２２，比較器２１７の非反転入力部２２４及び比較
器２３２の非反転入力部２３３に結合されている。抵抗
１２０１の第２端子は抵抗１２０２の第１端子とまたス
イッチ１２０５_aの第１端子に結合されている。抵抗１
２０２の第２端子は抵抗１２０３の第１端子とスイッチ
１２０５_bの第１端子に結合されている。抵抗１２０３
の第２端子は抵抗１２０４の第１端子とスイッチ１２０
５_cの第１端子に結合されている。抵抗１２０４の第２
端子はグランドに結合されている。スイッチ１２０５_a
の第２端子はキャパシタ１２０６_aの第１端子と演算増
幅器１２０７_aの非反転入力部１２０９_aに結合されてい
る。キャパシタ１２０６_aの第２端子はグランドに結合
されている。演算増幅器１２０７_aの出力１２１０_aは抵
抗１２１０_aの第１端子と結合部１１０８に結合されて
いる。抵抗１２１２_aの第２端子は抵抗１２１１_aの第１
端子と増幅器１２０７_aの反転入力部１２０８_aに結合さ
れている。抵抗１２１１_aの第２端子はグランドに結合
されている。結合部１１０８は比較器２１６の反転入力
部２２３に結合されている。比較器２１６は出力１１４
に結合される出力２２８を発生する。スイッチ１２０５
_a，１２０５_b及び１２０５_cは制御信号１１７に結合さ
れている。

【００９８】スイッチ１２０５_bの第２端子はキャパシ
タ１２０６_bの第１端子と演算増幅器１２０７_bの非反転
入力部１２０９_bに結合されている。キャパシタ１２０
６_bの第２端子はグランドに結合されている。演算増幅
器１２０７_bの出力１２１０_bは反転入力部１２０８_bと
結合部１１０９に結合されている。結合部１１０９は比
較器２１７の反転入力部２２５に結合されている。比較
器２１７は出力部１１５に結合される出力２２９を発生
する。

【００９９】スイッチ１２０５_cの第２端子はキャパシ
タ１２０６_cの第１端子と演算増幅器１２０７_cの非反転
入力部１２０９_cに結合されている。キャパシタ１２０
６_cの第２端子はグランドに結合されている。演算増幅
器１２０７_cの出力１２１０_cは反転入力部１２０８_cと
結合部１１１０に結合されている。結合部１１１０は比
較器２３２の反転入力部２３４に結合されている。比較
器２３２は出力部１２２に結合される出力２３５を発生
する。

【０１００】結合部１１０３に存在し直線的に増加する
電圧は電圧比例回路１１０１によって比例的に低下し、
抵抗１２０１，１２０２，１２０３及び１２０４を含
む。電圧比例回路１１０１は結合部１１０５及び１１０
６で電圧ホールディング回路１１０２に供給される比例
低下電圧を発生する。

【０１０１】制御信号１１７はスイッチ１２０５_aの作
動を制御する。スイッチ２０６の閉鎖直前に制御信号１
１７はスイッチ１２０５_a，１２０５_b及び１２０５_cを
閉じ、結合部１１０３の電圧をキャパシタ１２０６_a，
１２０６_b及び１２０６Ｃにもたらす。制御信号１１７
は充分に長くアクティブでありこれらのキャパシタを完
全に充電することができる。制御信号１１７が非アクテ
ィブになりスイッチ１２０５_a，１２０５_b及び１２０５
_cが開くと制御信号１０８がスイッチ２０６を作動す
る。この作用により、結合部１１０５のピーク電圧がキ
ャパシタ１２０６_aに保存される。演算増幅器１２０７_a
の非反転入力１２０９_aには電流がほとんどないため、
キャパシタ１２０６_aはスイッチ１２０５_aが開いている
あいだ実質的に一定の電圧を維持する。演算増幅器１２
０７_aはロー・ゲインバッファ増幅器（Ａ_v約１.１）と
して構成され、非反転入力部１２０９_aの電圧より大き
い出力１２１０_aの電圧を発生する。出力１２１０_aは結
合部１１０８に結合されている。

【０１０２】制御信号１１７はまたスイッチ１２０５_b
の作動を制御する。この作用により結合部１１０６のピ
ーク電圧はキャパシタ１２０６_bに保存される。演算増
幅器１２０７_bの非反転入力部１２０９_bには電流がほと
んど流れないため、キャパシタ１２０６_b上の電圧はス
イッチ１２０５_bが開いているあいだ実質的に一定電圧
に保たれる。演算増幅器１２０７_bの出力１２１０_bは反
転入力部１２０８_bに結合されている。演算増幅器１２
０７_bは単一ゲインバッファ増幅器として構成され、非
反転入力部１２０９_bの電圧に等しい出力１２１０_bの電
圧を発生する。出力１２１０_bは結合部１１０９に結合
されている。

【０１０３】制御信号１１７はまたスイッチ１２０５_c
の作動を制御する。この作用によって結合部１１１１の
ピーク電圧はキャパシタ１２０６_cに保存される。演算
増幅器１２０７_cの非反転入力部１２０９_cには電流がほ
とんど流れないため、キャパシタ１２０６_c上の電圧は
スイッチ１２０５_cが開いているあいだ実質的に一定電
圧に保たれる。演算増幅器１２０７_cの出力１２１０_cは
反転入力部１２０８_cに結合されている。演算増幅器１
２０７_cは単一ゲインバッファ増幅器として構成され、
非反転入力部１２０９_cの電圧に等しい出力１２１０_cの
電圧を発生する。出力１２１０_cは結合部１１１０に結
合されている。

【０１０４】結合部１１０３は結合部１１０４を通して
結合部１１０７に結合されている。結合部１１０７は比
較器２１６の非反転入力部２２２，比較器２１７の非反
転入力部２２４及び比較器２３２の非反転入力部２３３
に結合されている。結合部１１０８は比較器２１６の反
転入力部２２３に結合されている。結合部１１０７の電
圧が結合部１１０８の電圧を越えると比較器２１６の出
力２２８は状態を変える。結合部１１０９は比較器２１
７の反転入力部２２５に結合されている。結合部１１０
７の電圧が結合部１１０９の電圧を越えると比較器２１
７の出力２２９は状態を変える。結合部１１１０は比較
器２３２の反転入力部２３４に結合されている。結合部
１１０７の電圧が結合部１１１０の電圧を越えると比較
器２３２の出力２３５は状態を変える。

【０１０５】結合部１１０７に存在する直線的に増加す
る電圧は直前の逆ＥＭＦ発生以後の経過時間の量を示
す。結合部１１０８，１１０９及び１１１０の電圧は直
前の逆ＥＭＦサイクルの持続時間の分数を表す。モータ
システムの回転慣性は隣接する逆ＥＭＦサイクルが１つ
の転流周期から隣接する転流周期までとほぼ同じ持続時
間を有することを保証する。結果として出力１１４，１
１５及び１２２は現在の逆ＥＭＦサイクルの指定分数が
経過したあと状態を変える。このようにして適応する転
流遅延を実行するための回路が得られる。

【０１０６】本発明のもう一つの他の実施例のブロック
図を図９に示す。図９では逆ＥＭＦ比較器１１９が信号
１１８を制御ロジック回路１０７に供給する。制御ロジ
ック回路１０７は（制御信号１０８によって）のこぎり
波発振器１０１の作動をまた（制御信号１１７によっ
て）電圧ホールディング回路１４０１の作動を制御す
る。オプションの外部制御回路１０２を備えている場合
には結合部１０９によってのこぎり波発振器１０１に結
合されている。のこぎり波発振器１０１は結合部１４０
３によって電圧ホールディング回路１４０１と電圧比例
回路１４０２に結合されている。電圧ホールディング回
路１４０１は結合部１４０４によって比較器１０５，１
０６及び１０６_aに結合されている。電圧比例回路１４
０２は結合部１４０５によって比較器１０５に、結合部
１４０６によって比較器１０６に、また結合部１４０７
によって比較器１０６_aに結合されている。比較器１０
５は出力１１４を発生し、比較器１０６は出力１１５を
発生し、また比較器１０６_aは出力１２２を発生する。
制御ロジック回路１０７からの信号はのこぎり波発振器
１０１の作動を制御する。オプションの外部制御回路１
０２を備えている場合はこれを使用してのこぎり波発振
器１０１の作動を制御することもできる。のこぎり波発
振器１０１の出力は電圧ホールディング回路１４０１と
電圧比例回路１４０２に結合されている。電圧ホールデ
ィング回路１４０１は各逆ＥＭＦサイクルに対するのこ
ぎり波発振器１０１の出力のピーク値をホールドする。
電圧比例回路１４０２はのこぎり波発振器１０１の出力
の電圧に比例して出力電圧を発生する。電圧比例回路の
比例電圧出力は前回の逆ＥＭＦサイクルに対するのこぎ
り波発振器１０１の出力のピーク値と比較される。比較
器１０５，１０６及び１０６_aはこの比較を行い出力１
１４，１１５及び１１２を発生する。

【０１０７】図９のブロック図に基づいた本発明のもう
一つの他の実施例の構成図を図１０に示す。図１０のの
こぎり波発振器１０１と比較器１０５及び１０６は図２
と同じ回路構成を使用して組込まれる。これらの構成要
素とまたオプションの外部制御回路１０２を備えている
場合はこの回路とを図２，３または４の回路あるいはそ
の他の適切な回路構成を使用して組込むことができる。
制御信号１０８は図２と同じ回路構成により発生するこ
とができる。制御信号１１７は適切な時間にパルスを発
生し、それによって電圧ホールディング回路１４０１が
逆ＥＭＦサイクルにおいて結合部１４０３に存在する最
大電圧をサンプルしホールドする。

【０１０８】のこぎり波発振器１０１の出力２２６は結
合部１４０３に結合されている。結合部１４０３は電圧
ホールディング回路１４０１と電圧比例回路１４０２に
結合されている。

【０１０９】電圧ホールディング回路１４０１にはスイ
ッチ１５０１，キャパシタ１５０２及び演算増幅器１５
０３が含まれる。電圧比例回路１４０２には演算増幅器
１５０７_a及び１５０７_bと抵抗１５０８_a，１５０８_b，
１５０８_c，１５０９_a，１５０９_b及び１５０９_cが含ま
れる。

【０１１０】結合部１４０３はスイッチ１５０１の第１
端子に結合されている。スイッチ１５０１の第２端子は
キャパシタ１５０２の第１端子と演算増幅器１５０３の
非反転入力部１５０５に結合されている。キャパシタ１
５０２の第２端子はグランドに結合されている。演算増
幅器１５０３の出力１５０６は反転入力部１５０４と結
合部１４０４に結合されている。スイッチ１５０１はま
た制御信号１１７に結合されている。

【０１１１】結合部１４０３はまた演算増幅器１５０７
_aの非反転入力部１５１０_a，演算増幅器１５０７_bの非
反転入力部１５１０_bに結合されている。演算増幅器１
５０７_aの反転入力１５１１_aは抵抗１５０８_a及び１５
０９_aの第１端子に結合されている。抵抗１５０８_aの第
２端子はグランドに結合されている。抵抗１５０９_aの
第２端子は演算増幅器１５０７_aの出力部１５１２_aと結
合部１４０５に結合されている。演算増幅器１５０７_b
の反転入力１５１１_bは抵抗１５０８_b及び１５０９_bの
第１端子に結合されている。抵抗１５０８_bの第２端子
はグランドに結合されている。抵抗１５０９_bの第２端
子は演算増幅器１５０７_bの出力１５１２_bと結合部１４
０６に結合されている。結合部１４０３は抵抗１５０９
_cの第１端子に結合されている。抵抗１５０９_cの第２端
子は抵抗１５０８_cの第１端子に結合されている。抵抗
１５０８_cの第２端子はグランドに結合されている。抵
抗１５０９_cの第２端子は結合部１４０７に結合されて
いる。

【０１１２】結合部１４０４は比較器２１６の反転入力
部２２３，比較器２１７の反転入力部２２５及び比較器
２３２の反転入力部２３４に結合されている。結合部１
４０５は比較器２１６の非反転入力部２２２に結合され
ている。結合部１４０６は比較器２１７の非反転入力部
２２４に結合されている。結合部１４０７は比較器２３
２の非反転入力部２３３に結合されている。比較器２１
６は出力１１４に結合される出力２２８を発生する。比
較器２１７は出力１１５に結合される出力２２９を供給
する。比較器２３２は出力１２２に結合される出力２３
５を供給する。

【０１１３】のこぎり波発振器１０１の出力は隣接する
逆ＥＭＦ信号間で時間の経過に応じて直線的の増加する
電圧である。制御信号１１７はブロック１４０１がサイ
クル中に１４０３のピーク値をホールドするようにスイ
ッチ１５０１の作動を制御する。スイッチ１５０１は結
合部１４０３で電圧を得るために逆ＥＭＦパルス（図８
のＲＡＷＣＯＭＭなど）またはＯＵＴ₃の状態の変化の
いずれかによって一時的に閉じ、その後開いてキャパシ
タ１５０２の電圧をホールドする。演算増幅器１５０３
の非反転入力部１５０５には電流がほとんど流れないた
め、キャパシタ１５０２上の電圧はスイッチ１５０１が
開いているあいだ実質的に一定に保たれる。演算増幅器
１５０３は単一ゲインフォロアとして構成され、非反転
入力部１５０５の電圧に等しい出力１５０６を発生す
る。

【０１１４】演算増幅器１５０７_a及び１５０７_bは非反
転増幅器として構成され、１よりも大きいゲインをそれ
ぞれ発生する。演算増幅器１５０７_aのゲインは抵抗１
５０８_a及び１５０９_aの値の関数である。演算増幅器１
５０７_bのゲインは抵抗１５０８_b及び１５０９_bの値の
関数である。演算増幅器１５０７_a及び１５０７_bは結合
部１４０３の電圧から比例的に増大する結合部１４０５
及び１４０６の出力を発生する。抵抗１５０８_c及び１
５０９_cは１４０３の値よりも低い電圧を結合部１４０
７に発生する。

【０１１５】比較器２１６は比例的に増加した結合部１
４０５の電圧を前回の逆ＥＭＦサイクルにおけるのこぎ
り波発振器の出力のピーク値と比較する。比例的に増加
した結合部１４０５の電圧が結合部１４０４の保存値を
越えると比較器２１６の出力２２８は状態を変える。比
較器２１７は比例的に増加した結合部１４０６の電圧を
結合部１４０４に存在する前回の逆ＥＭＦサイクルにお
けるのこぎり波発振器の出力のピーク値と比較する。結
合部１４０６の電圧が結合部１４０４の電圧を越えると
比較器２１７の出力２２９は状態を変える。比較器２３
２は結合部１４０７の電圧を前回の逆ＥＭＦサイクルに
おけるのこぎり波発振器の出力のピーク値と比較する。
結合部１４０７の電圧が結合部１４０４の保存値を越え
ると比較器２３２の出力２３５は状態を変える。

【０１１６】結合部１４０４の電圧は前回の逆ＥＭＦサ
イクルの持続時間を示す。結合部１４０３の電圧は現在
の逆ＥＭＦサイクルの中で経過した時間を示す。結合部
１４０３の電圧を演算増幅器１５０７_a及び１５０７_bを
使用して増幅することによって結合部１４０５及び１４
０６の電圧は前回の逆ＥＭＦサイクルの持続時間よりも
短い時間が現在の逆ＥＭＦサイクルにおいて経過したあ
と、結合部１４０４の電圧を越える。演算増幅器１５０
７_a及び１５０７_bのゲインを調整することによって比較
器２１６及び２１７が状態を変える現在の逆ＥＭＦサイ
クルの持続時間の分数を調整することができる。抵抗デ
バイダ１５０８_c及び１５０９_cの作用によって１４０３
の電圧は経過時間が前回のサイクルの経過時間を越えた
ことを示す値で設定された分数により１４０４の電圧を
越えなければならない。図９及び１０に示した実施例で
は、結合部１４０５，１４０６及び１４０７が結合部１
４０４の電圧を越えることができる。以上、モータの回
転速度に適応する転流遅延を与えるための方法について
説明した。

【０１１７】抵抗値（抵抗２１２，２１３，２１４，２
１５，２３０，２３１，７１２，７１３，７１４，７１
４_a，７１５，７１５_a，８２６，８２７，８２８，８２
９，８３１，８３２，１２０１，１２０２，１２０３，
１２０４，１５０８_a，１５０８_b，１５０８_c，１５０
９_a，１５０９_b及び１５０９_cを含む）が上記のような
（分圧器のすべての抵抗の値が等しいような）ある種の
関係を有する場合があるが、本発明はそのような関係の
ない値を有する抵抗でも実施することもできる。各抵抗
の関係を選択してモータ制御システムの全体的性能を最
適化することができる。抵抗の値は本発明の範囲を逸脱
することなしに満足できる性能を与えることができれば
どのような関係のものであってもよい。

【０１１８】本発明は単一の集積回路の外部に複雑な回
路機構や構成要素を加える必要なしにモータの回転速度
の変動に適応する多極ブラシレス直流モータのための転
流遅延を行うものである。それによって、適応する転流
遅延を実施するためのより一層能率的で信頼性が高く経
済的な方法が得られる。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図。

【図２】本発明の実施例の回路図。

【図３】本発明の他の実施例の回路図。

【図４】本発明のさらに他の実施例のい回路図。

【図５】モータが不変回転速度で作動しているときの図
２，３及び４に示した実施例のタイミング関係を示すタ
イミング図。

【図６】モータが加速中及びスプリアス速度で作動して
いるときの図２，３及び４に示した実施例のタイミング
関係を示すタイミング図。

【図７】本発明の実施例の回路図。

【図８】図３の本発明の他の実施例の回路図であり、す
べての実施例に適した制御ロジックを示す。

【図９】本発明のさらにもう一つの他の実施例のブロッ
ク図。

【図１０】図９のブロック図に基づいた本発明の他の実
施例の回路図。

【図１１】本発明のさらにもう一つの他の実施例のブロ
ック図。

【図１２】本発明のさらにもう一つの他の実施例の回路
図。

【符号の説明】

１０１のこぎり波発振器１０２外部制御回路１０３，１０３_a トラック-アンド-ホールド回路１０４，１０４_a 分圧器１０５，１０６，１０６_a，２１６，２１７，２３２，
７１１_a，７１６，７１７，７１７_a，８３６比較器１０７制御ロジック回路１１９逆ＥＭＦ比較器２０４，２１０，２１１，２１１_a，３０２，３０２，
７０４，１２０５_a，１２０５_b，１２０５_c，１２０
６，１２０７_a，１２０７_b，１２０７_c，１５０３，１
５０１，スイッチ３０１，４０２電流源１５０７_a，１５０７_b 演算増幅器７０１，７０２，７０６，７０７，７０８，７４１，８
０３，８１３ｎチャンネルＭＯＳＦＥＴ７０９，７０９_a，８３４ＣＭＯＳスイッチ７３０，８０１，８０２ｐチャンネルＭＯＳＦＥＴ７４２，７４３_a，７４３，８１０，８１２インバー
タ８０６，８０７，８０８８１４Ｄフリップフロップ８０９，８１１ＮＯＲゲート８１４ＳＲフリップフロップ８３８ＯＲゲート１１０１，１４０２電圧比例回路１１０２，１４０１電圧ホールディング回路

Claims

【特許請求の範囲】

【請求項１】転流遅延回路であって：入力を受け第１
出力を供給するための発振手段と；前記第１出力に供給
された電圧ホールド及び減衰手段と；第２出力を供給す
るための前記第１出力に結合された前記電圧保持及び減
衰手段と；第３出力を供給するための、前記第１出力に
と前記第２出力に結合された比較手段と；から成ること
を特徴とする転流遅延回路。
【請求項２】前記発振手段が、のこぎり波発振器を含
むことを特徴とする請求項１記載の回路。
【請求項３】前記入力が、複数の逆ＥＭＦパルスを含
み、前記第１出力が前記複数の逆ＥＭＦパルスのうち隣
接する２個のパルス間で時間の経過に応じて直線的に増
大することを特徴とする請求項２記載の転流遅延回路。
【請求項４】前記のこぎり波発振器が、電流源とキャ
パシタを含むことを特徴とする請求項２記載の転流遅延
回路。
【請求項５】前記電流源が、スイッチド・キャパシタ
電流源を含むことを特徴とする請求項４記載の転流遅延
回路。
【請求項６】前記発振器が、電流源，演算増幅器及び
前記演算増幅器のフィードバックループ内のキャパシタ
を含むことを特徴とする請求項２記載の転流遅延回路。
【請求項７】前記発振手段が、前記発振手段への電流
量を低減させるための電力消費量低減手段をさらに含む
ことを特徴とする請求項２記載の転流遅延回路。
【請求項８】前記電力消費量低減手段が、スイッチを
含むことを特徴とする請求項７記載の転流遅延回路。
【請求項９】前記電圧ホールド及び減衰手段が、第４
出力を供給するための前記第１出力に結合された電圧ホ
ールド手段と前記第４出力に結合された電圧減衰手段を
含むことを特徴とする請求項１記載の転流遅延回路。
【請求項１０】前記電圧保持手段が、前記発振手段の
複数の各サイクルに対して前記第１出力のピーク出力値
を保持することを特徴とする請求項９記載の転流遅延回
路。
【請求項１１】前記第２出力が、第１電圧の出力であ
り、前記第４出力が第２電圧の出力であり、前記第１電
圧が前記第２電圧の２分の１にほぼ等しいことを特徴と
する請求項９記載の転流遅延回路。
【請求項１２】前記第３出力が、前記電圧ホールド手
段を制御するために前記電圧保持手段に結合されること
を特徴とする請求項９記載の転流遅延回路。
【請求項１３】前記電圧ホールド手段が：前記第１端
子が前記第１出力に結合され前記第２端子がノードに結
合されるような第１端子及び第２端子を有するスイッチ
と；前記ノードに結合された第１端子を有するキャパシ
タと；前記ノードに結合された第１端子を有する演算増
幅器と；から成ることを特徴とする請求項９記載の転流
遅延回路。
【請求項１４】前記電圧減衰手段が、複数の抵抗を含
むことを特徴とする請求項９記載の転流遅延回路。
【請求項１５】前記電圧保持手段が、トラック-アン
ド-ホールド回路を含むことを特徴とする請求項９記載
の転流遅延回路。
【請求項１６】前記電圧ホールド手段が、サンプル-
アンド-ホールド回路を含むことを特徴とする請求項９
記載の転流遅延回路。
【請求項１７】前記比較手段が、第５出力を供給する
ための手段をさらに含むことを特徴とする請求項９記載
の転流遅延回路。
【請求項１８】前記第５出力が、前記電圧ホールド手
段を制御するために前記電圧ホールド手段に結合される
ことを特徴とする請求項１７記載の転流遅延回路。
【請求項１９】前記第３出力が、前記電圧ホールド及
び減衰手段を制御するために前記電圧ホールド及び減衰
手段に結合されることを特徴とする請求項１記載の転流
遅延回路。
【請求項２０】前記比較手段が、第５出力を供給する
ための手段をさらに含むことを特徴とする請求項１記載
の転流遅延回路。
【請求項２１】前記第５出力が、前記電圧ホールド及
び減衰手段を制御するために前記電圧ホールド及び減衰
手段に結合されることを特徴とする請求項２０記載の転
流遅延回路。
【請求項２２】前記比較手段が、前記入力に存在する
スプリアス信号を抑止するために抑止信号を供給するこ
とを特徴とする請求項１記載の転流遅延回路。
【請求項２３】前記発振手段，前記電圧ホールド及び
減衰手段及び前記比較手段が、単一の集積回路に組込ま
れることを特徴とする請求項１記載の転流遅延回路。
【請求項２４】前記発振手段を制御するためのタイミ
ング部品が、個別の部品として組込まれることを特徴と
する請求項１記載の転流遅延回路。
【請求項２５】前記電圧保持及び減衰手段が、第４出
力を供給するための、前記第１出力に結合された電圧減
衰手段と、前記第４出力に結合された電圧保持手段を含
むことを特徴とする請求項１記載の転流遅延回路。
【請求項２６】前記第４出力が第１電圧の出力であ
り、前記第１出力が第２電圧の出力であり、前記第１電
圧が前記第２電圧の約２分の１に等しいことを特徴とす
る請求項２５記載の転流遅延回路。
【請求項２７】前記電圧保持手段が、前記発振手段の
複数の各サイクルに対して前記第４出力のピーク出力値
を保持することを特徴とする請求項２５記載の転流遅延
回路。
【請求項２８】前記第３出力が、前記電圧保持手段を
制御するために前記電圧保持手段に結合されることを特
徴とする請求項２５記載の転流遅延回路。
【請求項２９】前記電圧保持手段が：前記第１端子が
前記第１出力に結合され、前記第２端子がノードに結合
されるような第１端子及び第２端子を有するスイッチ
と；前記ノードに結合された第１端子を有するキャパシ
タと；前記ノードに結合された第１端子を有する演算増
幅器と；から成ることを特徴とする請求項２５記載の転
流遅延回路。
【請求項３０】前記電圧減衰手段が、複数の抵抗を含
むことを特徴とする請求項２５記載の転流遅延回路。
【請求項３１】前記電圧保持手段が、トラック-アン
ド-ホールド回路を含むことを特徴とする請求項２５記
載の転流遅延回路。
【請求項３２】前記電圧保持手段が、サンプル-アン
ド-ホールド回路を含むことを特徴とする請求項２５記
載の転流遅延回路。
【請求項３３】前記比較手段が、第５出力を供給する
ための手段をさらに含むことを特徴とする請求項２５記
載の転流遅延回路。
【請求項３４】前記第５出力が、前記電圧保持手段を
制御するための前記電圧保持手段に結合されることを特
徴とする請求項３３記載の転流遅延回路。
【請求項３５】転流遅延を実行する転流遅延回路であ
って；入力を受け、また第１出力を供給するための発振
手段と；第２出力を供給するための前記第１出力に結合
された電圧保持手と；第３出力を供給するための前記第
１出力に結合された増幅手段と；第４出力を供給するた
めの前記第２及び第３出力に結合された比較手段と；か
ら成ることを特徴とする転流遅延回路。
【請求項３６】前記発振手段が、のこぎり波発振器を
含むことを特徴とする請求項３５記載の転流遅延回路。
【請求項３７】前記入力が、複数の逆ＥＭＦパルスを
含み、前記第１出力が前記複数の逆ＥＭＦパルスのうち
隣接する２個のパルス間で時間の経過に応じて直線的に
増大することを特徴とする請求項３６記載の転流遅延回
路。
【請求項３８】前記のこぎり波発振器が、電流源及び
キャパシタを含むことを特徴とする請求項３６記載の転
流遅延回路。
【請求項３９】前記電流源がスイッチド・キャパシタ
電流源を含むことを特徴とする請求項３８記載の転流遅
延回路。
【請求項４０】前記のこぎり波発振器が、電流源，演
算増幅器及び前記演算増幅器のフィードバックループ内
のキャパシタを含むことを特徴とする請求項３６記載の
転流遅延回路。
【請求項４１】前記発振手段が、前記発振手段への電
流量を低減させるための電力消費量低減手段をさらに含
むことを特徴とする請求項３６記載の転流遅延回路。
【請求項４２】前記電流消費量低減手段が、スイッチ
を含むことを特徴とする請求項４１記載の転流遅延回
路。
【請求項４３】前記電圧ホールド手段が、前記発振手
段の複数の各サイクルに対して前記第１出力のピーク出
力値をホールドすることを特徴とする請求項３５記載の
転流遅延回路。
【請求項４４】前記第３出力が第１電圧の出力であ
り、前記第１出力が第２電圧の出力であり、前記第１電
圧が前記第２電圧の２倍にほぼ等しいことを特徴とする
請求項３５記載の転流遅延回路。
【請求項４５】前記第４出力が、前記電圧保持手段を
制御するための前記電圧保持手段に結合されることを特
徴とする請求項３５記載の転流遅延回路。
【請求項４６】前記比較手段が、前記入力に存在する
スプリアス信号を抑止するために抑止信号を供給するこ
とを特徴とする請求項３５記載の転流遅延回路。
【請求項４７】前記発振手段，前記電圧保持手段，前
記増幅手段及び前記比較手段が単一の集積回路に組込ま
れていることを特徴とする請求項３５記載の転流遅延回
路。
【請求項４８】前記発振手段を制御するためのタイミ
ング部品が、個別部品として組込まれることを特徴とす
る請求項３５記載の転流遅延回路。
【請求項４９】前記電圧ホールド手段が：第１端子及
び第２端子を有するスイッチで前記第１端子が前記第１
出力に結合され、前記第２端子がノードに結合されるよ
うなスイッチと；前記ノードに結合された第１端子を有
するキャパシタと；前記ノードに結合された第１端子を
有する演算増幅器と；から成ることを特徴とする請求項
３５記載の転流遅延回路。
【請求項５０】前記増幅手段が、１個の演算増幅器と
２個の抵抗を含むことを特徴とする請求項３５記載の転
流遅延回路。
【請求項５１】前記電圧ホールド手段が、トラック-
アンド-ホールド回路を含むことを特徴とする請求項３
５記載の転流遅延回路。
【請求項５２】前記電圧保持手段が、サンプル-アン
ド-ホールド回路を含むことを特徴とする請求項３５記
載の転流遅延回路。
【請求項５３】転流遅延方法であって：逆ＥＭＦパル
スを検出する段階と；逆ＥＭＦパルスが発生してからの
経過時間に比例する電圧を発生する段階と；前記電圧の
ピーク値を保持する段階と；前記電圧の比例低下ピーク
値を発生させるため前記電圧の前記ピーク値を比例的に
低下させる段階と；前記電圧を前記電圧の前記比例低下
ピーク値と比較する段階と；遅延転流信号を発生する段
階と；から成ることを特徴とする転流遅延方法。
【請求項５４】前記電圧の前記ピーク値が、前記電圧
の前記ピーク値の約２分の１まで比例的に低下すること
を特徴とする請求項５３記載の転流遅延方法。
【請求項５５】転流遅延方法であって：逆ＥＭＦパル
スを検出する段階と；逆ＥＭＦパルスが発生してからの
経過時間に比例する電圧を発生する段階と；比例低下電
圧を発生させるため前記電圧を比例的に低下させる段階
と；前記比例低下電圧のピーク値を保持する段階と；前
記電圧を前記比例低下電圧の前記ピーク値と比較する段
階と；遅延転流信号を発生する段階と；から成ることを
特徴とする転流遅延方法。
【請求項５６】前記電圧が、前記電圧の約２分の１ま
で比例的に低減することを特徴とする請求項５５記載の
転流遅延方法。
【請求項５７】転流遅延方法であって：逆ＥＭＦパル
スを検出する段階と；逆ＥＭＦパルスが発生してからの
経過時間に比例する電圧を発生する段階と；前記電圧の
ピーク値を保持する段階と；比例増加電圧を発生させる
ために前記電圧を比例的に増加させる段階と；前記比例
増加電圧を前記電圧の前記ピーク値と比較する段階と；
遅延転流信号を発生する段階と；から成ることを特徴と
する転流遅延方法。
【請求項５８】前記電圧が、前記電圧の約２倍まで比
例的に増加することを特徴とする請求項５７記載の転流
遅延方法。