JPH0653472A - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法Info
- Publication number
- JPH0653472A JPH0653472A JP4206365A JP20636592A JPH0653472A JP H0653472 A JPH0653472 A JP H0653472A JP 4206365 A JP4206365 A JP 4206365A JP 20636592 A JP20636592 A JP 20636592A JP H0653472 A JPH0653472 A JP H0653472A
- Authority
- JP
- Japan
- Prior art keywords
- film
- type semiconductor
- silicon oxide
- mask
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000007787 solid Substances 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 46
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 46
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 41
- 238000005468 ion implantation Methods 0.000 claims description 24
- 238000003384 imaging method Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】写真食刻法工程における位置合わせ誤差により
垂直転送部と水平転送部の接続部に生じるポテンシャル
井戸や障壁を防止し、垂直転送部から水平転送部への信
号電荷の転送を効率良く行う。 【構成】窒化シリコン膜３とフォトレジスト膜４ａをマ
スクにイオン注入法、不純物の熱拡散法にて水平転送部
となる第１のＰ型ウエル層を形成する。選択酸化によ
り、第１のＰ型ウエル層上に約４００ｎｍ程度の酸化シ
リコン膜を成長し、窒化シリコン膜３を除去し、垂直転
送部となる第２のＰ型ウエル層を酸化シリコン膜をマス
クにイオン注入法及び不純物の熱拡散にて第１のＰ型ウ
エル層と自己整合的に形成する。垂直転送部となる第１
のＮ型半導体領域を酸化シリコン膜をマスクにイオン注
入法にて第１のＰ型ウエル層と自己整合的に第２のＰ型
ウエル層内に形成する。酸化シリコン膜を除去し、垂直
転送部となる第２のＮ型半導体領域を写真食刻法を用い
てイオン注入法にて第１及び第２のＰ型ウエル層内に形
成する。
垂直転送部と水平転送部の接続部に生じるポテンシャル
井戸や障壁を防止し、垂直転送部から水平転送部への信
号電荷の転送を効率良く行う。 【構成】窒化シリコン膜３とフォトレジスト膜４ａをマ
スクにイオン注入法、不純物の熱拡散法にて水平転送部
となる第１のＰ型ウエル層を形成する。選択酸化によ
り、第１のＰ型ウエル層上に約４００ｎｍ程度の酸化シ
リコン膜を成長し、窒化シリコン膜３を除去し、垂直転
送部となる第２のＰ型ウエル層を酸化シリコン膜をマス
クにイオン注入法及び不純物の熱拡散にて第１のＰ型ウ
エル層と自己整合的に形成する。垂直転送部となる第１
のＮ型半導体領域を酸化シリコン膜をマスクにイオン注
入法にて第１のＰ型ウエル層と自己整合的に第２のＰ型
ウエル層内に形成する。酸化シリコン膜を除去し、垂直
転送部となる第２のＮ型半導体領域を写真食刻法を用い
てイオン注入法にて第１及び第２のＰ型ウエル層内に形
成する。
Description
【０００１】
【産業上の利用分野】本発明は、垂直転送部と水平転送
部を有するＣＣＤ型固体撮像装置及びその製造方法に関
する。
部を有するＣＣＤ型固体撮像装置及びその製造方法に関
する。
【０００２】
【従来の技術】従来この種の固体撮像装置は、ＨＤＴＶ
システムに対応するための超高画素化及びムービーシス
テムに対応するための高画素化、小型化につれて垂直転
送部の領域が比例的に縮小されるため、例えば埋め込み
チャンネルＣＣＤを用いた固体撮像装置では、垂直転送
部を構成する，Ｐ型ウエル層内に形成されるＮ型半導体
領域の接合の深さを浅くすることにより、単位面積当た
りの電荷転送能力を向上し、その特性を保持し、一方水
平転送部は、高転送速度による転送効率劣化に備え垂直
転送部と逆に水平転送部を構成する，Ｐ型ウエル層内に
形成されるＮ型半導体領域の接合の深さを深く形成する
ことにより、フリンジ電界強度を増し、その特性を保持
してきた。
システムに対応するための超高画素化及びムービーシス
テムに対応するための高画素化、小型化につれて垂直転
送部の領域が比例的に縮小されるため、例えば埋め込み
チャンネルＣＣＤを用いた固体撮像装置では、垂直転送
部を構成する，Ｐ型ウエル層内に形成されるＮ型半導体
領域の接合の深さを浅くすることにより、単位面積当た
りの電荷転送能力を向上し、その特性を保持し、一方水
平転送部は、高転送速度による転送効率劣化に備え垂直
転送部と逆に水平転送部を構成する，Ｐ型ウエル層内に
形成されるＮ型半導体領域の接合の深さを深く形成する
ことにより、フリンジ電界強度を増し、その特性を保持
してきた。
【０００３】図９は、従来の固体撮像装置の一例を概略
的に示す平面図である。半導体基板の表面部に２次元的
に配置された光電変換部１１にて入射光を光電変換して
えられた信号電荷は、垂直転送部１２に読み出され、更
に、水平転送部１３を経て出力回路１４に転送され、出
力信号として取り出される。
的に示す平面図である。半導体基板の表面部に２次元的
に配置された光電変換部１１にて入射光を光電変換して
えられた信号電荷は、垂直転送部１２に読み出され、更
に、水平転送部１３を経て出力回路１４に転送され、出
力信号として取り出される。
【０００４】図１０〜図１３は、従来の固体撮像装置の
垂直転送部と水平転送部の接続部を主な製造工程順に示
す断面図であり、分図（ａ），（ｂ）はそれぞれ図８の
Ｙ−Ｙ線，Ｘ−Ｘ線に沿う部分について示したものであ
る。
垂直転送部と水平転送部の接続部を主な製造工程順に示
す断面図であり、分図（ａ），（ｂ）はそれぞれ図８の
Ｙ−Ｙ線，Ｘ−Ｘ線に沿う部分について示したものであ
る。
【０００５】まず、図１０に示すようにＮ型シリコン基
板１上に厚さ約５０ｎｍの第１の酸化シリコン膜２を成
長させ、写真食刻法を用いて形成された厚さ約１．０μ
ｍの第１のフォトレジスト膜４ａをマスクにイオン注入
（例えば入射角０°，１００ｋｅＶ，１．０×１０12ｃ
ｍ-2のホウ素）を行う。
板１上に厚さ約５０ｎｍの第１の酸化シリコン膜２を成
長させ、写真食刻法を用いて形成された厚さ約１．０μ
ｍの第１のフォトレジスト膜４ａをマスクにイオン注入
（例えば入射角０°，１００ｋｅＶ，１．０×１０12ｃ
ｍ-2のホウ素）を行う。
【０００６】次に、第１のフォトレジスト膜４ａ除去後
不純物の熱拡散（例えば１２００℃，５時間程度）に
て、図１１に示すように、水平転送部となる第１のＰ型
ウエル層５を形成し、続いて、写真食刻法を用いて少な
くとも第１のＰ型ウエル層５を被覆し、厚さ約１．０μ
ｍの第２のフォトレジスト膜４ｂをマスクにイオン注入
（例えば入射角０°，６０ｋｅＶ，３．０×１０12ｃｍ
-2のホウ素）を行う。
不純物の熱拡散（例えば１２００℃，５時間程度）に
て、図１１に示すように、水平転送部となる第１のＰ型
ウエル層５を形成し、続いて、写真食刻法を用いて少な
くとも第１のＰ型ウエル層５を被覆し、厚さ約１．０μ
ｍの第２のフォトレジスト膜４ｂをマスクにイオン注入
（例えば入射角０°，６０ｋｅＶ，３．０×１０12ｃｍ
-2のホウ素）を行う。
【０００７】次に、第２のフォトレジスト膜４ｂ除去後
不純物の熱拡散（例えば１１００℃，２時間程度）に
て、図１２に示すように垂直転送部となる第２のＰ型ウ
エル層６を形成し、続いて、写真食刻法を用いて厚さ約
１．０μｍの第３のフォトレジスト膜４ｃをマスクにイ
オン注入（例えば入射角０°，１５０ｋｅＶ，２．０×
１０12ｃｍ-2のヒ素）を行い、垂直転送部の一部となる
第１のＮ型半導体領域７を形成する。
不純物の熱拡散（例えば１１００℃，２時間程度）に
て、図１２に示すように垂直転送部となる第２のＰ型ウ
エル層６を形成し、続いて、写真食刻法を用いて厚さ約
１．０μｍの第３のフォトレジスト膜４ｃをマスクにイ
オン注入（例えば入射角０°，１５０ｋｅＶ，２．０×
１０12ｃｍ-2のヒ素）を行い、垂直転送部の一部となる
第１のＮ型半導体領域７を形成する。
【０００８】次に、写真食刻法を用いて図１３に示すよ
うに、少なくとも第１のＮ型半導体領域７の一部を被覆
し、厚さ約１．０μｍの第４のフォトレジスト膜４ｄを
マスクにイオン注入（例えば入射角０°，１５０ｋｅ
Ｖ，２．０×１０12ｃｍ-2のリン）を行い、垂直転送部
の一部となる第２のＮ型半導体領域８を形成する。
うに、少なくとも第１のＮ型半導体領域７の一部を被覆
し、厚さ約１．０μｍの第４のフォトレジスト膜４ｄを
マスクにイオン注入（例えば入射角０°，１５０ｋｅ
Ｖ，２．０×１０12ｃｍ-2のリン）を行い、垂直転送部
の一部となる第２のＮ型半導体領域８を形成する。
【０００９】以降、慣用の技術を用いて光電変換部、電
荷転送電極、遮光・配線用の金属膜を形成することによ
り、従来の固体撮像装置が得られる。
荷転送電極、遮光・配線用の金属膜を形成することによ
り、従来の固体撮像装置が得られる。
【００１０】
【発明が解決しようとする課題】上述した従来の固体撮
像装置では、垂直転送部を構成するＰ型ウエル層及びＮ
型半導体領域と水平転送部を構成するＰ型ウエル層及び
Ｎ型半導体領域は、それぞれ別の工程によって形成され
ているので、写真食刻法工程の位置合わせ誤差により、
垂直転送部と水平転送部の接続部を制御良く形成するこ
とが困難であるという欠点があった。
像装置では、垂直転送部を構成するＰ型ウエル層及びＮ
型半導体領域と水平転送部を構成するＰ型ウエル層及び
Ｎ型半導体領域は、それぞれ別の工程によって形成され
ているので、写真食刻法工程の位置合わせ誤差により、
垂直転送部と水平転送部の接続部を制御良く形成するこ
とが困難であるという欠点があった。
【００１１】例えば、垂直転送部を構成するＰ型ウエル
層と水平転送部を構成するＰ型ウエル層の重なり量が少
ないもしくは離れて形成された場合においては、接続部
上の電荷転送電極下に深いポテンシャル井戸が形成さ
れ、また逆に、垂直転送部を構成するＰ型ウエル層と水
平転送部を構成するＰ型ウエル層の重なり量が大きくな
った場合においては、電荷転送電極下にポテンシャル障
壁が形成され、いずれの場合においても垂直置転送部か
ら水平転送部への信号電荷のスムーズな転送が阻害され
るという欠点があった。
層と水平転送部を構成するＰ型ウエル層の重なり量が少
ないもしくは離れて形成された場合においては、接続部
上の電荷転送電極下に深いポテンシャル井戸が形成さ
れ、また逆に、垂直転送部を構成するＰ型ウエル層と水
平転送部を構成するＰ型ウエル層の重なり量が大きくな
った場合においては、電荷転送電極下にポテンシャル障
壁が形成され、いずれの場合においても垂直置転送部か
ら水平転送部への信号電荷のスムーズな転送が阻害され
るという欠点があった。
【００１２】
【課題を解決するための手段】本発明は、半導体基板の
表面部の第１導電型半導体装置の表面領域内にそれぞれ
形成された複数個の光電変換部、前記光電変換部より転
送されてくる全信号電荷パターンを一水平走査線毎に一
斉に転送する複数本の垂直転送部および前記垂直転送部
より一水平走査線毎に転送されてる信号電荷を信号出力
部に転送する水平転送部から構成される固体撮像装置に
おいて、前記第１導電型半導体層が、前記垂直転送部及
び水平転送部に対してそれぞれ自己整合的に異なる濃度
プロファイルで形成されているというものである。しか
して、前記垂直転送部及び水平転送部を構成する第２導
電型半導体領域が、垂直転送部及び水平転送部に対して
それぞれ自己整合的に異なる濃度プロファイルで形成さ
れている。
表面部の第１導電型半導体装置の表面領域内にそれぞれ
形成された複数個の光電変換部、前記光電変換部より転
送されてくる全信号電荷パターンを一水平走査線毎に一
斉に転送する複数本の垂直転送部および前記垂直転送部
より一水平走査線毎に転送されてる信号電荷を信号出力
部に転送する水平転送部から構成される固体撮像装置に
おいて、前記第１導電型半導体層が、前記垂直転送部及
び水平転送部に対してそれぞれ自己整合的に異なる濃度
プロファイルで形成されているというものである。しか
して、前記垂直転送部及び水平転送部を構成する第２導
電型半導体領域が、垂直転送部及び水平転送部に対して
それぞれ自己整合的に異なる濃度プロファイルで形成さ
れている。
【００１３】この固体撮像装置は、半導体基板の一表面
に第１の酸化シリコン膜と窒化シリコン膜を順次に被着
する工程と、前記窒化シリコン膜を第１のフォトレジス
ト膜をマスクとして選択的に除去した後、前記窒化シリ
コン膜と前記第１のフォトレジスト膜をマスクにイオン
注入を行ない前記第１のフォトレジスト膜を除去した後
不純物の熱拡散を行なって水平転送部下の第１の第１導
電型半導体層を形成する工程と、前記窒化シリコン膜を
マスクに選択酸化を施し第２のシリコン酸化膜を成長
し、前記窒化シリコン膜を除去した後、前記第２の酸化
シリコン膜と第２のフォトレジスト膜をマスクにイオン
注入を行ない前記第２のフォトレジスト膜を除去した後
不純物の熱拡散を行なって前記第１の第１導電型半導体
層と自己整合的に垂直転送部の第２の第１導電型半導体
層を形成する工程とにより製造することができる。更
に、前記第２の酸化シリコン膜と第３のフォトレジスト
膜をマスクにイオン注入法にて前記第１の第１導電型半
導体層と自己整合的に前記第２の第１導電型半導体層内
に垂直転送部の第１の第２導電型半導体領域を形成する
工程と、前記第２の酸化シリコン膜を除去した後、第１
及び第２の第１導電型半導体層内に第２の第２導電型半
導体領域を形成する工程とを追加してもよい。
に第１の酸化シリコン膜と窒化シリコン膜を順次に被着
する工程と、前記窒化シリコン膜を第１のフォトレジス
ト膜をマスクとして選択的に除去した後、前記窒化シリ
コン膜と前記第１のフォトレジスト膜をマスクにイオン
注入を行ない前記第１のフォトレジスト膜を除去した後
不純物の熱拡散を行なって水平転送部下の第１の第１導
電型半導体層を形成する工程と、前記窒化シリコン膜を
マスクに選択酸化を施し第２のシリコン酸化膜を成長
し、前記窒化シリコン膜を除去した後、前記第２の酸化
シリコン膜と第２のフォトレジスト膜をマスクにイオン
注入を行ない前記第２のフォトレジスト膜を除去した後
不純物の熱拡散を行なって前記第１の第１導電型半導体
層と自己整合的に垂直転送部の第２の第１導電型半導体
層を形成する工程とにより製造することができる。更
に、前記第２の酸化シリコン膜と第３のフォトレジスト
膜をマスクにイオン注入法にて前記第１の第１導電型半
導体層と自己整合的に前記第２の第１導電型半導体層内
に垂直転送部の第１の第２導電型半導体領域を形成する
工程と、前記第２の酸化シリコン膜を除去した後、第１
及び第２の第１導電型半導体層内に第２の第２導電型半
導体領域を形成する工程とを追加してもよい。
【００１４】また、半導体基板の一表面に第１の酸化シ
リコン膜と窒化シリコン膜を順次形成する工程と、前記
窒化シリコン膜を第１のフォトレジスト膜をマスクに選
択的に除去した後、前記窒化シリコン膜と前記第のフォ
トレジスト膜をマスクにイオン注入を行ない前記第１の
フォトレジスト膜を除去した後不純物の熱拡散を行なっ
て水平転送部の第１の第１導電型半導体層を形成する工
程と、前記窒化シリコン膜をマスクに選択酸化を施し酸
化シリコン膜を成長した後、第２のフォトレジスト膜を
マスクとして前記窒化シリコン膜を選択的に除去し、前
記第２のシリコン酸化膜と前記第２のフォトレジスト膜
及び前記窒化シリコン膜をマスクにイオン注入を行ない
前記第２のフォトレジスト膜を除去した後不純物の熱拡
散を行なって前記第１の第１導電型半導体層と自己整合
的に垂直転送部の第２の第１導電型半導体層を形成する
工程とにより製造することができる。更に、前記窒化シ
リコン膜及び前記第２の酸化シリコン膜をマスクにイオ
ン注入を行なって前記第１及び第２の第１導電型半導体
層と自己整合的に前記第２の第１導電型半導体層内に垂
直転送部の第１の第２導電型半導体領域を形成する工程
と、前記第２の酸化シリコン膜を除去した後、前記窒化
シリコン膜をマスクとして前記第１の酸化シリコン膜を
除去したのちイオン注入を行なって前記第１の第２導電
型半導体領域と自己整合的に、前記第１及び第２の第１
導電型半導体層内に第２の第２導電型半導体領域を形成
する工程とを追加してもよい。
リコン膜と窒化シリコン膜を順次形成する工程と、前記
窒化シリコン膜を第１のフォトレジスト膜をマスクに選
択的に除去した後、前記窒化シリコン膜と前記第のフォ
トレジスト膜をマスクにイオン注入を行ない前記第１の
フォトレジスト膜を除去した後不純物の熱拡散を行なっ
て水平転送部の第１の第１導電型半導体層を形成する工
程と、前記窒化シリコン膜をマスクに選択酸化を施し酸
化シリコン膜を成長した後、第２のフォトレジスト膜を
マスクとして前記窒化シリコン膜を選択的に除去し、前
記第２のシリコン酸化膜と前記第２のフォトレジスト膜
及び前記窒化シリコン膜をマスクにイオン注入を行ない
前記第２のフォトレジスト膜を除去した後不純物の熱拡
散を行なって前記第１の第１導電型半導体層と自己整合
的に垂直転送部の第２の第１導電型半導体層を形成する
工程とにより製造することができる。更に、前記窒化シ
リコン膜及び前記第２の酸化シリコン膜をマスクにイオ
ン注入を行なって前記第１及び第２の第１導電型半導体
層と自己整合的に前記第２の第１導電型半導体層内に垂
直転送部の第１の第２導電型半導体領域を形成する工程
と、前記第２の酸化シリコン膜を除去した後、前記窒化
シリコン膜をマスクとして前記第１の酸化シリコン膜を
除去したのちイオン注入を行なって前記第１の第２導電
型半導体領域と自己整合的に、前記第１及び第２の第１
導電型半導体層内に第２の第２導電型半導体領域を形成
する工程とを追加してもよい。
【００１５】
【実施例】次に、本発明を図面を参照して説明する。
【００１６】図１〜図４は、本発明第１の実施例の固体
撮像装置を主な製造工程に沿って説明するための断面図
で、分図（ａ），（ｂ）はそれぞれ図８のＹ−Ｙ線およ
びＸ−Ｘ線に沿う部分について示したものである。
撮像装置を主な製造工程に沿って説明するための断面図
で、分図（ａ），（ｂ）はそれぞれ図８のＹ−Ｙ線およ
びＸ−Ｘ線に沿う部分について示したものである。
【００１７】まず、図１に示すように、Ｎ型シリコン基
板１の表面に約５０ｎｍの第１の酸化シリコン膜２ａと
約２５０ｎｍの窒化シリコン膜３を順に成膜し、写真食
刻法及びプラズマエッチング法を用いて約１．０μｍの
第１のフォトレジスト膜４ａ及び窒化シリコン膜３から
なるマスクを形成し、イオン注入（例えば入射角６０
°，１００ｋｅＶ，１．０×１０12ｃｍ-2のホウ素）を
行う。
板１の表面に約５０ｎｍの第１の酸化シリコン膜２ａと
約２５０ｎｍの窒化シリコン膜３を順に成膜し、写真食
刻法及びプラズマエッチング法を用いて約１．０μｍの
第１のフォトレジスト膜４ａ及び窒化シリコン膜３から
なるマスクを形成し、イオン注入（例えば入射角６０
°，１００ｋｅＶ，１．０×１０12ｃｍ-2のホウ素）を
行う。
【００１８】次に、第１のフォトレジスト膜４ａ除去後
不純物の熱拡散（例えば１２００℃，５時間程度）に
て、図２に示すように、水平転送部となる第１のＰ型ウ
エル層５を形成し、続いて、窒化シリコン膜３をマスク
に選択酸化を施し、第１のＰ型ウエル層５上に約４００
ｎｍ程度の第２の酸化シリコン膜２ｂを成長し、ウエッ
トエッチング法を用いて窒化シリコン膜３を除去した
後、垂直転送部となる第２のＰ型ウエル層を形成するた
め写真食刻法を用いて形成した約１．０μｍの第２のフ
ォトレジスト膜４ｂと第２の酸化シリコン膜２ｂをマス
クにイオン注入（例えば入射角０°，６０ｋｅＶ，３．
０×１０12ｃｍ-2ホウ素）を行う。
不純物の熱拡散（例えば１２００℃，５時間程度）に
て、図２に示すように、水平転送部となる第１のＰ型ウ
エル層５を形成し、続いて、窒化シリコン膜３をマスク
に選択酸化を施し、第１のＰ型ウエル層５上に約４００
ｎｍ程度の第２の酸化シリコン膜２ｂを成長し、ウエッ
トエッチング法を用いて窒化シリコン膜３を除去した
後、垂直転送部となる第２のＰ型ウエル層を形成するた
め写真食刻法を用いて形成した約１．０μｍの第２のフ
ォトレジスト膜４ｂと第２の酸化シリコン膜２ｂをマス
クにイオン注入（例えば入射角０°，６０ｋｅＶ，３．
０×１０12ｃｍ-2ホウ素）を行う。
【００１９】次に、第２のフォトレジスト膜４ｂ除去後
不純物の熱拡散（例えば１１００℃，２時間程度）に
て、図３に示すように、第１のＰ型ウエル層５と自己整
合的に第２のＰ型ウエル層６を形成し、続いて、垂直転
送部となる第１のＮ型半導体領域７を写真食刻法を用い
て形成した第３のフォトレジスト膜４ｃと第２の酸化シ
リコン膜２ｂをマスクにイオン注入（例えば入射角０
°，１５０ｋｅＶ，２．０×１０12ｃｍ-2のヒ素）に
て、第１のＰ型ウエル層５と自己整合的に第２のＰ型ウ
エル層６内に形成する。
不純物の熱拡散（例えば１１００℃，２時間程度）に
て、図３に示すように、第１のＰ型ウエル層５と自己整
合的に第２のＰ型ウエル層６を形成し、続いて、垂直転
送部となる第１のＮ型半導体領域７を写真食刻法を用い
て形成した第３のフォトレジスト膜４ｃと第２の酸化シ
リコン膜２ｂをマスクにイオン注入（例えば入射角０
°，１５０ｋｅＶ，２．０×１０12ｃｍ-2のヒ素）に
て、第１のＰ型ウエル層５と自己整合的に第２のＰ型ウ
エル層６内に形成する。
【００２０】次に、第１，第２の酸化シリコン膜２ａ，
ｂをウエットエッチング法により除去し、図４に示すよ
うに、再度Ｎ型半導体基板１に熱酸化を施し約２０ｎｍ
の酸化シリコン膜２ｃを成長した後、垂直転送部となる
第２のＮ型半導体領域８ａ，８ｂをそれぞれ垂直転送部
および水平転送部に、写真食刻法を用いて形成した第４
のフォトレジスト膜４ｃをマスクにイオン注入（例えば
入射角０°，１５０ｋｅＶ，２．０×１０12ｃｍ-2のリ
ン）にて第１及び第２のＰ型ウエル層５，６内に形成す
る。この場合、垂直転送部のＮ型半導体領域は、第１の
Ｎ型半導体領域７および第２のＮ型半導体領域８ａにて
形成されることになる。
ｂをウエットエッチング法により除去し、図４に示すよ
うに、再度Ｎ型半導体基板１に熱酸化を施し約２０ｎｍ
の酸化シリコン膜２ｃを成長した後、垂直転送部となる
第２のＮ型半導体領域８ａ，８ｂをそれぞれ垂直転送部
および水平転送部に、写真食刻法を用いて形成した第４
のフォトレジスト膜４ｃをマスクにイオン注入（例えば
入射角０°，１５０ｋｅＶ，２．０×１０12ｃｍ-2のリ
ン）にて第１及び第２のＰ型ウエル層５，６内に形成す
る。この場合、垂直転送部のＮ型半導体領域は、第１の
Ｎ型半導体領域７および第２のＮ型半導体領域８ａにて
形成されることになる。
【００２１】以降、慣用の技術を用いて光電変換部、電
荷転送電極、遮光・配線用の金属膜を形成することによ
り、第１の実施例の固体撮像装置が得られる。
荷転送電極、遮光・配線用の金属膜を形成することによ
り、第１の実施例の固体撮像装置が得られる。
【００２２】垂直転送部と水平転送部との接続部は自己
整合的に形成されるため、マスクの位置合せ誤差により
この接続部に生じるポテンシャル井戸や障壁を防止し、
垂直転送部から水平転送部への信号電荷の転送を効率よ
く行える。
整合的に形成されるため、マスクの位置合せ誤差により
この接続部に生じるポテンシャル井戸や障壁を防止し、
垂直転送部から水平転送部への信号電荷の転送を効率よ
く行える。
【００２３】図５，図６は、本発明第２の実施例の固体
撮像装置を主な製造工程に沿って説明するための断面図
であり、分図（ａ），（ｂ）はそれぞれ図８のＹ−Ｙ線
およびＸ−Ｘ線に沿う部分について示したものである。
撮像装置を主な製造工程に沿って説明するための断面図
であり、分図（ａ），（ｂ）はそれぞれ図８のＹ−Ｙ線
およびＸ−Ｘ線に沿う部分について示したものである。
【００２４】まず、図５に示すように、Ｎ型シリコン基
板１上に約５０ｎｍの第１の酸化シリコン膜２ａと約２
５０ｎｍの窒化シリコン膜３を順に成長させ、写真食刻
法及びプラズマエッチング法を用いて形成した約１．０
μｍの第１のフォトレジスト膜４ａ及び窒化シリコン膜
３をマスクにイオン注入（例えば入射角６０°，１００
ｋｅＶ，１．０×１０12ｃｍ-2のホウ素）を行う。
板１上に約５０ｎｍの第１の酸化シリコン膜２ａと約２
５０ｎｍの窒化シリコン膜３を順に成長させ、写真食刻
法及びプラズマエッチング法を用いて形成した約１．０
μｍの第１のフォトレジスト膜４ａ及び窒化シリコン膜
３をマスクにイオン注入（例えば入射角６０°，１００
ｋｅＶ，１．０×１０12ｃｍ-2のホウ素）を行う。
【００２５】次に、第１のフォトレジスト４ａ除去後不
純物の熱拡散（例えば１２００℃，５時間程度）にて、
図６に示すように、水平転送部となる第１のＰ型ウエル
層５を形成し、続いて、窒化シリコン膜３をマスクに選
択酸化を施し、第１のＰ型ウエル層５上に約４００ｎｍ
程度の第２の酸化シリコン膜２ｂを成長し、写真食刻法
を用いて窒化シリコン膜３を選択的に除去した後、垂直
転送部となる第２のＰ型ウエル層を形成するため約１．
０μｍの第２のフォトレジスト膜４ｂ，窒化シリコン膜
３及び第２の酸化シリコン膜２ｂをマスクにイオン注入
（例えば入射角０°６０ｋｅＶ，３．０×１０12ｃｍ-2
のホウ素）を行う。
純物の熱拡散（例えば１２００℃，５時間程度）にて、
図６に示すように、水平転送部となる第１のＰ型ウエル
層５を形成し、続いて、窒化シリコン膜３をマスクに選
択酸化を施し、第１のＰ型ウエル層５上に約４００ｎｍ
程度の第２の酸化シリコン膜２ｂを成長し、写真食刻法
を用いて窒化シリコン膜３を選択的に除去した後、垂直
転送部となる第２のＰ型ウエル層を形成するため約１．
０μｍの第２のフォトレジスト膜４ｂ，窒化シリコン膜
３及び第２の酸化シリコン膜２ｂをマスクにイオン注入
（例えば入射角０°６０ｋｅＶ，３．０×１０12ｃｍ-2
のホウ素）を行う。
【００２６】第２のフォトレジスト膜４ｂ除去後不純物
の熱拡散（例えば１１００℃，２時間程度）にて、図７
に示すように、第１のＰ型ウエル層５と自己整合的に第
２のＰ型ウエル層６を形成し、続いて、垂直転送部とな
る第１のＮ型半導体領域７を窒化シリコン膜３と第２の
酸化シリコン膜２ｂをマスクにイオン注入（例えば入射
角０°，１５０ｋｅＶ，２．０×１０12ｃｍ-2のヒ素）
にて第１及び第２のＰ型ウエル層５，６と自己整合的に
第２のＰ型ウエル層６内に形成する。
の熱拡散（例えば１１００℃，２時間程度）にて、図７
に示すように、第１のＰ型ウエル層５と自己整合的に第
２のＰ型ウエル層６を形成し、続いて、垂直転送部とな
る第１のＮ型半導体領域７を窒化シリコン膜３と第２の
酸化シリコン膜２ｂをマスクにイオン注入（例えば入射
角０°，１５０ｋｅＶ，２．０×１０12ｃｍ-2のヒ素）
にて第１及び第２のＰ型ウエル層５，６と自己整合的に
第２のＰ型ウエル層６内に形成する。
【００２７】次に、図８に示すように、窒化シリコン膜
３をマスクに酸化シリコン膜２ａ，ｂをウエットエッチ
ング法により除去し、再度Ｎ型シリコン基板１に熱酸化
を施し約２０ｎｍの第３の酸化シリコン膜２ｃを成長し
た後、垂直転送部および水平転送部に第２のＮ型半導体
領域８ａ，８ｂを窒化シリコン膜をマスクにイオン注入
（例えば入射角０°，１５０ｋｅＶ，２．０×１０12ｃ
ｍ-2のリン）にて第１のＮ型半導体領域７と自己整合的
に、第１及び第２のＰ型ウエル層５，６内に形成する。
この場合、垂直転送部のＮ型半導体領域は前記第１及び
第２のＮ型半導体領域７，８ａにて形成されることにな
る。
３をマスクに酸化シリコン膜２ａ，ｂをウエットエッチ
ング法により除去し、再度Ｎ型シリコン基板１に熱酸化
を施し約２０ｎｍの第３の酸化シリコン膜２ｃを成長し
た後、垂直転送部および水平転送部に第２のＮ型半導体
領域８ａ，８ｂを窒化シリコン膜をマスクにイオン注入
（例えば入射角０°，１５０ｋｅＶ，２．０×１０12ｃ
ｍ-2のリン）にて第１のＮ型半導体領域７と自己整合的
に、第１及び第２のＰ型ウエル層５，６内に形成する。
この場合、垂直転送部のＮ型半導体領域は前記第１及び
第２のＮ型半導体領域７，８ａにて形成されることにな
る。
【００２８】以降、慣用の技術を用いて光電変換部、電
荷転送電極、遮光・配線用の金属膜を形成することによ
り、第２の実施例の固体撮像装置が得られる。
荷転送電極、遮光・配線用の金属膜を形成することによ
り、第２の実施例の固体撮像装置が得られる。
【００２９】本実施例は、垂直転送部と水平転送部との
接続部が自己整合的に形成されるばかりでなく、垂直転
送部と構成する第２のＰ型ウエル層６とＮ型半導体領域
７，８ａも図９のＸ−Ｘ方向に自己整合的に形成できる
利点がある。
接続部が自己整合的に形成されるばかりでなく、垂直転
送部と構成する第２のＰ型ウエル層６とＮ型半導体領域
７，８ａも図９のＸ−Ｘ方向に自己整合的に形成できる
利点がある。
【００３０】尚、上述した本発明の第１及び第２の実施
例では、約４００ｎｍ程度の第１の酸化シリコン膜２ｂ
をシリコン基板に形成したのち選択酸化を施してフィー
ルド酸化膜を形成する固体撮像装置の製造方法を示した
が、第１のシリコン酸化膜上に多結晶シリコン膜を堆積
したのちその多結晶シリコン膜を選択酸化するとか、第
１の酸化シリコン膜上に窒化シリコン膜、多結晶シリコ
ン膜および他の酸化シリコン膜を堆積して多結晶シリコ
ン膜選択酸化してもよい。
例では、約４００ｎｍ程度の第１の酸化シリコン膜２ｂ
をシリコン基板に形成したのち選択酸化を施してフィー
ルド酸化膜を形成する固体撮像装置の製造方法を示した
が、第１のシリコン酸化膜上に多結晶シリコン膜を堆積
したのちその多結晶シリコン膜を選択酸化するとか、第
１の酸化シリコン膜上に窒化シリコン膜、多結晶シリコ
ン膜および他の酸化シリコン膜を堆積して多結晶シリコ
ン膜選択酸化してもよい。
【００３１】また、上述した本発明の第１及び第２の実
施例では、電荷転送部として埋め込みチャンネルＣＣＤ
を有する固体撮像装置の製造方法を示したが、表面チャ
ンネルＣＣＤを有する固体撮像装置の製造法においても
同様にして適用できる。
施例では、電荷転送部として埋め込みチャンネルＣＣＤ
を有する固体撮像装置の製造方法を示したが、表面チャ
ンネルＣＣＤを有する固体撮像装置の製造法においても
同様にして適用できる。
【００３２】
【発明の効果】以上説明したように、本発明の固体撮像
装置の製造方法は、垂直転送部。
装置の製造方法は、垂直転送部。
【図面の簡単な説明】
【図１】本発明の第１の実施例を製造工程に沿って説明
するため図８のＹ−Ｙ線相当部、Ｘ−Ｘ線相当部を
（ａ），（ｂ）に分図して示す半導体チップの断面図で
ある。
するため図８のＹ−Ｙ線相当部、Ｘ−Ｘ線相当部を
（ａ），（ｂ）に分図して示す半導体チップの断面図で
ある。
【図２】図１に対応する工程の次工程の説明のため、同
様に（ａ），（ｂ）に分図して示す半導体チップ断面図
である。
様に（ａ），（ｂ）に分図して示す半導体チップ断面図
である。
【図３】図２に対応する工程の次工程の説明のため、同
様に（ａ），（ｂ）に分図して示す断面図である。
様に（ａ），（ｂ）に分図して示す断面図である。
【図４】図３に対応する工程の次工程の説明のため、同
様に（ａ），（ｂ）に分図して示す断面図である。
様に（ａ），（ｂ）に分図して示す断面図である。
【図５】本発明の第２の実施例を製造工程に沿って説明
するため図８のＹ−Ｙ線相当部、Ｘ−Ｘ線相当部を
（ａ），（ｂ）に分図して示す断面図である。
するため図８のＹ−Ｙ線相当部、Ｘ−Ｘ線相当部を
（ａ），（ｂ）に分図して示す断面図である。
【図６】図５に対応する工程の次工程の説明のため、同
様に（ａ），（ｂ）に分図して示す断面図である。
様に（ａ），（ｂ）に分図して示す断面図である。
【図７】図６に対応する工程の次工程の説明のため、同
様に（ａ），（ｂ）に分図して示す断面図である。
様に（ａ），（ｂ）に分図して示す断面図である。
【図８】図７に対応する工程の次工程の説明のため、同
様に（ａ），（ｂ）に分図して示す断面図である。
様に（ａ），（ｂ）に分図して示す断面図である。
【図９】固体撮像装置を概略的に示す平面図である。
【図１０】従来例を製造工程に沿って説明するため図８
のＹ−Ｙ線相当部、Ｘ−Ｘ線相当部を（ａ），（ｂ）に
分図して示す断面図である。
のＹ−Ｙ線相当部、Ｘ−Ｘ線相当部を（ａ），（ｂ）に
分図して示す断面図である。
【図１１】図１０に対応する工程の次工程の説明のた
め、同様に（ａ），（ｂ）に分図して示す断面図であ
る。
め、同様に（ａ），（ｂ）に分図して示す断面図であ
る。
【図１２】図１１に対応する工程の次工程の説明のた
め、同様に（ａ），（ｂ）に分図して示す断面図であ
る。
め、同様に（ａ），（ｂ）に分図して示す断面図であ
る。
【図１３】図１２に対応する工程の次工程の説明のた
め、同様に（ａ），（ｂ）に分図して示す断面図であ
る。
め、同様に（ａ），（ｂ）に分図して示す断面図であ
る。
１ Ｐ型シリコン基板 ２ａ 第１の酸化シリコン膜 ２ｂ 第２の酸化シリコン膜 ２ｃ 第３の酸化シリコン膜 ３ 窒化シリコン膜 ４ａ 第１のフォトレジスト膜 ４ｂ 第２のフォトレジスト膜 ４ｃ 第３のフォトレジスト膜 ４ｄ 第４のフォトレジスト膜 ５ 第１のＰ型ウエル層 ６ 第２のＰ型ウエル層 ７ 第１のＮ型半導体層 ８ａ，８ｂ 第２のＮ型半導体層
Claims (8)
- 【請求項１】 半導体基板の表面部の第１導電型半導体
層の表面領域内にそれぞれ形成された複数個の光電変換
部、前記光電変換部より転送されてくる全信号電荷パタ
ーンを一水平走査線毎に一斉に転送する複数本の垂直転
送部および前記垂直転送部より一水平走査線毎に転送さ
れてくる信号電荷を信号出力部に転送する水平転送部か
ら構成される固体撮像装置において、前記第１導電型半
導体層が、前記垂直転送部及び水平転送部に対してそれ
ぞれ自己整合的に異なる濃度プロファイルで形成されて
いることを特徴とする固体撮像装置。 - 【請求項２】 前記垂直転送部及び水平転送部を構成す
る第２導電型半導体領域が、垂直転送部及び水平転送部
に対してそれぞれ自己整合的に異なる濃度プロファイル
で形成されている請求項１記載の固体撮像装置。 - 【請求項３】 半導体基板の一表面に第１の酸化シリコ
ン膜と窒化シリコン膜を順次に被着する工程と、前記窒
化シリコン膜を第１のフォトレジスト膜をマスクとして
選択的に除去した後、前記窒化シリコン膜と前記第１の
フォトレジスト膜をマスクにイオン注入を行ない前記第
１のフォトレジスト膜を除去した後不純物の熱拡散を行
なって水平転送部下の第１の第１導電型半導体層を形成
する工程と、前記窒化シリコン膜をマスクに選択酸化を
施し第２のシリコン酸化膜を成長し、前記窒化シリコン
膜を除去した後、前記第２の酸化シリコン膜と第２のフ
ォトレジスト膜をマスクにイオン注入を行ない前記第２
のフォトレジスト膜を除去した後不純物の熱拡散を行な
って前記第１の第１導電型半導体層と自己整合的に垂直
転送部の第２の第１導電型半導体層を形成する工程とを
有することを特徴とする固体撮像装置の製造方法。 - 【請求項４】 前記第２の酸化シリコン膜と第３のフォ
トレジスト膜をマスクにイオン注入法にて前記第１の第
１導電型半導体層と自己整合的に前記第２の第１導電型
半導体層内に垂直転送部の第１の第２導電型半導体領域
を形成する工程と、前記第２の酸化シリコン膜を除去し
た後、第１及び第２の第１導電型半導体層内に第２の第
２導電型半導体領域を形成する工程とを有することを特
徴とする特許請求の範囲第３項記載の固体撮像装置の製
造方法。 - 【請求項５】 半導体基板の一表面に第１の酸化シリコ
ン膜と窒化シリコン膜を順次形成する工程と、前記窒化
シリコン膜を第１のフォトレジスト膜をマスクに選択的
に除去した後、前記窒化シリコン膜と前記第１のフォト
レジスト膜をマスクにイオン注入を行ない前記第１のフ
ォトレジスト膜を除去した後不純物の熱拡散を行なって
水平転送部の第１の第１導電型半導体層を形成する工程
と、前記窒化シリコン膜をマスクに選択酸化を施し酸化
シリコン膜を成長した後、第２のフォトレジスト膜をマ
スクとして前記窒化シリコン膜を選択的に除去し、前記
第２の酸化シリコン膜と前記第２のフォトレジスト膜及
び前記窒化シリコン膜をマスクにイオン注入を行ない前
記第２のフォトレジスト膜を除去した後不純物の熱拡散
を行なって前記第１の第１導電型半導体層と自己整合的
に垂直転送部の第２の第１導電型半導体層を形成する工
程とを有することを特徴とする固体撮像装置の製造方
法。 - 【請求項６】 前記窒化シリコン膜及び前記第２の酸化
シリコン膜をマスクにイオン注入を行なって前記第１及
び第２の第１導電型半導体層と自己整合的に前記第２の
第１導電型半導体層内に垂直転送部の第１の第２導電型
半導体領域を形成する工程と、前記第２の酸化シリコン
膜を除去した後、前記窒化シリコン膜をマスクとして前
記第１の酸化シリコン膜を除去したのちイオン注入を行
なって前記第１の第２導電型半導体領域と自己整合的
に、前記第１及び第２の第１導電型半導体層内に第２の
第２導電型半導体領域を形成する工程を有することを特
徴とする特許請求の範囲第５項記載の固体撮像装置の製
造方法。 - 【請求項７】 前記第１の第１導電型半導体層が、イオ
ン注入の入射角を制御することにより第１のフォトレジ
スト膜、窒化シリコン膜および第１の酸化シリコン膜か
らなるマスク材に対して所望の距離を置いて形成するこ
とを特徴とする請求項３，４，５または６記載の固体撮
像装置の製造方法。 - 【請求項８】 半導体基板の一表面に前記第１のシリコ
ン酸化膜を形成する替りに酸化シリコン膜および多結晶
シリコン膜を堆積するか或いは酸化シリコン膜、窒化シ
リコン膜、多結晶シリコン膜および他の酸化シリコン膜
を堆積する工程を含む請求項３，４，５，６または７記
載の固体撮像装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4206365A JP2842066B2 (ja) | 1992-08-03 | 1992-08-03 | 固体撮像装置及びその製造方法 |
| US08/101,315 US5441910A (en) | 1992-08-03 | 1993-08-03 | Method for manufacturing CCD type solid image pickup device using self-alignment process |
| KR93015020A KR0131188B1 (en) | 1992-08-03 | 1993-08-03 | Method for manufactruing ccd type solid image pick-up device using self alignment process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4206365A JP2842066B2 (ja) | 1992-08-03 | 1992-08-03 | 固体撮像装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653472A true JPH0653472A (ja) | 1994-02-25 |
| JP2842066B2 JP2842066B2 (ja) | 1998-12-24 |
Family
ID=16522125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4206365A Expired - Fee Related JP2842066B2 (ja) | 1992-08-03 | 1992-08-03 | 固体撮像装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5441910A (ja) |
| JP (1) | JP2842066B2 (ja) |
| KR (1) | KR0131188B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162137A (ja) * | 1995-12-13 | 1997-06-20 | Sony Corp | イオン注入方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083794A (en) | 1997-07-10 | 2000-07-04 | International Business Machines Corporation | Method to perform selective drain engineering with a non-critical mask |
| KR100359767B1 (ko) * | 1998-07-11 | 2002-11-07 | 주식회사 하이닉스반도체 | 고체촬상소자의 제조 방법 |
| KR100446319B1 (ko) * | 2002-01-10 | 2004-09-01 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0278272A (ja) * | 1988-09-14 | 1990-03-19 | Matsushita Electric Ind Co Ltd | 撮像装置およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IE39611B1 (en) * | 1973-08-14 | 1978-11-22 | Siemens Ag | Improvements in or relating to two-phase charge coupled devices |
| US4984047A (en) * | 1988-03-21 | 1991-01-08 | Eastman Kodak Company | Solid-state image sensor |
| JP2509706B2 (ja) * | 1989-08-18 | 1996-06-26 | 株式会社東芝 | マスクｒｏｍの製造方法 |
| US5288656A (en) * | 1991-03-15 | 1994-02-22 | Sony Corporation | Method of manufacturing a CCD solid state image sensing device |
| US5132241A (en) * | 1991-04-15 | 1992-07-21 | Industrial Technology Research Institute | Method of manufacturing minimum counterdoping in twin well process |
-
1992
- 1992-08-03 JP JP4206365A patent/JP2842066B2/ja not_active Expired - Fee Related
-
1993
- 1993-08-03 US US08/101,315 patent/US5441910A/en not_active Expired - Fee Related
- 1993-08-03 KR KR93015020A patent/KR0131188B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0278272A (ja) * | 1988-09-14 | 1990-03-19 | Matsushita Electric Ind Co Ltd | 撮像装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162137A (ja) * | 1995-12-13 | 1997-06-20 | Sony Corp | イオン注入方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2842066B2 (ja) | 1998-12-24 |
| KR940006290A (ko) | 1994-03-23 |
| KR0131188B1 (en) | 1998-04-14 |
| US5441910A (en) | 1995-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04355964A (ja) | 固体撮像装置及びその製造方法 | |
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2797993B2 (ja) | 固体撮像装置およびその製造方法 | |
| US5401679A (en) | Method of manufacturing charge transfer device | |
| JP2842066B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPS6057780A (ja) | 固体撮像装置およびその製造方法 | |
| US20080160731A1 (en) | Method for fabricating cmos image sensor | |
| US6469329B1 (en) | Solid state image sensing device and method of producing the same | |
| JP4542660B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JPS59188966A (ja) | 固体撮像装置の製造方法 | |
| KR100671140B1 (ko) | 고체 촬상 소자의 제조방법 | |
| JP2517045B2 (ja) | 固体撮像素子の製造方法 | |
| JP2697554B2 (ja) | 固体撮像素子の製造方法 | |
| JP3772920B6 (ja) | 固体撮像素子の受光部製造方法 | |
| JP3772920B2 (ja) | 固体撮像素子の受光部製造方法 | |
| JP3156779B2 (ja) | 電荷転送素子及びその製造方法 | |
| JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
| JP2835754B2 (ja) | 半導体撮像装置及びその製造方法 | |
| JPH0864796A (ja) | 固体撮像装置の製造方法 | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 | |
| JPS6197861A (ja) | 固体撮像装置の製造方法 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| KR0172836B1 (ko) | 씨씨디 영상소자의 제조방법 | |
| JPH04364780A (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980922 |
|
| LAPS | Cancellation because of no payment of annual fees |