JPH0653336A - ゲート電極の形成方法 - Google Patents
ゲート電極の形成方法Info
- Publication number
- JPH0653336A JPH0653336A JP20543892A JP20543892A JPH0653336A JP H0653336 A JPH0653336 A JP H0653336A JP 20543892 A JP20543892 A JP 20543892A JP 20543892 A JP20543892 A JP 20543892A JP H0653336 A JPH0653336 A JP H0653336A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- substrate
- electron beam
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 メサエッジでエアーブリッジ構造をとるゲー
ト電極を形成し、ゲートのリーク電流を低減する。 【構成】 ａ）基板上に、所定パターンのレジストを支
持するための支持膜を形成し、これをマスクにして等方
性エッチング法で基板のメサを形成すると共に支持膜の
端領域をメサの段差領域上に張出させ、ｂ）この上に電
子線レジスト膜を形成し全面に電子線を照射することに
よって、支持膜の張出した領域上の電子線レジスト膜に
少い露光量の領域を形成し、これを現像処理することに
よって支持膜の張出した領域上にのみ所定膜厚の電子線
レジスト膜を残し、ｃ）電子線レジスト膜上を含む領域
上にゲート電極用金属膜のパターンを形成し、この後に
支持膜と電子線レジスト膜を除去することによって基板
のメサの段差領域上にエアーブリッジを有するゲート電
極を形成する。
ト電極を形成し、ゲートのリーク電流を低減する。 【構成】 ａ）基板上に、所定パターンのレジストを支
持するための支持膜を形成し、これをマスクにして等方
性エッチング法で基板のメサを形成すると共に支持膜の
端領域をメサの段差領域上に張出させ、ｂ）この上に電
子線レジスト膜を形成し全面に電子線を照射することに
よって、支持膜の張出した領域上の電子線レジスト膜に
少い露光量の領域を形成し、これを現像処理することに
よって支持膜の張出した領域上にのみ所定膜厚の電子線
レジスト膜を残し、ｃ）電子線レジスト膜上を含む領域
上にゲート電極用金属膜のパターンを形成し、この後に
支持膜と電子線レジスト膜を除去することによって基板
のメサの段差領域上にエアーブリッジを有するゲート電
極を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、ゲート電極の形成方
法に関する。ことに電界効果トランジスタの作製に用い
られる。
法に関する。ことに電界効果トランジスタの作製に用い
られる。
【０００２】
【従来の技術】ＧａＡｓ系電界効果型トランジスタ特に
ＩｎＧａＡｓ系ＨＥＭＴ（High Electron Mobility Tra
nsistor)やパワー用トランジスタにおいては、ゲート耐
圧を高めることが極めて重要である。ゲート耐圧を劣化
させる要因として、ショットキー層の膜質、ゲート、ソ
ース、ドレイン電極の形状などが考えられるが、これら
以外にもゲート電極の引き出し部でのメサ段差で生じる
リークが問題となってきた（図３Ａ部）。ただし２１は
基板、２２はゲートメタル、２３はチャネル部である。
ＩｎＧａＡｓ系ＨＥＭＴ（High Electron Mobility Tra
nsistor)やパワー用トランジスタにおいては、ゲート耐
圧を高めることが極めて重要である。ゲート耐圧を劣化
させる要因として、ショットキー層の膜質、ゲート、ソ
ース、ドレイン電極の形状などが考えられるが、これら
以外にもゲート電極の引き出し部でのメサ段差で生じる
リークが問題となってきた（図３Ａ部）。ただし２１は
基板、２２はゲートメタル、２３はチャネル部である。
【０００３】この問題を回避するために現在では、１）
イオン注入により素子間分離を行いメサ段差を作らない
（例えば、1989 Int.Symp.GaAs & Related Compounds "
LowTemperature MBE growth of GaAs and AlInAs for h
igh speed devices")、２）メサ段差の部分でゲートリ
ークの要因であるチャネル層を選択的にエッチングする
（例えば、18th Int.Conf.on GaAs & Related Compound
s "Elimination of Mesa-Sidewall Gate Leakage in In
AlAs/InGaAs HFET's by Selective Sidewall Recessin
g")、３）メサエッジ部でゲートをエアーブリッジにし
てメサ段差部とゲート電極の接触を防ぐ（例えば、IEEE
Electron Device Letters,Vol.9(1988),No7,"High-Per
formance InAlAs/InGaAs HEMT's and MESFET's")、など
の方法が考えられている。
イオン注入により素子間分離を行いメサ段差を作らない
（例えば、1989 Int.Symp.GaAs & Related Compounds "
LowTemperature MBE growth of GaAs and AlInAs for h
igh speed devices")、２）メサ段差の部分でゲートリ
ークの要因であるチャネル層を選択的にエッチングする
（例えば、18th Int.Conf.on GaAs & Related Compound
s "Elimination of Mesa-Sidewall Gate Leakage in In
AlAs/InGaAs HFET's by Selective Sidewall Recessin
g")、３）メサエッジ部でゲートをエアーブリッジにし
てメサ段差部とゲート電極の接触を防ぐ（例えば、IEEE
Electron Device Letters,Vol.9(1988),No7,"High-Per
formance InAlAs/InGaAs HEMT's and MESFET's")、など
の方法が考えられている。
【０００４】
【発明が解決しようとする課題】しかし、１）イオン注
入による素子分離は、熱処理により絶縁抵抗が劣化する
ことがあるため熱的に安定な絶縁層を形成する注入条件
の選択が極めて困難であり、信頼性を確保することが困
難である。２）チャネル層を選択的にエッチングする方
法は、チャネル部が他の部分と材料が異なる必要性があ
り、かつ、その材料のみを選択的にエッチングするエッ
チャントが不可欠である。そのため、ＭＥＳＦＥＴなど
チャネル層と他の層の材料が同じ素子、あるいはチャネ
ル層の材料が異なっていても適当な選択エッチャントが
ない素子では用いることが出来ない。また、たとえチャ
ネル層が他の材料と異なり、適当な選択エッチャントが
存在するＨＥＭＴであってもチャネル層を削っただけで
はドナー層であるｎ型ＩｎＡｌＡｓとゲート電極は接触
しているため、メサエッジ部のリーク電流を完全になく
すことはできない。従って現状では、３）のエアーブリ
ッジによる方法が信頼性、確実性の観点においては比較
的適していると考えられる。
入による素子分離は、熱処理により絶縁抵抗が劣化する
ことがあるため熱的に安定な絶縁層を形成する注入条件
の選択が極めて困難であり、信頼性を確保することが困
難である。２）チャネル層を選択的にエッチングする方
法は、チャネル部が他の部分と材料が異なる必要性があ
り、かつ、その材料のみを選択的にエッチングするエッ
チャントが不可欠である。そのため、ＭＥＳＦＥＴなど
チャネル層と他の層の材料が同じ素子、あるいはチャネ
ル層の材料が異なっていても適当な選択エッチャントが
ない素子では用いることが出来ない。また、たとえチャ
ネル層が他の材料と異なり、適当な選択エッチャントが
存在するＨＥＭＴであってもチャネル層を削っただけで
はドナー層であるｎ型ＩｎＡｌＡｓとゲート電極は接触
しているため、メサエッジ部のリーク電流を完全になく
すことはできない。従って現状では、３）のエアーブリ
ッジによる方法が信頼性、確実性の観点においては比較
的適していると考えられる。
【０００５】エアーブリッジを形成する方法として、図
４に示すようにレジストを枕木にする方法が一般的に考
えられる。基板３１のメサエッチング後枕木用の第１レ
ジスト３３を塗布し（ａ）、オーブンによる熱処理によ
りリフロー行いレジスト端を丸める（ｂ）。そのうえに
枕木となる第１レジスト３３とインターミキシングのな
い第２レジスト３４を塗布し（ｃ）、ゲートメタル３２
を蒸着し、リフトオフする（ｄ）。しかしながら、この
ようにメサエッチングとゲートエアーブリッジ形成する
別工程で行った場合、ゲートのエアーブリッジ部とメサ
段差のアライメントは露光機の重ね合わせ精度で決まっ
ているため、微小なパターンずれを避けることはできな
い。図５（ａ）に示すようにエアーブリッジ部がメサ段
差よりも内部（メサ段差の上部方向）へずれた場合エア
ーブリッジ部ではゲートバイアスが有効に作用できない
ため、図５（ａ）の矢印で示すようにソース／ドレイン
間に電流が流れ、ピンチオフしなくなる。ただし、４１
は基板、４２はゲートメタルである。また逆に図５
（ｂ）に示すようにエアーブリッジ部が外部（メサ段差
から離れる方向）へずれた場合、ゲート電極がメサエッ
ジと接触するため図５（ｂ）矢印Ｂに示すようにゲート
リーク電流が流れる。図５（ａ）の方向にずれた場合
は、ずれ量／ゲート幅×Ｉｄｓｓ分のピンチオフ電流が
流れるため、Ｉｄｓｓ＝５０ｍＡ，ゲート幅１００μｍ
のときにピンチオフ電流として０．５ｍＡを許容しても
アライメント精度として１μｍ以下が必要である。また
（ｂ）の方向はメサ段差の上面からチャネルまでは数１
００Å程度であるため、アライメント精度も同等以上必
要とされる。これらの精度は、ステッパーのアライメン
ト精度やリフローによるパターンのずれを考えると現実
的に極めて困難である。従って、エアーブリッジの形成
はメサ段差に対してセルフアラインで行う必要性があ
る。
４に示すようにレジストを枕木にする方法が一般的に考
えられる。基板３１のメサエッチング後枕木用の第１レ
ジスト３３を塗布し（ａ）、オーブンによる熱処理によ
りリフロー行いレジスト端を丸める（ｂ）。そのうえに
枕木となる第１レジスト３３とインターミキシングのな
い第２レジスト３４を塗布し（ｃ）、ゲートメタル３２
を蒸着し、リフトオフする（ｄ）。しかしながら、この
ようにメサエッチングとゲートエアーブリッジ形成する
別工程で行った場合、ゲートのエアーブリッジ部とメサ
段差のアライメントは露光機の重ね合わせ精度で決まっ
ているため、微小なパターンずれを避けることはできな
い。図５（ａ）に示すようにエアーブリッジ部がメサ段
差よりも内部（メサ段差の上部方向）へずれた場合エア
ーブリッジ部ではゲートバイアスが有効に作用できない
ため、図５（ａ）の矢印で示すようにソース／ドレイン
間に電流が流れ、ピンチオフしなくなる。ただし、４１
は基板、４２はゲートメタルである。また逆に図５
（ｂ）に示すようにエアーブリッジ部が外部（メサ段差
から離れる方向）へずれた場合、ゲート電極がメサエッ
ジと接触するため図５（ｂ）矢印Ｂに示すようにゲート
リーク電流が流れる。図５（ａ）の方向にずれた場合
は、ずれ量／ゲート幅×Ｉｄｓｓ分のピンチオフ電流が
流れるため、Ｉｄｓｓ＝５０ｍＡ，ゲート幅１００μｍ
のときにピンチオフ電流として０．５ｍＡを許容しても
アライメント精度として１μｍ以下が必要である。また
（ｂ）の方向はメサ段差の上面からチャネルまでは数１
００Å程度であるため、アライメント精度も同等以上必
要とされる。これらの精度は、ステッパーのアライメン
ト精度やリフローによるパターンのずれを考えると現実
的に極めて困難である。従って、エアーブリッジの形成
はメサ段差に対してセルフアラインで行う必要性があ
る。
【０００６】エアーブリッジをメサ段差５１に対してセ
ルフアラインで行う方法として、ゲート５２形成後にメ
サ段差領域をエッチングしエアーブリッジにする方法が
考えられる（例えば図６）。通常の方法でゲートメタル
蒸着後（ａ）、メサよりもやや小さくパターニングし
（ｂ）、再びメサエッチングをおこなう（ｃ）。しか
し、一般的に、ショットキー電極付近では異常なエッチ
ングＡが起こることが多いため、実際にこの方法を検討
した結果、ゲート電極近傍がかなりエッチングされ、有
効ゲート幅が大幅に減少した（図７）。
ルフアラインで行う方法として、ゲート５２形成後にメ
サ段差領域をエッチングしエアーブリッジにする方法が
考えられる（例えば図６）。通常の方法でゲートメタル
蒸着後（ａ）、メサよりもやや小さくパターニングし
（ｂ）、再びメサエッチングをおこなう（ｃ）。しか
し、一般的に、ショットキー電極付近では異常なエッチ
ングＡが起こることが多いため、実際にこの方法を検討
した結果、ゲート電極近傍がかなりエッチングされ、有
効ゲート幅が大幅に減少した（図７）。
【０００７】この発明は、上記問題を解決するためにな
されたものであって、エアーブリッジがメサの段差領域
に精度よく配置でき、ソース／ドレイン間の電流に対し
てゲートバイアスを有効に作用させることができ、リー
ク電流の発生のがなく耐圧に優れたゲート電極の形成方
法を提供しようとするものである。
されたものであって、エアーブリッジがメサの段差領域
に精度よく配置でき、ソース／ドレイン間の電流に対し
てゲートバイアスを有効に作用させることができ、リー
ク電流の発生のがなく耐圧に優れたゲート電極の形成方
法を提供しようとするものである。
【０００８】
【課題を解決するための手段】この発明によれば、ａ）
基板上に、所定パターンのレジスト膜を支持するための
支持膜を形成し、これをマスクにして等方性エッチング
法で基板を所定深さまでエッチングすることによって基
板のメサを形成すると共に支持膜の端領域を所定幅にわ
たって基板のメサの段差領域上に張出させ、ｂ）この上
に電子線レジスト膜を形成し、全面に電子線レジスト膜
と支持膜とを通過しうるエネルギーの電子線を照射する
ことによって、支持膜の張出した領域上の電子線レジス
ト膜に、他の領域上における基板からの反射量に相当す
るだけ少い露光量の領域を形成し、これを現像処理する
ことによって支持膜の張出した領域上にのみ所定膜厚の
電子線レジスト膜を残し、ｃ）電子線レジスト膜上を含
む領域上にゲート電極用金属膜のパターンを形成し、こ
の後に支持膜と電子線レジスト膜を除去することによっ
て基板のメサの段差領域上にエアーブリッジを有するゲ
ート電極を形成することを特徴とするゲート電極の形成
方法が提供される。
基板上に、所定パターンのレジスト膜を支持するための
支持膜を形成し、これをマスクにして等方性エッチング
法で基板を所定深さまでエッチングすることによって基
板のメサを形成すると共に支持膜の端領域を所定幅にわ
たって基板のメサの段差領域上に張出させ、ｂ）この上
に電子線レジスト膜を形成し、全面に電子線レジスト膜
と支持膜とを通過しうるエネルギーの電子線を照射する
ことによって、支持膜の張出した領域上の電子線レジス
ト膜に、他の領域上における基板からの反射量に相当す
るだけ少い露光量の領域を形成し、これを現像処理する
ことによって支持膜の張出した領域上にのみ所定膜厚の
電子線レジスト膜を残し、ｃ）電子線レジスト膜上を含
む領域上にゲート電極用金属膜のパターンを形成し、こ
の後に支持膜と電子線レジスト膜を除去することによっ
て基板のメサの段差領域上にエアーブリッジを有するゲ
ート電極を形成することを特徴とするゲート電極の形成
方法が提供される。
【０００９】この発明においては、ａ）基板上に、所定
パターンのレジスト膜を支持するための支持膜を形成
し、これをマスクにして等方性エッチング法で基板を所
定深さまでエッチングすることによって基板のメサを形
成すると共に支持膜の端領域を所定幅にわたって基板の
メサの段差領域上に張出させる。上記基板は、例えばＩ
ｎＧａＡｓ、ＧａＡｓ、ＩｎＡｌＡｓ等から構成するこ
とができる。
パターンのレジスト膜を支持するための支持膜を形成
し、これをマスクにして等方性エッチング法で基板を所
定深さまでエッチングすることによって基板のメサを形
成すると共に支持膜の端領域を所定幅にわたって基板の
メサの段差領域上に張出させる。上記基板は、例えばＩ
ｎＧａＡｓ、ＧａＡｓ、ＩｎＡｌＡｓ等から構成するこ
とができる。
【００１０】上記支持膜は、等方性エッチング法で基板
をエッチングする工程で基板の所定領域をマスクすると
共にこの上に形成される電子線レジスト膜を支持するた
めのものであって、例えば窒化シリコン、酸化シリコン
等から所定パターンに構成して用いられる。この所定パ
ターンは、基板のメサ及びメサの段差領域にのみレジス
ト支持膜が存在するように形成される。
をエッチングする工程で基板の所定領域をマスクすると
共にこの上に形成される電子線レジスト膜を支持するた
めのものであって、例えば窒化シリコン、酸化シリコン
等から所定パターンに構成して用いられる。この所定パ
ターンは、基板のメサ及びメサの段差領域にのみレジス
ト支持膜が存在するように形成される。
【００１１】上記等方性エッチング法は、基板を所定深
さにエッチングしてメサを形成すると共に支持膜の端領
域下方の基板をサイドエッチングしてメサの段差領域を
形成するためのものである。サイドエッチングによっ
て、支持膜の端領域を所定幅にわたって基板のメサ段差
上に張出させることができる。このエッチャントは、用
いる基板によって適宜選定することができ、例えばＩｎ
ＧａＡｓ基板を用いる場合はリン酸系エッチャントが好
ましい。
さにエッチングしてメサを形成すると共に支持膜の端領
域下方の基板をサイドエッチングしてメサの段差領域を
形成するためのものである。サイドエッチングによっ
て、支持膜の端領域を所定幅にわたって基板のメサ段差
上に張出させることができる。このエッチャントは、用
いる基板によって適宜選定することができ、例えばＩｎ
ＧａＡｓ基板を用いる場合はリン酸系エッチャントが好
ましい。
【００１２】このエッチングの所定深さは、形成するメ
サの高さに相当し、通常０．０５〜０．２μｍである。
メサの段差領域上に張出させる（帽子のつば状）支持膜
の端領域の所定幅は、形成するメサの段差領域の幅に相
当し、通常０．０５〜０．２μｍである。この発明にお
いては、ｂ）この上に電子線レジスト膜を形成し全面に
電子線レジスト膜と支持膜とを通過しうるエネルギーの
電子線を照射することによって、支持膜の張出した領域
上の電子線レジスト膜に、他の領域上における基板から
の反射量に相当するだけ少い露光量の領域を形成し、こ
れを現像処理することによって支持膜の張出した領域上
にのみ所定膜厚の電子線レジスト膜を残す。
サの高さに相当し、通常０．０５〜０．２μｍである。
メサの段差領域上に張出させる（帽子のつば状）支持膜
の端領域の所定幅は、形成するメサの段差領域の幅に相
当し、通常０．０５〜０．２μｍである。この発明にお
いては、ｂ）この上に電子線レジスト膜を形成し全面に
電子線レジスト膜と支持膜とを通過しうるエネルギーの
電子線を照射することによって、支持膜の張出した領域
上の電子線レジスト膜に、他の領域上における基板から
の反射量に相当するだけ少い露光量の領域を形成し、こ
れを現像処理することによって支持膜の張出した領域上
にのみ所定膜厚の電子線レジスト膜を残す。
【００１３】上記電子線レジスト膜は、エアーブリッジ
を有するゲート電極のブリッジ下の空洞部を形成するた
めのものであって、露光・現像後この空洞部に相当する
領域にのみ残存するようにパターン化しうるものがよ
く、例えば公知のポジ型電子線レジストを用いて形成す
ることができる。ポジ型電子線レジストとしては、例え
ばＰＭＭＡ、φＭＡＣ等が好ましい。
を有するゲート電極のブリッジ下の空洞部を形成するた
めのものであって、露光・現像後この空洞部に相当する
領域にのみ残存するようにパターン化しうるものがよ
く、例えば公知のポジ型電子線レジストを用いて形成す
ることができる。ポジ型電子線レジストとしては、例え
ばＰＭＭＡ、φＭＡＣ等が好ましい。
【００１４】また、この所定膜厚は、通常０．１〜０．
２μｍである。この発明においては、ｃ）電子線レジス
ト膜上を含む領域上にゲート電極用金属膜のパターンを
形成し、この後に支持膜と電子線レジスト膜を除去する
ことによって基板のメサの段差領域上にエアーブリッジ
を有するゲート電極を形成する。
２μｍである。この発明においては、ｃ）電子線レジス
ト膜上を含む領域上にゲート電極用金属膜のパターンを
形成し、この後に支持膜と電子線レジスト膜を除去する
ことによって基板のメサの段差領域上にエアーブリッジ
を有するゲート電極を形成する。
【００１５】上記ゲート電極用の金属膜は、例えばＴｉ
／Ｐｔ／Ａｕ積層膜、Ａｌ膜等を用いることができる。
上記支持膜の除去は、用いる支持膜の材質によって適宜
選定できるが、例えば支持膜に窒化シリコンを用いた場
合は、例えばバッファードフッ酸等を用いて行うことが
できる。この除去によってエアーブリッジの空洞部が部
分的に形成される。
／Ｐｔ／Ａｕ積層膜、Ａｌ膜等を用いることができる。
上記支持膜の除去は、用いる支持膜の材質によって適宜
選定できるが、例えば支持膜に窒化シリコンを用いた場
合は、例えばバッファードフッ酸等を用いて行うことが
できる。この除去によってエアーブリッジの空洞部が部
分的に形成される。
【００１６】電子線レジスト膜の除去は、例えばアセト
ンを用いて行うことができる。この除去によってエアー
ブリッジの空洞部が完成される。この空洞部は、電子線
レジスト膜が支持膜の張出した領域上にのみ残存するの
でメサの段差領域に精度良く配置される。
ンを用いて行うことができる。この除去によってエアー
ブリッジの空洞部が完成される。この空洞部は、電子線
レジスト膜が支持膜の張出した領域上にのみ残存するの
でメサの段差領域に精度良く配置される。
【００１７】
【作用】電子線露光検討をいろいろ行った結果、図８
（ａ）（ｂ）に示すようにサイドエッチにより支持膜が
帽子のつば状に張出した場合（ａ）や、異なる材料の積
層構造を選択的にエッチングして半導体層が帽子のつば
状に張出した場合（ｂ）の上部の電子線レジストに電子
線照射後露光量不足と考えられるレジスト残さが観察さ
れた。
（ａ）（ｂ）に示すようにサイドエッチにより支持膜が
帽子のつば状に張出した場合（ａ）や、異なる材料の積
層構造を選択的にエッチングして半導体層が帽子のつば
状に張出した場合（ｂ）の上部の電子線レジストに電子
線照射後露光量不足と考えられるレジスト残さが観察さ
れた。
【００１８】図９に示すように、電子線照射を行った場
合レジスト８２を露光する電子線は、直接的に入射する
入射電子線８３と基板８１により反射して再びレジスト
８２を露光する反射電子線８４の２つが存在する。電子
線のドーズ量を減らした場合、レジスト上部では入射電
子線のみで露光は十分に行われるが、レジスト下部では
入射電子線がレジスト上部で吸収されるため、露光する
ために必要な入射電子線の量は存在しない。しかし、入
射電子の一部が基板内に入りそこで反射して再びレジス
トに戻る反射電子が存在するため、その反射電子線が入
射電子線の不足分を補い十分な露光が行われる。この反
射電子を生じる電子線の基板への入射深度は加速電圧が
３０ｋＶのとき３μｍ程度である。従って、この電子線
の侵入厚さよりも下地が薄い場合には反射電子の量が通
常の基板上よりも少なくなっているものと考えられる。
合レジスト８２を露光する電子線は、直接的に入射する
入射電子線８３と基板８１により反射して再びレジスト
８２を露光する反射電子線８４の２つが存在する。電子
線のドーズ量を減らした場合、レジスト上部では入射電
子線のみで露光は十分に行われるが、レジスト下部では
入射電子線がレジスト上部で吸収されるため、露光する
ために必要な入射電子線の量は存在しない。しかし、入
射電子の一部が基板内に入りそこで反射して再びレジス
トに戻る反射電子が存在するため、その反射電子線が入
射電子線の不足分を補い十分な露光が行われる。この反
射電子を生じる電子線の基板への入射深度は加速電圧が
３０ｋＶのとき３μｍ程度である。従って、この電子線
の侵入厚さよりも下地が薄い場合には反射電子の量が通
常の基板上よりも少なくなっているものと考えられる。
【００１９】これらのことを考えあわせると、図８に示
したような帽子のつば状に張出した支持膜は厚さが１０
００Å程度しかないため十分な反射電子が得られず、レ
ジスト下部では露光不足になっていると考えられる。
したような帽子のつば状に張出した支持膜は厚さが１０
００Å程度しかないため十分な反射電子が得られず、レ
ジスト下部では露光不足になっていると考えられる。
【００２０】
【実施例】この発明の実施例を図面を用いて示す。基板
として、ＩｎＧａＡｓ系ＨＥＭＴ構造のエピウエハーを
用いた。エピ構造は基板側から、５０００Åアンドープ
ＩｎＡｌＡｓ、３００ÅアンドープＩｎＧａＡｓ、５０
ÅアンドープＩｎＡｌＡｓ、１００Åｎ型ＩｎＡｌＡｓ
（Ｓｉドープ、８×１０18cm-3）、３００Åアンドープ
ＩｎＡｌＡｓ及び５００Åｎ型ＩｎＧａＡｓ（Ｓｉドー
プ、８×１０18cm-3）である。
として、ＩｎＧａＡｓ系ＨＥＭＴ構造のエピウエハーを
用いた。エピ構造は基板側から、５０００Åアンドープ
ＩｎＡｌＡｓ、３００ÅアンドープＩｎＧａＡｓ、５０
ÅアンドープＩｎＡｌＡｓ、１００Åｎ型ＩｎＡｌＡｓ
（Ｓｉドープ、８×１０18cm-3）、３００Åアンドープ
ＩｎＡｌＡｓ及び５００Åｎ型ＩｎＧａＡｓ（Ｓｉドー
プ、８×１０18cm-3）である。
【００２１】以下図１〜２にしたがって説明を行う。こ
の基板３にプラズマＣＶＤにより、ＳｉＮX 膜２を３０
０Åデポし、レジスト１を塗布しメサのパターニングを
行ない、ＳｉＮX 膜２をバッファードフッ酸でエッチン
グし（ａ）、メサのためのエッチングをリン酸系で６２
５０Åの深さまで基板をエッチングした（ｂ）。電子線
レジスト４を塗布し（ｃ）、電子線で露光、現像を行っ
た（ｄ）。このときの露光量は通常の平面のときに完全
にパターンができる最低露光量の１０％増しとした。次
にＳｉＮX 膜２をバッファードフッ酸でエッチングし
（ｅ）、Ｔｉ／Ｐｔ／Ａｕ層５をそれぞれ２５０、２５
０、２５００Åデポし（ｆ）、リフトオフを行ないゲー
ト形成を行った（ｇ）。（ｅ）のＳｉＮX 膜２のエッチ
ングはサイドエッチ量が多いとメサ段差の部分が露出す
るためほぼジャストのエッチング量とした。このように
して作製した素子と通常の方法で作製した素子のゲート
特性を図１０に示す。通常の方法を用いた比較例の素子
特性（ｂ）に比べて本実施例の素子特性（ａ）は著しく
改善されていることが判明した。
の基板３にプラズマＣＶＤにより、ＳｉＮX 膜２を３０
０Åデポし、レジスト１を塗布しメサのパターニングを
行ない、ＳｉＮX 膜２をバッファードフッ酸でエッチン
グし（ａ）、メサのためのエッチングをリン酸系で６２
５０Åの深さまで基板をエッチングした（ｂ）。電子線
レジスト４を塗布し（ｃ）、電子線で露光、現像を行っ
た（ｄ）。このときの露光量は通常の平面のときに完全
にパターンができる最低露光量の１０％増しとした。次
にＳｉＮX 膜２をバッファードフッ酸でエッチングし
（ｅ）、Ｔｉ／Ｐｔ／Ａｕ層５をそれぞれ２５０、２５
０、２５００Åデポし（ｆ）、リフトオフを行ないゲー
ト形成を行った（ｇ）。（ｅ）のＳｉＮX 膜２のエッチ
ングはサイドエッチ量が多いとメサ段差の部分が露出す
るためほぼジャストのエッチング量とした。このように
して作製した素子と通常の方法で作製した素子のゲート
特性を図１０に示す。通常の方法を用いた比較例の素子
特性（ｂ）に比べて本実施例の素子特性（ａ）は著しく
改善されていることが判明した。
【００２２】
【発明の効果】この発明によれば、エアーブリッジがメ
サの段差領域に精度よく配置でき、ソース／ドレイン間
の電流に対してゲートバイアスを有効に作用させること
ができ、リーク電流の発生がなく耐圧に優れたゲート電
極の形成方法を提供することができる。
サの段差領域に精度よく配置でき、ソース／ドレイン間
の電流に対してゲートバイアスを有効に作用させること
ができ、リーク電流の発生がなく耐圧に優れたゲート電
極の形成方法を提供することができる。
【図１】この発明の実施例で作製したゲート電極の形成
工程説明図である。
工程説明図である。
【図２】この発明の実施例で作製したゲート電極の形成
工程説明図である。
工程説明図である。
【図３】従来のゲート電極の説明図である。
【図４】従来のゲート電極の説明図である。
【図５】従来のゲート電極の説明図である。
【図６】従来のゲート電極の説明図である。
【図７】従来のゲート電極の説明図である。
【図８】この発明のゲート電極の形成方法の説明図であ
る。
る。
【図９】この発明のゲート電極の形成方法の説明図であ
る。
る。
【図１０】この発明の実施例で作製したゲート電極の電
気特性の説明図である。
気特性の説明図である。
１ レジスト ２ ＳｉＮX 膜 ３ 基板 ４ 電子線レジスト ５ Ｔｉ／Ｐｔ／Ａｕ層
Claims (1)
- 【請求項１】 ａ）基板上に、所定パターンのレジスト
膜を支持するための支持膜を形成し、これをマスクにし
て等方性エッチング法で基板を所定深さまでエッチング
することによって基板のメサを形成すると共に支持膜の
端領域を所定幅にわたって基板のメサの段差領域上に張
出させ、 ｂ）この上に電子線レジスト膜を形成し、全面に電子線
レジスト膜と支持膜とを通過しうるエネルギーの電子線
を照射することによって、支持膜の張出した領域上の電
子線レジスト膜に、他の領域上における基板からの反射
量に相当するだけ少い露光量の領域を形成し、これを現
像処理することによって支持膜の張出した領域上にのみ
所定膜厚の電子線レジスト膜を残し、 ｃ）電子線レジスト膜上を含む領域上にゲート電極用金
属膜のパターンを形成し、この後に支持膜と電子線レジ
スト膜を除去することによって基板のメサの段差領域上
にエアーブリッジを有するゲート電極を形成することを
特徴とするゲート電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20543892A JP2837036B2 (ja) | 1992-07-31 | 1992-07-31 | ゲート電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20543892A JP2837036B2 (ja) | 1992-07-31 | 1992-07-31 | ゲート電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653336A true JPH0653336A (ja) | 1994-02-25 |
| JP2837036B2 JP2837036B2 (ja) | 1998-12-14 |
Family
ID=16506879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20543892A Expired - Fee Related JP2837036B2 (ja) | 1992-07-31 | 1992-07-31 | ゲート電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2837036B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004514271A (ja) * | 2000-07-12 | 2004-05-13 | モトローラ・インコーポレイテッド | 電子部品及び製造方法 |
| CN112614886A (zh) * | 2020-12-16 | 2021-04-06 | 广东省科学院半导体研究所 | 一种hemt器件及其制作方法 |
-
1992
- 1992-07-31 JP JP20543892A patent/JP2837036B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004514271A (ja) * | 2000-07-12 | 2004-05-13 | モトローラ・インコーポレイテッド | 電子部品及び製造方法 |
| CN112614886A (zh) * | 2020-12-16 | 2021-04-06 | 广东省科学院半导体研究所 | 一种hemt器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2837036B2 (ja) | 1998-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537865B2 (en) | Semiconductor device and process of fabricating same | |
| US7419862B2 (en) | Method of fabricating pseudomorphic high electron mobility transistor | |
| US5445979A (en) | Method of making field effect compound semiconductor device with eaves electrode | |
| JP4182376B2 (ja) | 半導体装置 | |
| US5240869A (en) | Method for fabricating a field effect transistor | |
| JPH06177159A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US6936870B2 (en) | Heterojunction type compound semiconductor field effect transistor and its manufacturing method | |
| JPH0653336A (ja) | ゲート電極の形成方法 | |
| JPH11163316A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2912635B2 (ja) | 半導体装置 | |
| KR100324208B1 (ko) | 비대칭 티형 게이트전극을 갖는 화합물 반도체소자의제조방법 | |
| JP3434623B2 (ja) | 電界効果トランジスタ | |
| KR100261461B1 (ko) | 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법 | |
| JP2526492B2 (ja) | 半導体装置の製造方法 | |
| JPH0653246A (ja) | 電界効果トランジスタの製法 | |
| JP3767759B2 (ja) | 電界効果型半導体素子 | |
| EP0552763A2 (en) | Compound semiconductor device with self-aligned gate and method of producing this compound semiconductor device | |
| JP2557430B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2024049166A (ja) | 半導体装置の製造方法 | |
| JP2002270821A (ja) | 電界効果型半導体装置の製造方法 | |
| JP3903241B2 (ja) | 化合物電界効果型半導体装置 | |
| JPH05315368A (ja) | 電界効果トランジスタ | |
| JP3018662B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3123445B2 (ja) | 半導体装置の製造方法 | |
| KR100554967B1 (ko) | 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |