JPH0653206A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0653206A JPH0653206A JP4201207A JP20120792A JPH0653206A JP H0653206 A JPH0653206 A JP H0653206A JP 4201207 A JP4201207 A JP 4201207A JP 20120792 A JP20120792 A JP 20120792A JP H0653206 A JPH0653206 A JP H0653206A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- gap
- oxide film
- movable electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】常に精度良く、極めて微細なオペレーショナル
・ギャップを容易に実現することの出来る半導体装置
（例えば静電型アクチュエータ）の製造方法を提供す
る。 【構成】微小なオペレーショナル・ギャップを隔てて固
定電極と可動電極とを有する静電型アクチュエータを製
造する方法において、第１の電極（例えば固定電極）を
形成し、該第１の電極の側壁に酸化膜を形成し、該酸化
膜に接して第２の電極（例えば可動電極）の部材を形成
した後、上記酸化膜を犠牲エッチングしてオペレーショ
ナル・ギャップを形成する製造方法。
・ギャップを容易に実現することの出来る半導体装置
（例えば静電型アクチュエータ）の製造方法を提供す
る。 【構成】微小なオペレーショナル・ギャップを隔てて固
定電極と可動電極とを有する静電型アクチュエータを製
造する方法において、第１の電極（例えば固定電極）を
形成し、該第１の電極の側壁に酸化膜を形成し、該酸化
膜に接して第２の電極（例えば可動電極）の部材を形成
した後、上記酸化膜を犠牲エッチングしてオペレーショ
ナル・ギャップを形成する製造方法。
Description
【０００１】
【産業上の利用分野】この発明は、静電型アクチュエー
タ等の半導体装置、いわゆるマイクロ装置の製造方法に
関する。
タ等の半導体装置、いわゆるマイクロ装置の製造方法に
関する。
【０００２】
【従来の技術】静電型アクチュエータは、超小型のアク
チュエータであり、微小ギャップを隔てて形成された固
定電極と可動電極間に駆動電圧を印加することにより、
静電力によって可動電極を駆動するものである。なお、
静電型アクチュエータには、可動電極が直線的に移動す
るリニア型と、可動電極が回転する回転型とがある。従
来報告されている静電型アクチュエータにおいては、駆
動電圧として２０〜６０Ｖ程度のかなり高い電圧を必要
としている。その理由は次の通りである。すなわち、電
極間のギャップを形成する製造方法としてフォト工程エ
ッチングを用いており、そのギャップ幅は現在、約０.
５μｍが限界（例えば１６Mbit−ＤＲＡＭ）であり、そ
の精度にも限界があるため、固定電極と可動電極との間
のオペレーショナル・ギャップを、充分な静電気力が得
られるほど狭くすることが困難であり、結果として駆動
電圧を高くせざるを得なかったものである。しかし、最
近になって、サブミクロン・オペレーショナル・ギャッ
プを実現し、ＴＴＬレベル（５Ｖ）の電圧で動作する静
電型アクチュエータが報告された（例えば“Micro Elec
tro Mechanical Systems” 1991. pp.57〜62に記載）。
チュエータであり、微小ギャップを隔てて形成された固
定電極と可動電極間に駆動電圧を印加することにより、
静電力によって可動電極を駆動するものである。なお、
静電型アクチュエータには、可動電極が直線的に移動す
るリニア型と、可動電極が回転する回転型とがある。従
来報告されている静電型アクチュエータにおいては、駆
動電圧として２０〜６０Ｖ程度のかなり高い電圧を必要
としている。その理由は次の通りである。すなわち、電
極間のギャップを形成する製造方法としてフォト工程エ
ッチングを用いており、そのギャップ幅は現在、約０.
５μｍが限界（例えば１６Mbit−ＤＲＡＭ）であり、そ
の精度にも限界があるため、固定電極と可動電極との間
のオペレーショナル・ギャップを、充分な静電気力が得
られるほど狭くすることが困難であり、結果として駆動
電圧を高くせざるを得なかったものである。しかし、最
近になって、サブミクロン・オペレーショナル・ギャッ
プを実現し、ＴＴＬレベル（５Ｖ）の電圧で動作する静
電型アクチュエータが報告された（例えば“Micro Elec
tro Mechanical Systems” 1991. pp.57〜62に記載）。
【０００３】図４は、上記のＴＴＬレベルの電圧で動作
する静電型アクチュエータの製造工程を示す断面図であ
る。以下、図４に基づいて上記先行技術の製造方法につ
いて説明する。 （ａ）まず、シリコン基板１００を熱酸化して熱酸化シ
リコン膜１０１を形成する。その上にＬＰＣＶＤを用い
てアクチュエータの構成部材であるポリシリコン膜１０
２を成膜する。さらにその上にＬＰＣＶＤによって窒化
シリコン膜１０３を形成する。次に、金属ニッケル膜１
０４を真空蒸着法を用いて成膜する。 （ｂ）次に、フォトリソグラフィー・エッチングによっ
てニッケル膜１０４をパターニングする。そして、この
ニッケル膜をマスクとし、ＲＩＥによってポリシリコン
１０２をエッチングし、アクチュエータの形を形成す
る。 （ｃ）次に、ニッケル膜１０４のマスクを除去した後、
熱酸化を行ない、ポリシリコン１０２を酸化し、側壁に
酸化膜１０５を形成する。このとき、窒化シリコン膜１
０４はポリシリコン１０２の表面が酸化されるのを防ぐ
保護膜となっている。また、側壁の酸化膜１０５の厚さ
によってオペレーショナル・ギャップを調節するが、こ
れについては後述する。 （ｄ）次に、表面の窒化シリコン膜１０３を除去した
後、上記構造体をフッ酸液中に浸すことによって固定電
極２１１と可動電極２１０が形成される。 なお、図４では、可動電極２１０が動いた状態、すなわ
ち電圧印加状態を示している。また、図４は一方向の断
面図であるため、可動電極２１０が他から全く切り離さ
れた形状になっているが、実際には紙面の前後方向でブ
リッジ状につながっており、固定電極２１１と可動電極
２１０間に駆動電圧を印加することにより、可動電極２
１０が変位するようになっている。
する静電型アクチュエータの製造工程を示す断面図であ
る。以下、図４に基づいて上記先行技術の製造方法につ
いて説明する。 （ａ）まず、シリコン基板１００を熱酸化して熱酸化シ
リコン膜１０１を形成する。その上にＬＰＣＶＤを用い
てアクチュエータの構成部材であるポリシリコン膜１０
２を成膜する。さらにその上にＬＰＣＶＤによって窒化
シリコン膜１０３を形成する。次に、金属ニッケル膜１
０４を真空蒸着法を用いて成膜する。 （ｂ）次に、フォトリソグラフィー・エッチングによっ
てニッケル膜１０４をパターニングする。そして、この
ニッケル膜をマスクとし、ＲＩＥによってポリシリコン
１０２をエッチングし、アクチュエータの形を形成す
る。 （ｃ）次に、ニッケル膜１０４のマスクを除去した後、
熱酸化を行ない、ポリシリコン１０２を酸化し、側壁に
酸化膜１０５を形成する。このとき、窒化シリコン膜１
０４はポリシリコン１０２の表面が酸化されるのを防ぐ
保護膜となっている。また、側壁の酸化膜１０５の厚さ
によってオペレーショナル・ギャップを調節するが、こ
れについては後述する。 （ｄ）次に、表面の窒化シリコン膜１０３を除去した
後、上記構造体をフッ酸液中に浸すことによって固定電
極２１１と可動電極２１０が形成される。 なお、図４では、可動電極２１０が動いた状態、すなわ
ち電圧印加状態を示している。また、図４は一方向の断
面図であるため、可動電極２１０が他から全く切り離さ
れた形状になっているが、実際には紙面の前後方向でブ
リッジ状につながっており、固定電極２１１と可動電極
２１０間に駆動電圧を印加することにより、可動電極２
１０が変位するようになっている。
【０００４】次に、図５および図６はサブミクロンサイ
ズのオペレーショナル・ギャップの調節方法を説明する
ための断面図である。以下、説明する。 （ａ）ポリシリコン膜をエッチングし、固定電極２１１
および可動電極２１０の各電極の大体の形を形成する
（前記図４の（ａ）〜（ｂ）に相当）。このとき、相対
する電極間の初期のギャップをｄとする。 （ｂ）熱酸化を行ない、電極ポリシリコンの側壁に酸化
膜１０５を形成する（前記図４の（ｃ）に相当）。この
ときできる酸化膜の厚さをｔとする。 （ｃ）上記酸化膜１０５をウエットエッチングによって
除去する（前記図４の（ｄ）に相当）。 （ｄ）上記の一連のプロセスによって電極の幅が少し狭
くなり、同時に相対する電極間のギャップが広くなる。
このときできるギャップｇがオペレーショナル・ギャッ
プであり、このオペレーショナル・ギャップｇは、上記
工程（ａ）で形成されたギャップｄと、熱酸化によって
形成された酸化膜１０５の厚さｔとによって決定され
る。実際には、リソグラフィによって形成されたギャッ
プｄを測定してから、希望するギャップｇが得られるよ
うに酸化膜の厚さｔを決定する。
ズのオペレーショナル・ギャップの調節方法を説明する
ための断面図である。以下、説明する。 （ａ）ポリシリコン膜をエッチングし、固定電極２１１
および可動電極２１０の各電極の大体の形を形成する
（前記図４の（ａ）〜（ｂ）に相当）。このとき、相対
する電極間の初期のギャップをｄとする。 （ｂ）熱酸化を行ない、電極ポリシリコンの側壁に酸化
膜１０５を形成する（前記図４の（ｃ）に相当）。この
ときできる酸化膜の厚さをｔとする。 （ｃ）上記酸化膜１０５をウエットエッチングによって
除去する（前記図４の（ｄ）に相当）。 （ｄ）上記の一連のプロセスによって電極の幅が少し狭
くなり、同時に相対する電極間のギャップが広くなる。
このときできるギャップｇがオペレーショナル・ギャッ
プであり、このオペレーショナル・ギャップｇは、上記
工程（ａ）で形成されたギャップｄと、熱酸化によって
形成された酸化膜１０５の厚さｔとによって決定され
る。実際には、リソグラフィによって形成されたギャッ
プｄを測定してから、希望するギャップｇが得られるよ
うに酸化膜の厚さｔを決定する。
【０００５】
【発明が解決しようとする課題】上記のような従来のオ
キシデーションマシーニングによる静電型アクチュエー
タの製造方法においては、電極を形成しておいてから熱
酸化と酸化膜エッチングによってオペレーショナル・ギ
ャップを微調節する手法となっていたため、オペレーシ
ョナル・ギャップの調整前の工程であるドライエッチン
グあるいはフォトリソグラフィ等の工程でのパターンシ
フト量を或る程度前もって合わせ込んでおく必要があ
り、またプロセスごとに必要な酸化膜の厚さを決定しな
ければならないので、作業が複雑で工数がかかるという
問題がある。また、図６に示すように、オペレーション
範囲９９９内にサブミクロン・オペレーショナル・ギャ
ップのオーバーラップ１０００を直接形成することは出
来ない。つまり、図５の（ａ）〜（ｃ）に示す工程で形
成した状態では、可動電極２１０と固定電極２１１との
間隔が大きく、サブミクロン・オペレーション・ギャッ
プのオーバーラップ１０００とはならない。図５（ｃ）
に示した隙間１００１分だけ可動電極２１０が移動し
て、図５（ｄ）に示すように、可動電極２１０の先端部
が２つの固定電極２１１の間隔が狭くなっている部分に
入り込むと、サブミクロン・オペレーション・ギャップ
となる。このサブミクロン・ギャップで動作させるため
には、製造上、隙間１００１分だけ余分なスペースが必
要となる。さらに、上記の製造法では、リニア型アクチ
ュエータの製造には適用できるが、回転型アクチュエー
タの製造は困難である、等の多くの問題があった。
キシデーションマシーニングによる静電型アクチュエー
タの製造方法においては、電極を形成しておいてから熱
酸化と酸化膜エッチングによってオペレーショナル・ギ
ャップを微調節する手法となっていたため、オペレーシ
ョナル・ギャップの調整前の工程であるドライエッチン
グあるいはフォトリソグラフィ等の工程でのパターンシ
フト量を或る程度前もって合わせ込んでおく必要があ
り、またプロセスごとに必要な酸化膜の厚さを決定しな
ければならないので、作業が複雑で工数がかかるという
問題がある。また、図６に示すように、オペレーション
範囲９９９内にサブミクロン・オペレーショナル・ギャ
ップのオーバーラップ１０００を直接形成することは出
来ない。つまり、図５の（ａ）〜（ｃ）に示す工程で形
成した状態では、可動電極２１０と固定電極２１１との
間隔が大きく、サブミクロン・オペレーション・ギャッ
プのオーバーラップ１０００とはならない。図５（ｃ）
に示した隙間１００１分だけ可動電極２１０が移動し
て、図５（ｄ）に示すように、可動電極２１０の先端部
が２つの固定電極２１１の間隔が狭くなっている部分に
入り込むと、サブミクロン・オペレーション・ギャップ
となる。このサブミクロン・ギャップで動作させるため
には、製造上、隙間１００１分だけ余分なスペースが必
要となる。さらに、上記の製造法では、リニア型アクチ
ュエータの製造には適用できるが、回転型アクチュエー
タの製造は困難である、等の多くの問題があった。
【０００６】本発明は、上記のごとき従来技術の問題を
解決するためになされたものであり、常に精度良く、極
めて微細なオペレーショナル・ギャップを容易に実現す
ることの出来る半導体装置の製造方法を提供することを
目的とする。
解決するためになされたものであり、常に精度良く、極
めて微細なオペレーショナル・ギャップを容易に実現す
ることの出来る半導体装置の製造方法を提供することを
目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においては、第１の
電極（例えば後記図１の固定電極２１１に相当）を形成
する工程と、上記第１の電極の側壁に膜（例えば後記図
１の酸化膜１０５に相当）を形成する工程と、上記第１
の電極の側壁の膜に接して第２の電極（例えば後記図１
の可動電極２１０に相当）の部材を形成する工程と、上
記第１の電極と第２の電極間の膜を犠牲層エッチングし
て除去し、ギャップを形成する工程と、を備えている。
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においては、第１の
電極（例えば後記図１の固定電極２１１に相当）を形成
する工程と、上記第１の電極の側壁に膜（例えば後記図
１の酸化膜１０５に相当）を形成する工程と、上記第１
の電極の側壁の膜に接して第２の電極（例えば後記図１
の可動電極２１０に相当）の部材を形成する工程と、上
記第１の電極と第２の電極間の膜を犠牲層エッチングし
て除去し、ギャップを形成する工程と、を備えている。
【０００８】
【作用】上記のように、本発明においては、例えば固定
電極となる第１の電極を形成した後、該第１の電極の側
壁に膜（例えば酸化膜）を形成し、次に、例えば可動電
極となる第２の電極を形成する部材を埋め込んだ後、上
記側壁の膜を犠牲エッチングして除去することにより、
オペレーショナル・ギャップを形成するものである。し
たがって本発明においては、両電極に接して挟まれた上
記の膜の部分がオペレーショナル・ギャップとなるの
で、フォトリソグラフィ、あるいはドライエッチングの
限界精度あるいはパターンシフト量等に拘らず、常に精
度良く、極めて微細なオペレーショナル・ギャップを実
現することが出来る。また、そのオペレーショナル・ギ
ャップの大きさは上記膜の厚さによって一意的に定める
ことができるので、任意の値に容易に設定することが出
来る。
電極となる第１の電極を形成した後、該第１の電極の側
壁に膜（例えば酸化膜）を形成し、次に、例えば可動電
極となる第２の電極を形成する部材を埋め込んだ後、上
記側壁の膜を犠牲エッチングして除去することにより、
オペレーショナル・ギャップを形成するものである。し
たがって本発明においては、両電極に接して挟まれた上
記の膜の部分がオペレーショナル・ギャップとなるの
で、フォトリソグラフィ、あるいはドライエッチングの
限界精度あるいはパターンシフト量等に拘らず、常に精
度良く、極めて微細なオペレーショナル・ギャップを実
現することが出来る。また、そのオペレーショナル・ギ
ャップの大きさは上記膜の厚さによって一意的に定める
ことができるので、任意の値に容易に設定することが出
来る。
【０００９】
【実施例】図１は、本発明の製造工程の一実施例を示す
断面図である。以下、（ａ）〜（ｆ）の各工程にしたが
って説明する。 （ａ）まず、シリコン基板１００を熱酸化し、熱酸化シ
リコン膜１０１を形成し、その上にＬＰＣＶＤを用いて
アクチュエータの構成部材であるポリシリコン膜１０２
を成膜し、さらにその上にマスク３００を形成する。 （ｂ）次に、ＲＩＥによってポリシリコン１０２をエッ
チングし、固定電極２１１の形を形成する。 （ｃ）熱酸化を行ない、固定電極２１１の側壁に酸化膜
１０５を形成する。 （ｄ）次に、可動電極２１０の部材であるポリシリコン
膜３０２を成膜する。 （ｅ）次に、ポリシリコン膜３０２を固定電極２１１の
高さまでＲＩＥによってエッチバックする。 （ｆ）次に、上記側壁の酸化膜１０５と熱酸化シリコン
膜１０１を犠牲層エッチングすることにより、固定電極
２１１、可動電極２１０およびオペレーショナル・ギャ
ップ３０３が形成される。 なお、図１は一方向の断面図であるため、可動電極２１
０が他から全く切り離された形状になっているが、実際
には紙面の前後方向でブリッジ状につながっており、固
定電極２１１と可動電極２１０間に駆動電圧を印加する
ことにより、可動電極が変位するようになっている。
断面図である。以下、（ａ）〜（ｆ）の各工程にしたが
って説明する。 （ａ）まず、シリコン基板１００を熱酸化し、熱酸化シ
リコン膜１０１を形成し、その上にＬＰＣＶＤを用いて
アクチュエータの構成部材であるポリシリコン膜１０２
を成膜し、さらにその上にマスク３００を形成する。 （ｂ）次に、ＲＩＥによってポリシリコン１０２をエッ
チングし、固定電極２１１の形を形成する。 （ｃ）熱酸化を行ない、固定電極２１１の側壁に酸化膜
１０５を形成する。 （ｄ）次に、可動電極２１０の部材であるポリシリコン
膜３０２を成膜する。 （ｅ）次に、ポリシリコン膜３０２を固定電極２１１の
高さまでＲＩＥによってエッチバックする。 （ｆ）次に、上記側壁の酸化膜１０５と熱酸化シリコン
膜１０１を犠牲層エッチングすることにより、固定電極
２１１、可動電極２１０およびオペレーショナル・ギャ
ップ３０３が形成される。 なお、図１は一方向の断面図であるため、可動電極２１
０が他から全く切り離された形状になっているが、実際
には紙面の前後方向でブリッジ状につながっており、固
定電極２１１と可動電極２１０間に駆動電圧を印加する
ことにより、可動電極が変位するようになっている。
【００１０】上記のように本実施例においては、まず固
定電極を形成し、該固定電極の側壁に酸化膜を形成し、
該酸化膜に接して可動電極の部材を形成した後、上記酸
化膜を犠牲エッチングしてオペレーショナル・ギャップ
を形成するように構成している。したがって両電極に接
して挟まれた酸化膜１０５の部分がオペレーショナル・
ギャップとなるので、フォトリソグラフィ、あるいはド
ライエッチングの限界精度あるいはパターンシフト量等
に拘らず、常に精度良く、極めて微細なオペレーショナ
ル・ギャップを実現することが出来る。また、そのオペ
レーショナル・ギャップの大きさは上記酸化膜の厚さに
よって一意的に定めることができるので、任意の値に容
易に設定することが出来る。
定電極を形成し、該固定電極の側壁に酸化膜を形成し、
該酸化膜に接して可動電極の部材を形成した後、上記酸
化膜を犠牲エッチングしてオペレーショナル・ギャップ
を形成するように構成している。したがって両電極に接
して挟まれた酸化膜１０５の部分がオペレーショナル・
ギャップとなるので、フォトリソグラフィ、あるいはド
ライエッチングの限界精度あるいはパターンシフト量等
に拘らず、常に精度良く、極めて微細なオペレーショナ
ル・ギャップを実現することが出来る。また、そのオペ
レーショナル・ギャップの大きさは上記酸化膜の厚さに
よって一意的に定めることができるので、任意の値に容
易に設定することが出来る。
【００１１】なお、上記の本実施例においては、まず固
定電極２１１の形を形成してから、可動電極２１０の構
成部材３０２を埋め込んで形成しているが、先に可動電
極２１０の形を形成してから、固定電極２１１の構成部
材を埋め込んでも良い。また、本実施例では、静電型リ
ニアアクチュエータを例示したが、静電型回転アクチュ
エータ等他の静電型アクチュエータであっても、全く同
様のプロセスでオペレーショナル・ギャップを形成する
ことができる。また、本実施例では、固定電極および可
動電極の構成部材としてポリシリコンを用いた場合を例
示したが、基板上に酸化膜を介してシリコン単結晶膜の
ある、いわゆるＳＯＩ基板を用いれば、固定電極の構成
部材として単結晶シリコンを用いることができる。ま
た、可動電極の電極材料もポリシリコンに限らず他のＣ
ＶＤ膜等も利用可能である。また、断面図のため説明を
省いたが、当然のことながらエッチバック（図１の
（ｅ）の工程）後、犠牲層エッチング（図１の（ｆ）の
工程）前にフォトリソグラフィ・エッチング工程があ
る。また、固定電極の側壁のみを酸化させるために、固
定電極の表面に保護膜を設けても良い。
定電極２１１の形を形成してから、可動電極２１０の構
成部材３０２を埋め込んで形成しているが、先に可動電
極２１０の形を形成してから、固定電極２１１の構成部
材を埋め込んでも良い。また、本実施例では、静電型リ
ニアアクチュエータを例示したが、静電型回転アクチュ
エータ等他の静電型アクチュエータであっても、全く同
様のプロセスでオペレーショナル・ギャップを形成する
ことができる。また、本実施例では、固定電極および可
動電極の構成部材としてポリシリコンを用いた場合を例
示したが、基板上に酸化膜を介してシリコン単結晶膜の
ある、いわゆるＳＯＩ基板を用いれば、固定電極の構成
部材として単結晶シリコンを用いることができる。ま
た、可動電極の電極材料もポリシリコンに限らず他のＣ
ＶＤ膜等も利用可能である。また、断面図のため説明を
省いたが、当然のことながらエッチバック（図１の
（ｅ）の工程）後、犠牲層エッチング（図１の（ｆ）の
工程）前にフォトリソグラフィ・エッチング工程があ
る。また、固定電極の側壁のみを酸化させるために、固
定電極の表面に保護膜を設けても良い。
【００１２】次に、図２は、本発明の第２の実施例を示
す断面図である。図２において、 （ａ）シリコン基板１００に高不純物濃度の埋込層３０
５を形成し、エピタキシャルシリコン層３０４を形成
し、該エピタキシャルシリコン層３０４を熱酸化した
後、フォト・エッチング工程によって酸化膜マスク３０
６を形成する。 （ｂ）上記酸化膜マスク３０６によってトレンチ３０１
を形成した後、熱酸化によって側壁の酸化膜１０５を形
成する。 （ｃ）反応性イオンエッチング（ＲＩＥ）によって酸化
膜１０５の底面をエッチングし、トレンチ底部のシリコ
ン面３０７を露出させる。この際、ＲＩＥの異方性と上
面、底面の酸化膜厚さの差異とによって、側壁の酸化膜
と上面の酸化膜を残すことができる。 （ｄ）次に、トレンチ３０１内部に、選択エピタキシャ
ル成長法によって選択エピタキシャルシリコン層３０８
を形成する。 （ｅ）次に、側壁の酸化膜１０５を犠牲層エッチング
し、また埋込層３０５を例えばフッ酸：硝酸：酢酸＝
１：３：８の溶液で選択エッチングして除去することに
より、可動電極２１０と固定電極２１１（本例では基板
に電位が落ちている）と、オペレーショナル・ギャップ
３０３が形成される。
す断面図である。図２において、 （ａ）シリコン基板１００に高不純物濃度の埋込層３０
５を形成し、エピタキシャルシリコン層３０４を形成
し、該エピタキシャルシリコン層３０４を熱酸化した
後、フォト・エッチング工程によって酸化膜マスク３０
６を形成する。 （ｂ）上記酸化膜マスク３０６によってトレンチ３０１
を形成した後、熱酸化によって側壁の酸化膜１０５を形
成する。 （ｃ）反応性イオンエッチング（ＲＩＥ）によって酸化
膜１０５の底面をエッチングし、トレンチ底部のシリコ
ン面３０７を露出させる。この際、ＲＩＥの異方性と上
面、底面の酸化膜厚さの差異とによって、側壁の酸化膜
と上面の酸化膜を残すことができる。 （ｄ）次に、トレンチ３０１内部に、選択エピタキシャ
ル成長法によって選択エピタキシャルシリコン層３０８
を形成する。 （ｅ）次に、側壁の酸化膜１０５を犠牲層エッチング
し、また埋込層３０５を例えばフッ酸：硝酸：酢酸＝
１：３：８の溶液で選択エッチングして除去することに
より、可動電極２１０と固定電極２１１（本例では基板
に電位が落ちている）と、オペレーショナル・ギャップ
３０３が形成される。
【００１３】なお、本実施例においても、静電型リニア
アクチュエータを例として説明したが、静電型回転アク
チュエータ等、他の静電型アクチュエータであっても同
様のプロセスでオペレーショナル・ギャップを形成する
ことができる。また、本実施例では、可動電極２１０の
電極の構成材料として選択エピタキシャルシリコン膜を
用いた場合を説明したが、他の選択ＣＶＤ膜あるいは選
択めっき膜等も利用可能である。また、断面図のため説
明を省いたが、当然のことながら、選択エピタキシャル
成長（図２の（ｄ）の工程）後、犠牲層エッチング（図
２の（ｅ）の工程）前に、フォトリソグラフィ・エッチ
ング工程による可動電極ないしは固定電極と可動電極の
両電極の形を形成する工程が必要である。また、本実施
例においても、第１の電極の側壁のみを酸化させるため
の保護膜を固定電極の表面に設けても良い。
アクチュエータを例として説明したが、静電型回転アク
チュエータ等、他の静電型アクチュエータであっても同
様のプロセスでオペレーショナル・ギャップを形成する
ことができる。また、本実施例では、可動電極２１０の
電極の構成材料として選択エピタキシャルシリコン膜を
用いた場合を説明したが、他の選択ＣＶＤ膜あるいは選
択めっき膜等も利用可能である。また、断面図のため説
明を省いたが、当然のことながら、選択エピタキシャル
成長（図２の（ｄ）の工程）後、犠牲層エッチング（図
２の（ｅ）の工程）前に、フォトリソグラフィ・エッチ
ング工程による可動電極ないしは固定電極と可動電極の
両電極の形を形成する工程が必要である。また、本実施
例においても、第１の電極の側壁のみを酸化させるため
の保護膜を固定電極の表面に設けても良い。
【００１４】次に、図３は、本発明の第３の実施例を示
す断面図である。図３において、 （ａ）シリコン基板１００に熱酸化シリコン膜１０１を
形成し、ポリシリコン膜１０２を成膜し、ＳｉＯ2膜３
０９を成膜し、さらにシリコン窒化膜３１０を成膜す
る。 （ｂ）次に、フォトリソグラフィ・エッチング工程によ
り、トレンチ３０１を形成し、固定電極２１１の形を形
成する。 （ｃ）次に、固定電極２１１の側壁を熱酸化して側壁の
酸化膜１０５を形成する。 （ｄ）次に、選択デポジションの活性層を形成する材
料、例えばシリコンをスパッタし、固定電極２１１の表
面のシリコン層をシリコン窒化膜３１０と共にリフトオ
フし、トレンチ底部にのみ活性層３１１を形成する。 （ｅ）次に、上記活性層３１１上部に、可動電極の構成
部材、例えばタングステンを選択的にデポジションし、
選択デポジション膜３１２を形成する。 （ｆ）次に、上記側壁の酸化膜１０５と、熱酸化膜１０
１を犠牲層エッチングすることにより、固定電極２１１
と可動電極２１０と、オペレーショナル・ギャップ３０
３とが形成される。
す断面図である。図３において、 （ａ）シリコン基板１００に熱酸化シリコン膜１０１を
形成し、ポリシリコン膜１０２を成膜し、ＳｉＯ2膜３
０９を成膜し、さらにシリコン窒化膜３１０を成膜す
る。 （ｂ）次に、フォトリソグラフィ・エッチング工程によ
り、トレンチ３０１を形成し、固定電極２１１の形を形
成する。 （ｃ）次に、固定電極２１１の側壁を熱酸化して側壁の
酸化膜１０５を形成する。 （ｄ）次に、選択デポジションの活性層を形成する材
料、例えばシリコンをスパッタし、固定電極２１１の表
面のシリコン層をシリコン窒化膜３１０と共にリフトオ
フし、トレンチ底部にのみ活性層３１１を形成する。 （ｅ）次に、上記活性層３１１上部に、可動電極の構成
部材、例えばタングステンを選択的にデポジションし、
選択デポジション膜３１２を形成する。 （ｆ）次に、上記側壁の酸化膜１０５と、熱酸化膜１０
１を犠牲層エッチングすることにより、固定電極２１１
と可動電極２１０と、オペレーショナル・ギャップ３０
３とが形成される。
【００１５】なお、本実施例においても、図１に示した
実施例と同様に、いわゆるＳＯＩ基板を用いることがで
きる。また、可動電極の構成材料としては、選択ＣＶＤ
膜に限らず、選択めっき膜でも良い。この場合には活性
層としてはＰｄを蒸着すればよい。また本実施例も、リ
ニア型、回転型等によらず、オペレーショナル・ギャッ
プを形成することができる。なお、これまでの説明にお
いては、静電型アクチュエータについてのみ説明した
が、それ以外のマイクロ装置においても、微小ギャップ
を隔てた２つ以上の電極を有する半導体装置であれば、
本発明を適用することが出来る。
実施例と同様に、いわゆるＳＯＩ基板を用いることがで
きる。また、可動電極の構成材料としては、選択ＣＶＤ
膜に限らず、選択めっき膜でも良い。この場合には活性
層としてはＰｄを蒸着すればよい。また本実施例も、リ
ニア型、回転型等によらず、オペレーショナル・ギャッ
プを形成することができる。なお、これまでの説明にお
いては、静電型アクチュエータについてのみ説明した
が、それ以外のマイクロ装置においても、微小ギャップ
を隔てた２つ以上の電極を有する半導体装置であれば、
本発明を適用することが出来る。
【００１６】
【発明の効果】以上説明してきたように、この発明によ
れば、第１の電極を形成し、該第１の電極の側壁に膜を
形成し、該膜に接して第２の電極の部材を形成した後、
上記膜を犠牲層エッチングしてオペレーショナル・ギャ
ップを形成するように構成したことにより、フォトリソ
グラフィ、あるいはドライエッチングの限界精度あるい
はパターンシフト量等に拘らず、常に精度良く、極めて
微細なオペレーショナル・ギャップを実現することが出
来る。また、そのオペレーショナル・ギャップの大きさ
は上記膜の厚さによって一意的に定めることができるの
で、任意の値に容易に設定することが出来る、という効
果が得られる。また、図１および図２の実施例において
ＳＯＩ基板を用いた場合、および図３の実施例において
可動電極を単結晶シリコンで構成した場合には、ポリシ
リコンを用いた場合に比べて信頼性が向上し、かつ、側
壁酸化後の表面ラフネスもポリシリコンに比べで極めて
小さくなる、という利点がある。
れば、第１の電極を形成し、該第１の電極の側壁に膜を
形成し、該膜に接して第２の電極の部材を形成した後、
上記膜を犠牲層エッチングしてオペレーショナル・ギャ
ップを形成するように構成したことにより、フォトリソ
グラフィ、あるいはドライエッチングの限界精度あるい
はパターンシフト量等に拘らず、常に精度良く、極めて
微細なオペレーショナル・ギャップを実現することが出
来る。また、そのオペレーショナル・ギャップの大きさ
は上記膜の厚さによって一意的に定めることができるの
で、任意の値に容易に設定することが出来る、という効
果が得られる。また、図１および図２の実施例において
ＳＯＩ基板を用いた場合、および図３の実施例において
可動電極を単結晶シリコンで構成した場合には、ポリシ
リコンを用いた場合に比べて信頼性が向上し、かつ、側
壁酸化後の表面ラフネスもポリシリコンに比べで極めて
小さくなる、という利点がある。
【図１】本発明の製造工程の第１の実施例を示す断面
図。
図。
【図２】本発明の製造工程の第２の実施例を示す断面
図。
図。
【図３】本発明の製造工程の第３の実施例を示す断面
図。
図。
【図４】従来技術の製造工程の一例を示す断面図。
【図５】オペレーショナル・ギャップの調節方法を説明
するための断面図。
するための断面図。
【図６】オペレーショナル・ギャップの調節方法を説明
するための断面図。
するための断面図。
１００…シリコン基板 １０１…熱酸化シリコン膜 １０２…ポリシリコン膜 １０５…酸化膜 ２１０…可動電極 ２１１…固定電極 ３００…マスク ３０２…ポリシリコン膜 ３０３…オペレーショナル・ギャップ ３０４…シャルシリコン層 ３０５…高不純物濃度の埋込層 ３０６…酸化膜マスク ３０７…トレンチ底部のシリコン面 ３０８…選択エピタキシャルシリコン層 ３０９…ＳｉＯ2膜 ３１０…シリコン窒化膜 ３１１…活性層 ３１２…選択デポジション膜
Claims (1)
- 【請求項１】微小ギャップを隔てた２つ以上の電極を有
する半導体装置を製造する方法において、 第１の電極を形成する工程と、 上記第１の電極の側壁に膜を形成する工程と、 上記第１の電極の側壁の膜に接して第２の電極の部材を
形成する工程と、 上記第１の電極と第２の電極間の膜を犠牲層エッチング
して除去し、ギャップを形成する工程と、 を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201207A JPH0653206A (ja) | 1992-07-28 | 1992-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201207A JPH0653206A (ja) | 1992-07-28 | 1992-07-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653206A true JPH0653206A (ja) | 1994-02-25 |
Family
ID=16437130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4201207A Pending JPH0653206A (ja) | 1992-07-28 | 1992-07-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653206A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208013B1 (en) | 1998-05-25 | 2001-03-27 | Nec Corporation | Microactuator with an improved semiconductor substrate and method of forming the same |
| US7138331B2 (en) | 2003-11-20 | 2006-11-21 | Electronics And Telecommunications Research Institute | Method for manufacturing nano-gap electrode device |
| WO2008010436A1 (fr) * | 2006-07-19 | 2008-01-24 | Murata Manufacturing Co., Ltd. | Actionneur électrostatique et son procédé de fabrication |
| US7833904B2 (en) * | 2005-06-16 | 2010-11-16 | The Trustees Of Columbia University In The City Of New York | Methods for fabricating nanoscale electrodes and uses thereof |
| US8232653B2 (en) | 2009-03-26 | 2012-07-31 | Samsung Electronics Co., Ltd. | Wiring structures |
| US8298911B2 (en) | 2009-03-26 | 2012-10-30 | Samsung Electronics Co., Ltd. | Methods of forming wiring structures |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102181A (ja) * | 1987-10-15 | 1989-04-19 | Shimizu Corp | 壁体の構造 |
| JPH06306951A (ja) * | 1993-04-28 | 1994-11-01 | Taisei Corp | 高層建築物の架構 |
| JPH0734159U (ja) * | 1993-12-01 | 1995-06-23 | 株式会社熊谷組 | 弾塑性ダンパ |
| JPH09242374A (ja) * | 1996-03-11 | 1997-09-16 | Fujita Corp | 偏芯ブレースにより支持された制振ダンパーを有する骨組構造 |
| JP2000001999A (ja) * | 1998-06-15 | 2000-01-07 | Kajima Corp | 既存建築物の制震補強構造 |
| JP2002364072A (ja) * | 2001-06-07 | 2002-12-18 | Taisei Corp | 複合構造架構用梁 |
| JP2005248651A (ja) * | 2004-03-08 | 2005-09-15 | Taisei Corp | 耐震補強構造 |
| US20100287878A1 (en) * | 2009-05-15 | 2010-11-18 | Senvex Co.,Ltd. | Structural composite hybrid beam(schb) consisting of cold-formed steel and cast-in-place concrete having attached fire-resistant coating material and constructing method of the schb |
| JP2011196147A (ja) * | 2010-03-23 | 2011-10-06 | Shimizu Corp | 建物の構造 |
-
1992
- 1992-07-28 JP JP4201207A patent/JPH0653206A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102181A (ja) * | 1987-10-15 | 1989-04-19 | Shimizu Corp | 壁体の構造 |
| JPH06306951A (ja) * | 1993-04-28 | 1994-11-01 | Taisei Corp | 高層建築物の架構 |
| JPH0734159U (ja) * | 1993-12-01 | 1995-06-23 | 株式会社熊谷組 | 弾塑性ダンパ |
| JPH09242374A (ja) * | 1996-03-11 | 1997-09-16 | Fujita Corp | 偏芯ブレースにより支持された制振ダンパーを有する骨組構造 |
| JP2000001999A (ja) * | 1998-06-15 | 2000-01-07 | Kajima Corp | 既存建築物の制震補強構造 |
| JP2002364072A (ja) * | 2001-06-07 | 2002-12-18 | Taisei Corp | 複合構造架構用梁 |
| JP2005248651A (ja) * | 2004-03-08 | 2005-09-15 | Taisei Corp | 耐震補強構造 |
| US20100287878A1 (en) * | 2009-05-15 | 2010-11-18 | Senvex Co.,Ltd. | Structural composite hybrid beam(schb) consisting of cold-formed steel and cast-in-place concrete having attached fire-resistant coating material and constructing method of the schb |
| JP2011196147A (ja) * | 2010-03-23 | 2011-10-06 | Shimizu Corp | 建物の構造 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208013B1 (en) | 1998-05-25 | 2001-03-27 | Nec Corporation | Microactuator with an improved semiconductor substrate and method of forming the same |
| US7138331B2 (en) | 2003-11-20 | 2006-11-21 | Electronics And Telecommunications Research Institute | Method for manufacturing nano-gap electrode device |
| US7413973B2 (en) | 2003-11-20 | 2008-08-19 | Electronics And Telecommunications Research Institute | Method for manufacturing nano-gap electrode device |
| US7833904B2 (en) * | 2005-06-16 | 2010-11-16 | The Trustees Of Columbia University In The City Of New York | Methods for fabricating nanoscale electrodes and uses thereof |
| US8168534B2 (en) | 2005-06-16 | 2012-05-01 | The Trustees Of Columbia University In The City Of New York | Methods of fabricating electrodes and uses thereof |
| WO2008010436A1 (fr) * | 2006-07-19 | 2008-01-24 | Murata Manufacturing Co., Ltd. | Actionneur électrostatique et son procédé de fabrication |
| US8232653B2 (en) | 2009-03-26 | 2012-07-31 | Samsung Electronics Co., Ltd. | Wiring structures |
| US8298911B2 (en) | 2009-03-26 | 2012-10-30 | Samsung Electronics Co., Ltd. | Methods of forming wiring structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4448845B2 (ja) | 回転レートセンサの製造方法 | |
| US5179499A (en) | Multi-dimensional precision micro-actuator | |
| US6888662B2 (en) | Micro-mechanical system employing electrostatic actuator and fabrication methods of same | |
| US7504757B2 (en) | Multi-finger z-actuator | |
| US5888852A (en) | Method for forming semiconductor microstructure, semiconductor device fabricated using this method, method for fabricating resonance tunneling device, and resonance tunnel device fabricated by this method | |
| EP1683757A1 (en) | Manufacturing method of a MEMS structure using a porous silicon layer | |
| JP2007160495A (ja) | Ｍｅｍｓ振動子及びその製造方法 | |
| JP3762928B2 (ja) | マイクロメカニックセンサおよびその製造方法 | |
| JPH06267403A (ja) | 電界放出型冷陰極およびその製造方法 | |
| KR100373739B1 (ko) | 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법 | |
| US7152300B1 (en) | Method of manufacturing a micromechanical structure | |
| JPH0653206A (ja) | 半導体装置の製造方法 | |
| US5828076A (en) | Microelectronic component and process for its production | |
| JP2735009B2 (ja) | 電界放出型電子銃の製造方法 | |
| US6702637B2 (en) | Method of forming a small gap and its application to the fabrication of a lateral FED | |
| JP5167652B2 (ja) | Ｍｅｍｓ素子 | |
| JP4994096B2 (ja) | 半導体装置の製造方法およびこれを用いた半導体装置 | |
| JP4122572B2 (ja) | 半導体力学量センサの製造方法 | |
| KR100237178B1 (ko) | 전계방출 소자 제조방법 | |
| JP2000243977A (ja) | 半導体力学量センサの製造方法 | |
| JPH10117026A (ja) | シリコン微細機械素子の製造方法 | |
| KR100259826B1 (ko) | 전계방출용냉음극제조방법 | |
| JP2812244B2 (ja) | 単一電子トンネル素子の作製方法 | |
| JP2006255856A (ja) | 電気機械素子の製造方法 | |
| KR100363298B1 (ko) | 화학적 기계적 연마 방법을 이용한 측면형 전계 방출소자의 제조방법 |